JPH06112451A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH06112451A JPH06112451A JP4284009A JP28400992A JPH06112451A JP H06112451 A JPH06112451 A JP H06112451A JP 4284009 A JP4284009 A JP 4284009A JP 28400992 A JP28400992 A JP 28400992A JP H06112451 A JPH06112451 A JP H06112451A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- wafers
- crystal silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 シリコンウェーハ材料のロスを低減し、ＳＯ
Ｉ基板を安価に、かつ簡単なプロセスで製造できる方法
を提供する。 【構成】 ボンドウェーハ１となるべき、単結晶シリコ
ンウェーハの全表面にＳｉＯ2 膜３を設けたシリコンウ
ェーハの１枚と、ベースウェーハ２となるべき単結晶シ
リコンウェーハの２枚とを用意する。これらシリコンウ
ェーハ１の結合面３ａ（ＳｉＯ2 膜の表面）と、シリコ
ンウェーハ２の結合面２ａとを直接重ね合わせて密着さ
せ、Ｎ2 雰囲気中で加熱処理することにより結合して３
層構造の結合ウェーハ４となし、中間層のシリコンウェ
ーハ１をダイヤモンド内周刃１１で切断して２枚の結合
ウェーハに分割した後、切断面を研磨仕上げする。これ
により、３枚の材料から２枚のＳＯＩ基板を得ることが
できる。
Ｉ基板を安価に、かつ簡単なプロセスで製造できる方法
を提供する。 【構成】 ボンドウェーハ１となるべき、単結晶シリコ
ンウェーハの全表面にＳｉＯ2 膜３を設けたシリコンウ
ェーハの１枚と、ベースウェーハ２となるべき単結晶シ
リコンウェーハの２枚とを用意する。これらシリコンウ
ェーハ１の結合面３ａ（ＳｉＯ2 膜の表面）と、シリコ
ンウェーハ２の結合面２ａとを直接重ね合わせて密着さ
せ、Ｎ2 雰囲気中で加熱処理することにより結合して３
層構造の結合ウェーハ４となし、中間層のシリコンウェ
ーハ１をダイヤモンド内周刃１１で切断して２枚の結合
ウェーハに分割した後、切断面を研磨仕上げする。これ
により、３枚の材料から２枚のＳＯＩ基板を得ることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁体基板上に半導体
単結晶層として単結晶シリコン層を設けた構造のＳＯＩ
（Silicon on Insulator）基板の製造方法に関する。
単結晶層として単結晶シリコン層を設けた構造のＳＯＩ
（Silicon on Insulator）基板の製造方法に関する。
【０００２】
【従来の技術】ＳＯＩ基板を用いて作製した半導体素子
では、配線の寄生容量を小さくすることができるため高
速化し易く、また、素子間分離がし易くＣＭＯＳの場合
のラッチアップ現象を防ぐことができる。その理由によ
り、ＳＯＩ基板は多機能化、高速化、高集積化が可能な
３次元デバイス作製用のウェーハとして最近特に注目さ
れている。
では、配線の寄生容量を小さくすることができるため高
速化し易く、また、素子間分離がし易くＣＭＯＳの場合
のラッチアップ現象を防ぐことができる。その理由によ
り、ＳＯＩ基板は多機能化、高速化、高集積化が可能な
３次元デバイス作製用のウェーハとして最近特に注目さ
れている。
【０００３】従来、ＳＯＩ構造をウェーハの結合により
得るものとして、図１０に示すように、表面にＳｉＯ2
膜１０１ａが形成された単結晶シリコンウェーハ（以
下、ウェーハと略称する）１０１と、ＳｉＯ2 膜が形成
されていないウェーハ１０２を直接密着させ熱処理する
ことにより結合し、その後、図１１に示すように、一方
のウェーハ１０１を研削研磨して薄膜化し、ＳＯＩ基板
１０３とする方法が採用されている。
得るものとして、図１０に示すように、表面にＳｉＯ2
膜１０１ａが形成された単結晶シリコンウェーハ（以
下、ウェーハと略称する）１０１と、ＳｉＯ2 膜が形成
されていないウェーハ１０２を直接密着させ熱処理する
ことにより結合し、その後、図１１に示すように、一方
のウェーハ１０１を研削研磨して薄膜化し、ＳＯＩ基板
１０３とする方法が採用されている。
【０００４】
【発明が解決しようとする課題】ところが、上記の方法
では、結合したウェーハの一方について１〜数十μｍの
肉厚を残して研削研磨するため、結合前の一方のウェー
ハのおよそ９０％以上が無駄に捨てられることとなり、
ＳＯＩ基板を低コストで製造するのが難しいという問題
点があった。
では、結合したウェーハの一方について１〜数十μｍの
肉厚を残して研削研磨するため、結合前の一方のウェー
ハのおよそ９０％以上が無駄に捨てられることとなり、
ＳＯＩ基板を低コストで製造するのが難しいという問題
点があった。
【０００５】本発明は上記の点を解決しようとするもの
で、その目的は、ＳＯＩ基板を安価に、かつ簡単なプロ
セスで製造することができ、特にＳＯＩ基板の量産に適
する製造方法を提供することにある。
で、その目的は、ＳＯＩ基板を安価に、かつ簡単なプロ
セスで製造することができ、特にＳＯＩ基板の量産に適
する製造方法を提供することにある。
【０００６】
【課題を解決するための手段】請求項１に記載のＳＯＩ
基板の製造方法は、絶縁体基板上に半導体単結晶層を設
けた基板を製造する方法であって、少なくとも３枚以上
の単結晶シリコンウェーハのそれぞれを、該ウェーハの
表面に形成せしめたＳｉＯ2 膜を介して重層結合し、前
記重層結合されたウェーハをその重層方向に垂直な面に
沿って切断することを特徴とする。
基板の製造方法は、絶縁体基板上に半導体単結晶層を設
けた基板を製造する方法であって、少なくとも３枚以上
の単結晶シリコンウェーハのそれぞれを、該ウェーハの
表面に形成せしめたＳｉＯ2 膜を介して重層結合し、前
記重層結合されたウェーハをその重層方向に垂直な面に
沿って切断することを特徴とする。
【０００７】請求項２に記載のＳＯＩ基板の製造方法
は、結合されるべき面を鏡面研磨した単結晶シリコンウ
ェーハ３枚以上について、前記結合がなされるウェーハ
面の少なくとも一方を、予め熱酸化処理によりＳｉＯ2
膜を形成せしめた後、前記複数のウェーハ面を直接重ね
合わせて密着重層状態とし、この状態のウェーハを不活
性ガス雰囲気または酸化性雰囲気中で加熱処理すること
により密着面を結合し、この重層結合されたウェーハの
一端側を除く他のウェーハを、その重層方向に垂直な面
に沿って切断し、得られた分割基板の切断面を、エッチ
ング法、平面研削法、鏡面研磨法等により研磨し薄層化
することを特徴とする。
は、結合されるべき面を鏡面研磨した単結晶シリコンウ
ェーハ３枚以上について、前記結合がなされるウェーハ
面の少なくとも一方を、予め熱酸化処理によりＳｉＯ2
膜を形成せしめた後、前記複数のウェーハ面を直接重ね
合わせて密着重層状態とし、この状態のウェーハを不活
性ガス雰囲気または酸化性雰囲気中で加熱処理すること
により密着面を結合し、この重層結合されたウェーハの
一端側を除く他のウェーハを、その重層方向に垂直な面
に沿って切断し、得られた分割基板の切断面を、エッチ
ング法、平面研削法、鏡面研磨法等により研磨し薄層化
することを特徴とする。
【０００８】請求項３に記載のＳＯＩ基板の製造方法
は、両面に鏡面研磨の後、熱酸化処理を施して、ＳｉＯ
2 膜を形成した単結晶シリコンウェーハの１枚を、片面
に鏡面研磨処理を施した単結晶シリコンウェーハの２枚
で挟持して密着重層ウェーハとし、該重層ウェーハを、
不活性ガス雰囲気中または酸化性雰囲気中で加熱処理し
て結合したのち、中間の単結晶シリコンウェーハをその
重層方向に垂直な面に沿って切断し、得られた分割基板
の切断面を平面研削次いで鏡面研磨し、薄層化すること
を特徴とする。
は、両面に鏡面研磨の後、熱酸化処理を施して、ＳｉＯ
2 膜を形成した単結晶シリコンウェーハの１枚を、片面
に鏡面研磨処理を施した単結晶シリコンウェーハの２枚
で挟持して密着重層ウェーハとし、該重層ウェーハを、
不活性ガス雰囲気中または酸化性雰囲気中で加熱処理し
て結合したのち、中間の単結晶シリコンウェーハをその
重層方向に垂直な面に沿って切断し、得られた分割基板
の切断面を平面研削次いで鏡面研磨し、薄層化すること
を特徴とする。
【０００９】
【作用】請求項１に記載のＳＯＩ基板の製造方法におい
て、例えば、５枚（ｎ枚）のウェーハを結合してＳＯＩ
基板を作製する場合には、後記実施例（図９）で示すよ
うに、片面にＳｉＯ2 膜を形成した同一厚さのウェーハ
の４枚と、これより肉厚が大のウェーハ（ＳｉＯ2 膜な
し）を結合し、中間の３枚のウェーハについて所定部分
を切断することにより、同一仕様のＳＯＩ基板を４枚
（ｎ−１枚）、同時に作製することができる。本発明で
は、重層結合する前の各ウェーハの厚さの設定が極めて
重要である。すなわち、前記切断により得られた各ＳＯ
Ｉ基板については、該切断面に例えば研削と、次いで鏡
面研磨を施すが、前記切断時の切代と研削および鏡面研
磨の取代とを技術的に可能な最小限の値に設定すること
で、原料ウェーハの材料ロスを著しく減少させることが
できる。
て、例えば、５枚（ｎ枚）のウェーハを結合してＳＯＩ
基板を作製する場合には、後記実施例（図９）で示すよ
うに、片面にＳｉＯ2 膜を形成した同一厚さのウェーハ
の４枚と、これより肉厚が大のウェーハ（ＳｉＯ2 膜な
し）を結合し、中間の３枚のウェーハについて所定部分
を切断することにより、同一仕様のＳＯＩ基板を４枚
（ｎ−１枚）、同時に作製することができる。本発明で
は、重層結合する前の各ウェーハの厚さの設定が極めて
重要である。すなわち、前記切断により得られた各ＳＯ
Ｉ基板については、該切断面に例えば研削と、次いで鏡
面研磨を施すが、前記切断時の切代と研削および鏡面研
磨の取代とを技術的に可能な最小限の値に設定すること
で、原料ウェーハの材料ロスを著しく減少させることが
できる。
【００１０】請求項２に記載のＳＯＩ基板の製造方法に
おいては、一方のウェーハのＳｉＯ2 膜面と他方のウェ
ーハの表面（Ｓｉ面）とを結合させる。この結合機構の
正確なことは不明であるが、ウェーハ表面に存在する親
水性のＯＨ- 基により２枚のウェーハ間に水素結合が生
じて、これら２枚のウェーハが密着し、その後の熱処理
により前記水素結合は脱水縮合反応を起こして、ウェー
ハ同士の結合が完了するものと考えられる。
おいては、一方のウェーハのＳｉＯ2 膜面と他方のウェ
ーハの表面（Ｓｉ面）とを結合させる。この結合機構の
正確なことは不明であるが、ウェーハ表面に存在する親
水性のＯＨ- 基により２枚のウェーハ間に水素結合が生
じて、これら２枚のウェーハが密着し、その後の熱処理
により前記水素結合は脱水縮合反応を起こして、ウェー
ハ同士の結合が完了するものと考えられる。
【００１１】請求項３に記載のＳＯＩ基板の製造方法に
おいては最低の加工単位として、３枚のウェーハから２
枚のＳＯＩ基板を得ることができ、ウェーハのロスを少
なくするよう切断の切代と、平面研削および鏡面研磨の
取代に制限することにより、原料ウェーハの有効利用率
を大幅に向上せしめることができる。ＳＯＩ基板の、半
導体素子形成がなされる単結晶シリコン層を、重層結合
前の単結晶シリコンウェーハのうち、熱酸化処理によっ
てＳｉＯ2 膜を形成された側の単結晶シリコンウェーハ
とすることは、次の二つの意味を持つ。すなわちその第
１は、素子形成を行なう側の単結晶シリコン層側を、予
め熱酸化処理することにより、少なくともそれ以後のウ
ェーハ重層結合の熱処理を中心とする諸工程において、
前記素子形成層となる単結晶シリコン層に対する再度の
汚染を防止する効果があること、その第２は、素子を形
成する側のシリコン単結晶層が前記熱酸化処理によるＳ
ｉＯ2 膜に直接的に接する方が、素子形成層として利用
する単結晶シリコン層とＳｉＯ2 膜界面における管理が
確実に行なえるのに対し、前記素子形成をなすべき層
が、直接的に前記重層結合面に接する場合は、第１理由
として述べた素子形成層に対する汚染の懸念や、結合部
の物理化学的な性質、あるいはその均一性を管理するこ
とに難点があるからである。
おいては最低の加工単位として、３枚のウェーハから２
枚のＳＯＩ基板を得ることができ、ウェーハのロスを少
なくするよう切断の切代と、平面研削および鏡面研磨の
取代に制限することにより、原料ウェーハの有効利用率
を大幅に向上せしめることができる。ＳＯＩ基板の、半
導体素子形成がなされる単結晶シリコン層を、重層結合
前の単結晶シリコンウェーハのうち、熱酸化処理によっ
てＳｉＯ2 膜を形成された側の単結晶シリコンウェーハ
とすることは、次の二つの意味を持つ。すなわちその第
１は、素子形成を行なう側の単結晶シリコン層側を、予
め熱酸化処理することにより、少なくともそれ以後のウ
ェーハ重層結合の熱処理を中心とする諸工程において、
前記素子形成層となる単結晶シリコン層に対する再度の
汚染を防止する効果があること、その第２は、素子を形
成する側のシリコン単結晶層が前記熱酸化処理によるＳ
ｉＯ2 膜に直接的に接する方が、素子形成層として利用
する単結晶シリコン層とＳｉＯ2 膜界面における管理が
確実に行なえるのに対し、前記素子形成をなすべき層
が、直接的に前記重層結合面に接する場合は、第１理由
として述べた素子形成層に対する汚染の懸念や、結合部
の物理化学的な性質、あるいはその均一性を管理するこ
とに難点があるからである。
【００１２】
【実施例】次に、図面に示す実施例により、本発明をさ
らに詳細に説明する。 実施例１ まず、寸法も含めて同一仕様の単結晶ウェーハを３枚用
意し、図１に示すようにこのうち１枚についてはその両
面を、残り２枚については片面をそれぞれ鏡面研磨し、
この鏡面研磨された面をそれぞれ結合面１ａ、２ａとす
る。この結合面の表面粗さはＲａ＝０．４ｎｍ以下であ
ることが好ましい。Ｒａ＝０．４ｎｍを超えると、結合
が不可能となったり、たとえ結合ができても、結合界面
にボイドと称する未結合領域が発生し、均一な膜質のＳ
ＯＩ層（素子形成層）が得られない。なお、この時の鏡
面研磨は公知のメカノケミカル研磨法により行なわれ
る。
らに詳細に説明する。 実施例１ まず、寸法も含めて同一仕様の単結晶ウェーハを３枚用
意し、図１に示すようにこのうち１枚についてはその両
面を、残り２枚については片面をそれぞれ鏡面研磨し、
この鏡面研磨された面をそれぞれ結合面１ａ、２ａとす
る。この結合面の表面粗さはＲａ＝０．４ｎｍ以下であ
ることが好ましい。Ｒａ＝０．４ｎｍを超えると、結合
が不可能となったり、たとえ結合ができても、結合界面
にボイドと称する未結合領域が発生し、均一な膜質のＳ
ＯＩ層（素子形成層）が得られない。なお、この時の鏡
面研磨は公知のメカノケミカル研磨法により行なわれ
る。
【００１３】鏡面研磨後のウェーハは、研磨時にウェー
ハをキャリアプレートに貼り付けるための接着剤や研磨
剤、パーティクル等を除去するためにＮＨ4 ＯＨ／Ｈ2
Ｏ2、Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 、ＨＣｌ／Ｈ2 Ｏ2 、Ｈ
Ｆ、有機溶剤等を使用して洗浄する。このようにして、
前記両面を鏡面研磨後に、洗浄したウェーハを素子形成
面となるべきボンドウェーハ１とし、片面を鏡面研磨後
に、洗浄した２枚のウェーハをベース材となるべきベー
スウェーハ２とする。なお、前記洗浄後のボンドウェー
ハ１、ベースウェーハ２の結合面１ａ，２ａには、前記
洗浄液に由来するＣ，Ｈ，Ｆ，Ｃｌ等の不純物が付着し
ている場合がある。この不純物のうち、炭素を含む有機
質のものは、前記結合面を酸素雰囲気下で紫外線照射
（図示せず）することによって発生するオゾンにより分
解、解脱させることができる。
ハをキャリアプレートに貼り付けるための接着剤や研磨
剤、パーティクル等を除去するためにＮＨ4 ＯＨ／Ｈ2
Ｏ2、Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 、ＨＣｌ／Ｈ2 Ｏ2 、Ｈ
Ｆ、有機溶剤等を使用して洗浄する。このようにして、
前記両面を鏡面研磨後に、洗浄したウェーハを素子形成
面となるべきボンドウェーハ１とし、片面を鏡面研磨後
に、洗浄した２枚のウェーハをベース材となるべきベー
スウェーハ２とする。なお、前記洗浄後のボンドウェー
ハ１、ベースウェーハ２の結合面１ａ，２ａには、前記
洗浄液に由来するＣ，Ｈ，Ｆ，Ｃｌ等の不純物が付着し
ている場合がある。この不純物のうち、炭素を含む有機
質のものは、前記結合面を酸素雰囲気下で紫外線照射
（図示せず）することによって発生するオゾンにより分
解、解脱させることができる。
【００１４】次に、前記ボンドウェーハ１を酸化性雰囲
気中で熱酸化処理を施すことによって、図１に示すよう
に、ボンドウェーハ１の全表面にＳｉＯ2 膜３を形成す
る。この熱酸化処理の温度は８００℃〜１２００℃が好
ましく、また、その膜厚は０．１μｍ〜３μｍ位である
ことが好ましい。
気中で熱酸化処理を施すことによって、図１に示すよう
に、ボンドウェーハ１の全表面にＳｉＯ2 膜３を形成す
る。この熱酸化処理の温度は８００℃〜１２００℃が好
ましく、また、その膜厚は０．１μｍ〜３μｍ位である
ことが好ましい。
【００１５】次いで、ボンドウェーハ１両主面のＳｉＯ
2 膜３が形成された結合面３ａ，３ａに直接ベースウェ
ーハ２の結合面２ａ，２ａを重ね合わせて密着させ、Ｎ
2 またはＯ2 を含む雰囲気中で加熱処理することによ
り、図２に示す結合ウェーハ４を得る。この加熱温度は
８００℃以上、加熱時間は１〜２時間程度が必要とされ
る。
2 膜３が形成された結合面３ａ，３ａに直接ベースウェ
ーハ２の結合面２ａ，２ａを重ね合わせて密着させ、Ｎ
2 またはＯ2 を含む雰囲気中で加熱処理することによ
り、図２に示す結合ウェーハ４を得る。この加熱温度は
８００℃以上、加熱時間は１〜２時間程度が必要とされ
る。
【００１６】この場合ウェーハ１、２の結合は、ＳｉＯ
2 膜３の形成後、できるだけ速やかに行なわないと、こ
れらの結合面に雰囲気中に浮遊する微細なゴミ等が付着
して清浄性が失われ、そのため結合界面にボイドが発生
して結合強度が不十分となったり、均一な膜質のＳＯＩ
層が得られなくなる危険がある。
2 膜３の形成後、できるだけ速やかに行なわないと、こ
れらの結合面に雰囲気中に浮遊する微細なゴミ等が付着
して清浄性が失われ、そのため結合界面にボイドが発生
して結合強度が不十分となったり、均一な膜質のＳＯＩ
層が得られなくなる危険がある。
【００１７】次に、前記結合ウェーハ４は冷却したの
ち、図２に示すように、ダイヤモンド内周刃１１によ
り、ボンドウェーハ１の厚さ方向に垂直な面に沿う方
向、すなわち前記結合面に平行な方向に切断する。これ
により、図３に示すようにベースウェーハ２上にボンド
ウェーハ１’を結合した２枚のＳＯＩ基板５，６が得ら
れる。
ち、図２に示すように、ダイヤモンド内周刃１１によ
り、ボンドウェーハ１の厚さ方向に垂直な面に沿う方
向、すなわち前記結合面に平行な方向に切断する。これ
により、図３に示すようにベースウェーハ２上にボンド
ウェーハ１’を結合した２枚のＳＯＩ基板５，６が得ら
れる。
【００１８】前記２枚のＳＯＩ基板５，６についてボン
ドウェーハ１’を、その表面（ＳｉＯ2 膜３側の面）を
例えば６μｍになるまで研削および研磨を行ない、その
後、更に仕上げ研磨することによって厚さが、例えば３
μｍになるまで薄膜化し、これによって図４に示すよう
な、表面に素子形成層１”を設けた２枚の製品として完
成されたＳＯＩ基板７，８を得る。
ドウェーハ１’を、その表面（ＳｉＯ2 膜３側の面）を
例えば６μｍになるまで研削および研磨を行ない、その
後、更に仕上げ研磨することによって厚さが、例えば３
μｍになるまで薄膜化し、これによって図４に示すよう
な、表面に素子形成層１”を設けた２枚の製品として完
成されたＳＯＩ基板７，８を得る。
【００１９】次に、前記結合ウェーハ４（図２を参照）
を切断する方法と、その試験結果について説明する。ボ
ンドウェーハ１、ベースウェーハ２として直径が各々
４，５，６，８インチ、肉厚が約１０００μｍのウェー
ハを用意し、これを用いて図２に示す結合ウェーハ４を
複数枚作製し、下記［表１］に示す厚さのブレードを有
するダイアモンド内周刃により切断した。切断および研
削、研磨等によるボンドウェーハの取代は、［表１］の
合計欄に示される通りである。即ち、本試験では肉厚１
０００μｍのボンドウェーハを使用しているが、図４に
示すような素子形成層１”が１０μｍ以下であることを
想定すれば、切断前のボンドウェーハの厚さは、［表
１］の合計値＋２０μｍ以下の厚さであれば良いことに
なる。
を切断する方法と、その試験結果について説明する。ボ
ンドウェーハ１、ベースウェーハ２として直径が各々
４，５，６，８インチ、肉厚が約１０００μｍのウェー
ハを用意し、これを用いて図２に示す結合ウェーハ４を
複数枚作製し、下記［表１］に示す厚さのブレードを有
するダイアモンド内周刃により切断した。切断および研
削、研磨等によるボンドウェーハの取代は、［表１］の
合計欄に示される通りである。即ち、本試験では肉厚１
０００μｍのボンドウェーハを使用しているが、図４に
示すような素子形成層１”が１０μｍ以下であることを
想定すれば、切断前のボンドウェーハの厚さは、［表
１］の合計値＋２０μｍ以下の厚さであれば良いことに
なる。
【００２０】
【表１】
【００２１】ここで、前記ダイアモンド内周刃による切
断の要領について説明する。カッター装置（図示せず）
は、一端面をウェーハ固定面とした保持盤と、真空吸着
機能を有する複数の吸着盤と、駆動モータのモータ軸に
取り付けたダイヤモンド内周刃とにより構成する。この
場合、保持盤のウェーハ固定面は吸着盤と対向させると
ともに保持盤は、これに設けた割出しピッチ機構により
前記ウェーハ固定面に垂直方向、かつ吸着盤に接近する
向きに微調整移動可能とし、吸着盤は駆動アームにより
前記ウェーハ面に対し進退移動可能とし、更に前記内周
刃は、そのブレード面を前記ウェーハ固定面と平行方向
に進退移動可能とする。そして、結合ウェーハ４の切断
に際しては、これをウェーハ固定面に固定するととも
に、結合ウェーハ４の一側の外周部両面（前記ダイヤモ
ンド内周刃と最も離れている側の両面を、ウェーハを傷
つける心配のない材料、例えばエポキシ樹脂よりなり、
クランプ機能を有する当て板（図示せず）で固定し、保
持盤を微調整移動させて前記ダイヤモンド内周刃のブレ
ードをボンドウェーハ１の外周面と真正面に対向させて
位置決めし、更に前記駆動アームにより吸着盤を前進さ
せて結合ウェーハ４に、これを保持盤から剥離させる向
きに吸着力を作用させた後、ブレードをボンドウェーハ
１と平行に前進させ、該ウェーハの外周面に圧接させて
切断を行う。この場合、前記当て板も同時に切断される
が、結合ウェーハ４の片面には吸着盤の吸着力が作用
し、他面は保持盤に固定されているので、切断により得
られつつある結合ウェーハのうち吸着盤側のものは保持
盤側のものと分離されつつ切断が進行し、切断終了時に
おいて両者は前記駆動アームの作動により完全に分離さ
れる。なお、前記モータ軸のふれ等は最小限に抑えるこ
とが重要である。
断の要領について説明する。カッター装置（図示せず）
は、一端面をウェーハ固定面とした保持盤と、真空吸着
機能を有する複数の吸着盤と、駆動モータのモータ軸に
取り付けたダイヤモンド内周刃とにより構成する。この
場合、保持盤のウェーハ固定面は吸着盤と対向させると
ともに保持盤は、これに設けた割出しピッチ機構により
前記ウェーハ固定面に垂直方向、かつ吸着盤に接近する
向きに微調整移動可能とし、吸着盤は駆動アームにより
前記ウェーハ面に対し進退移動可能とし、更に前記内周
刃は、そのブレード面を前記ウェーハ固定面と平行方向
に進退移動可能とする。そして、結合ウェーハ４の切断
に際しては、これをウェーハ固定面に固定するととも
に、結合ウェーハ４の一側の外周部両面（前記ダイヤモ
ンド内周刃と最も離れている側の両面を、ウェーハを傷
つける心配のない材料、例えばエポキシ樹脂よりなり、
クランプ機能を有する当て板（図示せず）で固定し、保
持盤を微調整移動させて前記ダイヤモンド内周刃のブレ
ードをボンドウェーハ１の外周面と真正面に対向させて
位置決めし、更に前記駆動アームにより吸着盤を前進さ
せて結合ウェーハ４に、これを保持盤から剥離させる向
きに吸着力を作用させた後、ブレードをボンドウェーハ
１と平行に前進させ、該ウェーハの外周面に圧接させて
切断を行う。この場合、前記当て板も同時に切断される
が、結合ウェーハ４の片面には吸着盤の吸着力が作用
し、他面は保持盤に固定されているので、切断により得
られつつある結合ウェーハのうち吸着盤側のものは保持
盤側のものと分離されつつ切断が進行し、切断終了時に
おいて両者は前記駆動アームの作動により完全に分離さ
れる。なお、前記モータ軸のふれ等は最小限に抑えるこ
とが重要である。
【００２２】前記ボンドウェーハ１を、その厚さ方向に
垂直な面に沿って切断するにあたり、あらかじめボンド
ウェーハ１の切断部位に図５に示すように、ダイヤモン
ド内周刃のブレードを案内するためのガイド溝９を設け
ておくと、ブレードがぶれたりすることなく、確実に、
寸法精度良く切断できる。
垂直な面に沿って切断するにあたり、あらかじめボンド
ウェーハ１の切断部位に図５に示すように、ダイヤモン
ド内周刃のブレードを案内するためのガイド溝９を設け
ておくと、ブレードがぶれたりすることなく、確実に、
寸法精度良く切断できる。
【００２３】ダイヤモンド内周刃の刃厚は、切断される
側のボンドウェーハの直径や、切断送り速度等により規
定されるが、ボンドウェーハの直径が小さい時は薄く、
直径が大になれば厚くする必要があり、その直径に応じ
て２５０μｍ〜４００μｍのものが、その切断送り速度
やブレードの強度と切断精度との兼ね合いによって選択
される。このように刃厚に対する切断時のブレード横ぶ
れの影響を含む切代は、刃厚におよそ２０μｍを加えた
２７０μｍ〜４２０μｍとなる。
側のボンドウェーハの直径や、切断送り速度等により規
定されるが、ボンドウェーハの直径が小さい時は薄く、
直径が大になれば厚くする必要があり、その直径に応じ
て２５０μｍ〜４００μｍのものが、その切断送り速度
やブレードの強度と切断精度との兼ね合いによって選択
される。このように刃厚に対する切断時のブレード横ぶ
れの影響を含む切代は、刃厚におよそ２０μｍを加えた
２７０μｍ〜４２０μｍとなる。
【００２４】ＳＯＩ基板は、基本的にはベースウェーハ
２で示される支持体層とＳｉＯ2 からなる絶縁層（Ｓｉ
Ｏ2 膜３）と最上層の素子形成層１”から構成される
が、素子形成層１”を形成する際に行われるエッチング
や研削・研磨等による取代は大体３０μｍから６０μｍ
である。これは、ダイヤモンド内周刃による切断時に切
断面に厚さ約１５〜２２μｍの加工歪層が形成され、上
記取代を３０μｍ〜６０μｍとすると、この加工歪層が
完全に除去できるからである。
２で示される支持体層とＳｉＯ2 からなる絶縁層（Ｓｉ
Ｏ2 膜３）と最上層の素子形成層１”から構成される
が、素子形成層１”を形成する際に行われるエッチング
や研削・研磨等による取代は大体３０μｍから６０μｍ
である。これは、ダイヤモンド内周刃による切断時に切
断面に厚さ約１５〜２２μｍの加工歪層が形成され、上
記取代を３０μｍ〜６０μｍとすると、この加工歪層が
完全に除去できるからである。
【００２５】切断されるボンドウェーハ１の厚さは、切
断時の切代、除去すべき加工歪層の厚み、エッチングや
研削・研磨による取代及び最終時に得られるＳＯＩ基板
における素子形成層の厚み等を考慮して設定しなければ
ならない。また、ＳＯＩ基板の素子形成層の厚みは０．
０１μｍ〜１００μｍ、ＳｉＯ2絶縁層の厚みは０．１
μｍ〜３．０μｍ、ベースウェーハ２の厚みは３００μ
ｍ〜１０００μｍが適用される。素子形成層に関して
は、素子形成のために必要とされる厚みは１００μｍ以
下で十分であり、これ以上厚いと高価になり、一方、
０．０１μｍ未満に薄くするには高度の加工技術をもっ
てしても困難であるからである。ＳｉＯ2 絶縁層の厚さ
は０．１μｍ以上であれば目的とする絶縁耐圧を発現さ
せるのに十分であり、一方、３．０μｍを越える厚さに
しても利益がない。支持体層の厚さはウェーハ口径によ
り適切な機械的強度を保持させる領域がある。３インチ
〜８インチのウェーハを想定し、３００μｍ〜１０００
μｍが基板厚さとして適切である。
断時の切代、除去すべき加工歪層の厚み、エッチングや
研削・研磨による取代及び最終時に得られるＳＯＩ基板
における素子形成層の厚み等を考慮して設定しなければ
ならない。また、ＳＯＩ基板の素子形成層の厚みは０．
０１μｍ〜１００μｍ、ＳｉＯ2絶縁層の厚みは０．１
μｍ〜３．０μｍ、ベースウェーハ２の厚みは３００μ
ｍ〜１０００μｍが適用される。素子形成層に関して
は、素子形成のために必要とされる厚みは１００μｍ以
下で十分であり、これ以上厚いと高価になり、一方、
０．０１μｍ未満に薄くするには高度の加工技術をもっ
てしても困難であるからである。ＳｉＯ2 絶縁層の厚さ
は０．１μｍ以上であれば目的とする絶縁耐圧を発現さ
せるのに十分であり、一方、３．０μｍを越える厚さに
しても利益がない。支持体層の厚さはウェーハ口径によ
り適切な機械的強度を保持させる領域がある。３インチ
〜８インチのウェーハを想定し、３００μｍ〜１０００
μｍが基板厚さとして適切である。
【００２６】実施例２ 図６は、全表面にＳｉＯ2 膜２１ａを形成した同一仕様
の単結晶シリコンウェーハ２１の３枚により、２枚の結
合ウェーハを得る場合の実施例を示すものである。この
場合、これら３枚のシリコンウェーハを結合したのち、
中間のシリコンウェーハ２１について実施例１と同じ要
領で切断およびその後の鏡面研磨を行ない、同一仕様の
ＳＯＩ基板を２枚作製する。
の単結晶シリコンウェーハ２１の３枚により、２枚の結
合ウェーハを得る場合の実施例を示すものである。この
場合、これら３枚のシリコンウェーハを結合したのち、
中間のシリコンウェーハ２１について実施例１と同じ要
領で切断およびその後の鏡面研磨を行ない、同一仕様の
ＳＯＩ基板を２枚作製する。
【００２７】実施例３ 図７は、導電型および厚さが異なる単結晶シリコンウェ
ーハを重層結合する場合の実施例を示している。すなわ
ち、ｐ型のシリコンウェーハ３１と、片面にＳｉＯ2 膜
３２ａが形成されたｎ型シリコンウェーハ３２と、片面
にＳｉＯ2 膜３３ａが形成され厚さが前記ウェーハ３１
と同じ、かつ前記ウェーハ３２のほぼ２倍であるｎ型シ
リコンウェーハ３３と、片面にＳｉＯ2 膜３４ａが形成
され、厚さがシリコンウェーハ３１と同じであるｐ型シ
リコンウェーハ３４とを合計７枚用意して、図７のよう
に重層結合したのち、これらシリコンウェーハのすべて
について、２点鎖線で示される厚さｔの部分にわたって
切断およびその後の鏡面研磨を行い、全体の厚さが同一
で電気的特性の異なるＳＯＩ基板４１（正確には未研磨
のＳＯＩ基板）の６枚を同時に作製するものである。図
７においてｐ，ｎは導電型を、４１ａは素子形成層を、
４２は切断により廃棄される部分を、それぞれ示す。な
お、この結合ウェーハの、最上層および最下層に位置す
るウェーハ３１および３３の厚さをできるだけ薄くする
ことにより前記廃棄部分４２の厚さを最小限に止めるこ
とができる。なお、この事例の場合、結合界面の酸化膜
なしでＰ／Ｎ接合を有する、エピタキシャルウェーハ相
当のものを作製することもできる。またシリコン以外の
異なる材料の貼り合わせにも適用できる。
ーハを重層結合する場合の実施例を示している。すなわ
ち、ｐ型のシリコンウェーハ３１と、片面にＳｉＯ2 膜
３２ａが形成されたｎ型シリコンウェーハ３２と、片面
にＳｉＯ2 膜３３ａが形成され厚さが前記ウェーハ３１
と同じ、かつ前記ウェーハ３２のほぼ２倍であるｎ型シ
リコンウェーハ３３と、片面にＳｉＯ2 膜３４ａが形成
され、厚さがシリコンウェーハ３１と同じであるｐ型シ
リコンウェーハ３４とを合計７枚用意して、図７のよう
に重層結合したのち、これらシリコンウェーハのすべて
について、２点鎖線で示される厚さｔの部分にわたって
切断およびその後の鏡面研磨を行い、全体の厚さが同一
で電気的特性の異なるＳＯＩ基板４１（正確には未研磨
のＳＯＩ基板）の６枚を同時に作製するものである。図
７においてｐ，ｎは導電型を、４１ａは素子形成層を、
４２は切断により廃棄される部分を、それぞれ示す。な
お、この結合ウェーハの、最上層および最下層に位置す
るウェーハ３１および３３の厚さをできるだけ薄くする
ことにより前記廃棄部分４２の厚さを最小限に止めるこ
とができる。なお、この事例の場合、結合界面の酸化膜
なしでＰ／Ｎ接合を有する、エピタキシャルウェーハ相
当のものを作製することもできる。またシリコン以外の
異なる材料の貼り合わせにも適用できる。
【００２８】前記切断作業を行うに際しては、前記結合
ウェーハ４の切断に用いたカッター装置を使用すること
ができる。この場合、前記吸着盤に最寄りの部分を所定
厚さで切断して保持盤側のウェーハと分離した後、前記
割出しピッチ機構により保持盤を所定距離だけ吸着盤側
に移動させて切断を行ない、以下、この操作を繰り返す
ことにより簡便に、図７の２点鎖線で示す部分にわたっ
て切断することができる。
ウェーハ４の切断に用いたカッター装置を使用すること
ができる。この場合、前記吸着盤に最寄りの部分を所定
厚さで切断して保持盤側のウェーハと分離した後、前記
割出しピッチ機構により保持盤を所定距離だけ吸着盤側
に移動させて切断を行ない、以下、この操作を繰り返す
ことにより簡便に、図７の２点鎖線で示す部分にわたっ
て切断することができる。
【００２９】実施例４ 図８は、導電型や抵抗率も含めて同一仕様のシリコンウ
ェーハ５１を６枚用意し、これらのうち５枚については
片面にＳｉＯ2 膜５２を形成してＳｉＯ2 膜付きシリコ
ンウェーハ５２とし、これら６枚のシリコンウェーハを
図８のように重層結合し、実施例３と同様の要領で切断
することにより、同一仕様のＳＯＩ基板６１の５枚を同
時に作製するものである。なお図８において６１ａは素
子形成層、６２は切断により廃棄される部分である。
ェーハ５１を６枚用意し、これらのうち５枚については
片面にＳｉＯ2 膜５２を形成してＳｉＯ2 膜付きシリコ
ンウェーハ５２とし、これら６枚のシリコンウェーハを
図８のように重層結合し、実施例３と同様の要領で切断
することにより、同一仕様のＳＯＩ基板６１の５枚を同
時に作製するものである。なお図８において６１ａは素
子形成層、６２は切断により廃棄される部分である。
【００３０】実施例５ 図９は、片面にＳｉＯ2 膜７１ａを形成したシリコンウ
ェーハ７１の４枚と、このシリコンウェーハ７１の厚さ
の２倍強の厚さを有するシリコンウェーハ７２の１枚と
を結合したのち、切断して同一仕様のＳＯＩ基板８１を
４枚、同時作製する場合を示す。この場合、シリコンウ
ェーハ７２の厚さを適宜に設定することで、ウェーハの
ロス分を実質的にゼロとすることができる。
ェーハ７１の４枚と、このシリコンウェーハ７１の厚さ
の２倍強の厚さを有するシリコンウェーハ７２の１枚と
を結合したのち、切断して同一仕様のＳＯＩ基板８１を
４枚、同時作製する場合を示す。この場合、シリコンウ
ェーハ７２の厚さを適宜に設定することで、ウェーハの
ロス分を実質的にゼロとすることができる。
【００３１】
【発明の効果】以上の説明で明らかなとおり、請求項１
に記載のＳＯＩ基板の製造方法によれば、原料ウェーハ
に無駄のない、しかも生産効率の高い加工基板の製造が
可能である。特に請求項２の方法によれば、ｎ枚のウェ
ーハからｎ−１枚のＳＯＩ基板を得ることができる。こ
の場合、ｎ枚のウェーハを重層結合した、例えば、塊状
の結合ウェーハを前記保持盤、吸着盤および割出しピッ
チ機構を備えたカッター装置で切断することにより、簡
便にｎ−１枚のＳＯＩ基板を作製することができるの
で、量産性に優れたものとなる。そして、各原料ウェー
ハの厚さを必要最小限の値に設定することで、材料ロス
を最小限に抑えることが可能となる。また請求項２，３
に記載のＳＯＩ基板の製造方法によれば、接着剤を使用
することなく、重合ウェーハを加熱処理という簡単なプ
ロセスでウェーハ同士を結合することができる。請求項
３に記載のＳＯＩ基板の製造方法によれば、通常の鏡面
ウェーハと、両面にＳｉＯ2 膜が形成されたウェーハと
を用意し、後者のウェーハの両面に前者のウェーハを直
接重ね合わせ、Ｓｉ面とＳｉＯ2 膜面とで結合させた３
層構造の結合ウェーハとし、その後、後者のウェーハ部
分で切断してＳＯＩ基板を得るように構成したので、製
造プロセスおよび製造装置が簡便であり、特に、３枚の
原料ウェーハから２枚のＳＯＩ基板を製造することがで
き、材料ロスが大幅に減少する。これを前記した従来法
と比較すると、計算上、従来法では６枚のウェーハから
３枚のＳＯＩ基板が得られるのに対し、この製造方法に
よれば、４枚のＳＯＩ基板を得ることができ、従って材
料費が前記従来法の３／４となり、ＳＯＩ基板の著しい
コストダウン化が可能となる。また、結合ウェーハの片
面側を薄膜化する場合に、これを研削または研磨により
行うことによって、薄膜化に要する時間を短縮し、手間
を著しく軽減することができる。請求項４に記載のＳＯ
Ｉ基板の製造方法によれは、あらかじめ切断部位に、切
断具のブレードを案内するための溝を設けてあるため
に、ブレードがぶれたりすることなく、確実に、寸法精
度よく切断できる。
に記載のＳＯＩ基板の製造方法によれば、原料ウェーハ
に無駄のない、しかも生産効率の高い加工基板の製造が
可能である。特に請求項２の方法によれば、ｎ枚のウェ
ーハからｎ−１枚のＳＯＩ基板を得ることができる。こ
の場合、ｎ枚のウェーハを重層結合した、例えば、塊状
の結合ウェーハを前記保持盤、吸着盤および割出しピッ
チ機構を備えたカッター装置で切断することにより、簡
便にｎ−１枚のＳＯＩ基板を作製することができるの
で、量産性に優れたものとなる。そして、各原料ウェー
ハの厚さを必要最小限の値に設定することで、材料ロス
を最小限に抑えることが可能となる。また請求項２，３
に記載のＳＯＩ基板の製造方法によれば、接着剤を使用
することなく、重合ウェーハを加熱処理という簡単なプ
ロセスでウェーハ同士を結合することができる。請求項
３に記載のＳＯＩ基板の製造方法によれば、通常の鏡面
ウェーハと、両面にＳｉＯ2 膜が形成されたウェーハと
を用意し、後者のウェーハの両面に前者のウェーハを直
接重ね合わせ、Ｓｉ面とＳｉＯ2 膜面とで結合させた３
層構造の結合ウェーハとし、その後、後者のウェーハ部
分で切断してＳＯＩ基板を得るように構成したので、製
造プロセスおよび製造装置が簡便であり、特に、３枚の
原料ウェーハから２枚のＳＯＩ基板を製造することがで
き、材料ロスが大幅に減少する。これを前記した従来法
と比較すると、計算上、従来法では６枚のウェーハから
３枚のＳＯＩ基板が得られるのに対し、この製造方法に
よれば、４枚のＳＯＩ基板を得ることができ、従って材
料費が前記従来法の３／４となり、ＳＯＩ基板の著しい
コストダウン化が可能となる。また、結合ウェーハの片
面側を薄膜化する場合に、これを研削または研磨により
行うことによって、薄膜化に要する時間を短縮し、手間
を著しく軽減することができる。請求項４に記載のＳＯ
Ｉ基板の製造方法によれは、あらかじめ切断部位に、切
断具のブレードを案内するための溝を設けてあるため
に、ブレードがぶれたりすることなく、確実に、寸法精
度よく切断できる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るもので、互いに結合す
る前のボンドウェーハおよびベースウェーハの断面図で
ある。
る前のボンドウェーハおよびベースウェーハの断面図で
ある。
【図２】実施例１に係るもので、ボンドウェーハとベー
スウェーハとの結合後の形態すなわち結合ウェーハの構
造を示す断面図である。
スウェーハとの結合後の形態すなわち結合ウェーハの構
造を示す断面図である。
【図３】実施例１に係るもので、結合ウェーハを切断し
た後の形態を示す断面図である。
た後の形態を示す断面図である。
【図４】実施例１に係るもので、切断後のウェーハを研
磨して得られたＳＯＩ基板の断面図である。
磨して得られたＳＯＩ基板の断面図である。
【図５】切断具のブレードを案内するための溝を設けた
結合ウェーハを示す断面図である。
結合ウェーハを示す断面図である。
【図６】本発明の実施例２の説明断面図である。
【図７】本発明の実施例３の説明断面図である。
【図８】本発明の実施例４の説明断面図である。
【図９】本発明の実施例５の説明断面図である。
【図１０】従来例に係るもので、結合ウェーハの構造を
示す断面図である。
示す断面図である。
【図１１】図１０従来例に係るもので、ＳＯＩ基板の断
面図である。
面図である。
１，１’ ボンドウェーハ １ａ，２ａ，３ａ 結合面 ２ ベースウェーハ ３，２１ａ，３２ａ，３３ａ，３４ａ，５３ａ，７１ａ
ＳｉＯ2 膜 ４ 結合ウェーハ ５，６，７，８，４１，６１，８１ ＳＯＩ基板 ９ 溝 １１ ダイヤモンド内周刃 ２１，３１，３２，３３，３４，５１，５２，７１，７
２ シリコンウェーハ １”，４１ａ，６１ａ 素子形成層
ＳｉＯ2 膜 ４ 結合ウェーハ ５，６，７，８，４１，６１，８１ ＳＯＩ基板 ９ 溝 １１ ダイヤモンド内周刃 ２１，３１，３２，３３，３４，５１，５２，７１，７
２ シリコンウェーハ １”，４１ａ，６１ａ 素子形成層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉沢 克夫 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 佐藤 勉 新潟県中頸城郡頸城村大字城野腰新田596 の２ 直江津電子工業株式会社内 (72)発明者 三谷 清 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 片山 正健 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内
Claims (4)
- 【請求項１】 絶縁体基板上に半導体単結晶層を設けた
基板を製造する方法であって、少なくとも３枚以上の単
結晶シリコンウェーハのそれぞれを、該ウェーハの表面
に形成せしめたＳｉＯ2 膜を介して重層結合し、前記重
層結合されたウェーハをその重層方向に垂直な面に沿っ
て切断することを特徴とするＳＯＩ基板の製造方法。 - 【請求項２】 結合されるべき面を鏡面研磨した単結晶
シリコンウェーハ３枚以上について、前記結合がなされ
るウェーハ面の少なくとも一方を、予め熱酸化処理によ
りＳｉＯ2 膜を形成せしめた後、前記複数のウェーハ面
を直接重ね合わせて密着重層状態とし、この状態のウェ
ーハを不活性ガス雰囲気または酸化性雰囲気中で加熱処
理することにより密着面を結合し、この重層結合された
ウェーハの一端側を除く他のウェーハを、その重層方向
に垂直な面に沿って切断し、得られた分割基板の切断面
を、エッチング法、平面研削法、鏡面研磨法等により研
磨し薄層化することを特徴とする請求項１記載のＳＯＩ
基板の製造方法。 - 【請求項３】 両面に鏡面研磨の後、熱酸化処理を施し
て、ＳｉＯ2 膜を形成した単結晶シリコンウェーハの１
枚を、片面に鏡面研磨処理を施した単結晶シリコンウェ
ーハの２枚で挟持して密着重層ウェーハとし、該重層ウ
ェーハを、不活性ガス雰囲気中または酸化性雰囲気中で
加熱処理して結合したのち、中間の単結晶シリコンウェ
ーハをその重層方向に垂直な面に沿って切断し、得られ
た分割基板の切断面を平面研削次いで鏡面研磨し、薄層
化することを特徴とする請求項２に記載のＳＯＩ基板の
製造方法。 - 【請求項４】 単結晶シリコンウェーハを、前記重層方
向に垂直な面に沿って切断するにあたり、あらかじめ所
定の単結晶シリコンウェーハの切断部位に、切断具のブ
レードを案内するためのガイド溝を設けることを特徴と
する請求項１、２又は３に記載のＳＯＩ基板の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284009A JPH06112451A (ja) | 1992-09-29 | 1992-09-29 | Ｓｏｉ基板の製造方法 |
| EP19930307613 EP0590899A3 (en) | 1992-09-29 | 1993-09-24 | Method for production of soi substrate |
| US08/561,166 US5650353A (en) | 1992-09-29 | 1995-11-21 | Method for production of SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284009A JPH06112451A (ja) | 1992-09-29 | 1992-09-29 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112451A true JPH06112451A (ja) | 1994-04-22 |
Family
ID=17673119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284009A Pending JPH06112451A (ja) | 1992-09-29 | 1992-09-29 | Ｓｏｉ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5650353A (ja) |
| EP (1) | EP0590899A3 (ja) |
| JP (1) | JPH06112451A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817777A (ja) * | 1994-07-01 | 1996-01-19 | Mitsubishi Materials Shilicon Corp | シリコンウェーハの洗浄方法 |
| US6342433B1 (en) | 1998-02-18 | 2002-01-29 | Canon Kabushiki Kaisha | Composite member its separation method and preparation method of semiconductor substrate by utilization thereof |
| JP2008028244A (ja) * | 2006-07-24 | 2008-02-07 | Sumco Corp | 貼合せｓｏｉウェーハの製造方法およびその方法により製造された貼合せｓｏｉウェーハ |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996013060A1 (de) * | 1994-10-24 | 1996-05-02 | Daimler-Benz Aktiengesellschaft | Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände |
| JP3911901B2 (ja) * | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
| JP2001015721A (ja) * | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
| US6890835B1 (en) | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
| US7130098B2 (en) * | 2002-01-24 | 2006-10-31 | Rosemount Aerospace Inc. | Silicon wafer based macroscopic mirror for wide angle scanning applications |
| US6794227B2 (en) | 2002-06-28 | 2004-09-21 | Seh America, Inc. | Method of producing an SOI wafer |
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| DE102004008699B3 (de) * | 2004-02-23 | 2005-10-06 | Süss Microtec Lithography Gmbh | Verfahren und Vorrichtung zur Vorbehandlung der Oberflächen von zu bondenden Substraten |
| FR2888402B1 (fr) * | 2005-07-06 | 2007-12-21 | Commissariat Energie Atomique | Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee |
| JP5479304B2 (ja) * | 2010-11-10 | 2014-04-23 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱酸化膜形成方法 |
| US10418350B2 (en) | 2014-08-11 | 2019-09-17 | Massachusetts Institute Of Technology | Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure |
| US10134972B2 (en) | 2015-07-23 | 2018-11-20 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
| WO2017015432A1 (en) | 2015-07-23 | 2017-01-26 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
| US10396269B2 (en) | 2015-11-05 | 2019-08-27 | Massachusetts Institute Of Technology | Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits |
| US10242968B2 (en) | 2015-11-05 | 2019-03-26 | Massachusetts Institute Of Technology | Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages |
| US10586909B2 (en) | 2016-10-11 | 2020-03-10 | Massachusetts Institute Of Technology | Cryogenic electronic packages and assemblies |
| WO2022094587A1 (en) | 2020-10-29 | 2022-05-05 | Invensas Bonding Technologies, Inc. | Direct bonding methods and structures |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104062A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | 半導体基板の製造方法 |
| JPH02155231A (ja) * | 1988-12-08 | 1990-06-14 | Fujitsu Ltd | ウェーハの製造方法 |
| JPH02194650A (ja) * | 1989-01-24 | 1990-08-01 | Fujitsu Ltd | 貼り合わせ基板の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357180A (en) * | 1981-01-26 | 1982-11-02 | The United States Of America As Represented By The Secretary Of The Navy | Annealing of ion-implanted GaAs and InP semiconductors |
| JPH01152638A (ja) * | 1987-12-10 | 1989-06-15 | Sony Corp | 半導体装置用基板の製造方法 |
| JPH0210727A (ja) * | 1988-06-28 | 1990-01-16 | Naoetsu Denshi Kogyo Kk | 半導体ウエハの分割方法および装置 |
| US5006487A (en) * | 1989-07-27 | 1991-04-09 | Honeywell Inc. | Method of making an electrostatic silicon accelerometer |
| JP2503275B2 (ja) * | 1989-07-27 | 1996-06-05 | 株式会社 東京精密 | スライシングマシンの切断装置 |
| US5034343A (en) * | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
| DE69127582T2 (de) * | 1990-05-18 | 1998-03-26 | Fujitsu Ltd | Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates |
| US5141887A (en) * | 1990-07-02 | 1992-08-25 | Motorola, Inc. | Low voltage, deep junction device and method |
| JP2721265B2 (ja) * | 1990-07-05 | 1998-03-04 | 株式会社東芝 | 半導体基板の製造方法 |
| US5294559A (en) * | 1990-07-30 | 1994-03-15 | Texas Instruments Incorporated | Method of forming a vertical transistor |
| US5290715A (en) * | 1991-12-31 | 1994-03-01 | U.S. Philips Corporation | Method of making dielectrically isolated metal base transistors and permeable base transistors |
-
1992
- 1992-09-29 JP JP4284009A patent/JPH06112451A/ja active Pending
-
1993
- 1993-09-24 EP EP19930307613 patent/EP0590899A3/en not_active Withdrawn
-
1995
- 1995-11-21 US US08/561,166 patent/US5650353A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104062A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | 半導体基板の製造方法 |
| JPH02155231A (ja) * | 1988-12-08 | 1990-06-14 | Fujitsu Ltd | ウェーハの製造方法 |
| JPH02194650A (ja) * | 1989-01-24 | 1990-08-01 | Fujitsu Ltd | 貼り合わせ基板の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817777A (ja) * | 1994-07-01 | 1996-01-19 | Mitsubishi Materials Shilicon Corp | シリコンウェーハの洗浄方法 |
| US6342433B1 (en) | 1998-02-18 | 2002-01-29 | Canon Kabushiki Kaisha | Composite member its separation method and preparation method of semiconductor substrate by utilization thereof |
| US6597039B2 (en) | 1998-02-18 | 2003-07-22 | Canon Kabushiki Kaisha | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
| JP2008028244A (ja) * | 2006-07-24 | 2008-02-07 | Sumco Corp | 貼合せｓｏｉウェーハの製造方法およびその方法により製造された貼合せｓｏｉウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0590899A3 (en) | 1994-07-27 |
| EP0590899A2 (en) | 1994-04-06 |
| US5650353A (en) | 1997-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06112451A (ja) | Ｓｏｉ基板の製造方法 | |
| CN112071746B (zh) | 晶圆键合方法 | |
| CN101331585B (zh) | 贴合基板的制造方法 | |
| JP5351191B2 (ja) | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 | |
| KR100789205B1 (ko) | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 | |
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| CN104145330B (zh) | 用于临时接合超薄晶片的方法和装置 | |
| JP2001345435A (ja) | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ | |
| WO2001048825A1 (en) | Method for manufacturing bonded wafer | |
| CN1225499A (zh) | 半导体衬底及其制造方法 | |
| JPS62154614A (ja) | 接合型半導体基板の製造方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP3239884B2 (ja) | 半導体基板の製造方法 | |
| JP2535957B2 (ja) | 半導体基板 | |
| JPH08107092A (ja) | Ｓｏｉ基板の製造方法 | |
| JP7515292B2 (ja) | チップの製造方法及びエッジトリミング装置 | |
| JPH03183130A (ja) | 半導体基板の製造方法 | |
| TW201207924A (en) | Trimming thinning | |
| JPH09213593A (ja) | 接着基板及びその製造方法 | |
| JPS61174661A (ja) | 半導体集積回路装置の製造方法 | |
| JP7103269B2 (ja) | 貼り合わせウェーハのテラス加工方法 | |
| JP2011071283A (ja) | 貼合せｓｏｉウェーハ及びその製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 | |
| JP2993484B2 (ja) | 半導体基板の構造およびその製造方法 |