JPH06112465A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06112465A JPH06112465A JP4210650A JP21065092A JPH06112465A JP H06112465 A JPH06112465 A JP H06112465A JP 4210650 A JP4210650 A JP 4210650A JP 21065092 A JP21065092 A JP 21065092A JP H06112465 A JPH06112465 A JP H06112465A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- insulating layer
- charge storage
- electrode
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 製造工程を簡略化し、製造工程上における絶
縁層の劣化を防いで、蓄積容量のバラツキを抑え、静電
特性を安定化させる。 【構成】 スイッチ素子部３と、前記スイッチ素子部３
に対応して設けられた電荷蓄積部２とを有する半導体装
置において、前記電荷蓄積部２が絶縁層１２と、この絶
縁層１２上に設けられた半導体層１３と、少なくともこ
の半導体層１３と前記絶縁層１２とを挟む対向電極４，
５とを有する。
縁層の劣化を防いで、蓄積容量のバラツキを抑え、静電
特性を安定化させる。 【構成】 スイッチ素子部３と、前記スイッチ素子部３
に対応して設けられた電荷蓄積部２とを有する半導体装
置において、前記電荷蓄積部２が絶縁層１２と、この絶
縁層１２上に設けられた半導体層１３と、少なくともこ
の半導体層１３と前記絶縁層１２とを挟む対向電極４，
５とを有する。
Description
【０００１】
【産業上の利用分野】本発明は光電変換装置に係り、特
に光電変換部と、この光電変換部に対応して設けられた
電荷蓄積部とを有する光電変換装置に関する。
に光電変換部と、この光電変換部に対応して設けられた
電荷蓄積部とを有する光電変換装置に関する。
【０００２】
【従来技術】従来、イメージリーダ，ファクシミリ等の
画像の読み取りに使用される光電変換装置としては、以
下に示す構成のものが多く用いられている。
画像の読み取りに使用される光電変換装置としては、以
下に示す構成のものが多く用いられている。
【０００３】図９は従来の光電変換装置の一構成例を示
す縦断面図である。
す縦断面図である。
【０００４】同図に示すように、本例の光電変換装置は
光電変換部１と、この光電変換部１に対応して設けられ
た電荷蓄積部２と、この電荷蓄積部２にその一端が接続
されたスイッチ素子部３と、このスイッチ素子部３の他
端が接続された信号処理回路７とから構成される。
光電変換部１と、この光電変換部１に対応して設けられ
た電荷蓄積部２と、この電荷蓄積部２にその一端が接続
されたスイッチ素子部３と、このスイッチ素子部３の他
端が接続された信号処理回路７とから構成される。
【０００５】上記光電変換装置を製造する場合、ガラス
基板１６上に電荷蓄積部２の共通電極４及びスイッチ素
子部３のゲート電極１１を形成し、その上に絶縁層１２
（ここでは、水素化アモルファス窒化シリコン）を形成
し、さらにその上に光電変換材料からなる半導体層１３
（ここでは、アモルファスシリコンｉ層）及びオーミッ
クコンタクト層１４（ここでは、アモルファスシリコン
ｎ+ 層）を形成し、この半導体層１３とオーミックコン
タクト層１４とを、光電変換部１の一部とスイッチ素子
部３の一部を除いてエッチングにより除去し、その上に
光電変換部１の共通電極８，電荷蓄積部２の個別電極
５，スイッチ素子部３のドレイン電極９とソース電極１
０を形成する。
基板１６上に電荷蓄積部２の共通電極４及びスイッチ素
子部３のゲート電極１１を形成し、その上に絶縁層１２
（ここでは、水素化アモルファス窒化シリコン）を形成
し、さらにその上に光電変換材料からなる半導体層１３
（ここでは、アモルファスシリコンｉ層）及びオーミッ
クコンタクト層１４（ここでは、アモルファスシリコン
ｎ+ 層）を形成し、この半導体層１３とオーミックコン
タクト層１４とを、光電変換部１の一部とスイッチ素子
部３の一部を除いてエッチングにより除去し、その上に
光電変換部１の共通電極８，電荷蓄積部２の個別電極
５，スイッチ素子部３のドレイン電極９とソース電極１
０を形成する。
【０００６】
【発明が解決しようとする課題】上記光電変換装置にお
いて、半導体層１３とオーミックコンタクト層１４とを
エッチングする際に絶縁層１２と完全に分離してエッチ
ングすることは困難であり、絶縁層１２がエッチングに
伴って変形されたり、ピンホール等が発生する結果とな
り、特に電荷蓄積部２においては、蓄積電荷のリーク等
が発生し、光電変換特性がばらついて設計通りとなら
ず、歩留りが低下する問題点があった。
いて、半導体層１３とオーミックコンタクト層１４とを
エッチングする際に絶縁層１２と完全に分離してエッチ
ングすることは困難であり、絶縁層１２がエッチングに
伴って変形されたり、ピンホール等が発生する結果とな
り、特に電荷蓄積部２においては、蓄積電荷のリーク等
が発生し、光電変換特性がばらついて設計通りとなら
ず、歩留りが低下する問題点があった。
【０００７】
【課題を解決するための手段】上記の問題点は、光電変
換部と、この光電変換部に対応して設けられた電荷蓄積
部とを有する光電変換装置において、前記電荷蓄積部が
絶縁層と、この絶縁層上に設けられた半導体層と、少な
くともこの半導体層と前記絶縁層とを挟む対向電極とを
有することを特徴とする本発明の光電変換装置によって
解決される。
換部と、この光電変換部に対応して設けられた電荷蓄積
部とを有する光電変換装置において、前記電荷蓄積部が
絶縁層と、この絶縁層上に設けられた半導体層と、少な
くともこの半導体層と前記絶縁層とを挟む対向電極とを
有することを特徴とする本発明の光電変換装置によって
解決される。
【０００８】
【作用】本発明は、少なくとも電荷蓄積部の絶縁層上に
半導体層を設けたことにより、製造工程を簡略化し、製
造工程上における絶縁層の劣化を防いで、蓄積容量のバ
ラツキを抑え、光電変換特性を安定化させるものであ
る。
半導体層を設けたことにより、製造工程を簡略化し、製
造工程上における絶縁層の劣化を防いで、蓄積容量のバ
ラツキを抑え、光電変換特性を安定化させるものであ
る。
【０００９】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。なお、以下の説明において、図９に示
した光電変換装置と同一部材については同一番号を付す
る。
詳細に説明する。なお、以下の説明において、図９に示
した光電変換装置と同一部材については同一番号を付す
る。
【００１０】図１は本発明の光電変換装置の一実施例を
示す概略図である。
示す概略図である。
【００１１】図２は図１のＡ−Ａ′縦断面図である。
【００１２】図３は図１のＢ−Ｂ′縦断面図である。
【００１３】図１に示すように、本発明の光電変換装置
は光電変換部１と、この光電変換部１に対応して設けら
れた電荷蓄積部２と、この電荷蓄積部２にその一端が接
続されたスイッチ素子部３と、このスイッチ素子部３の
他端が接続された信号処理回路７とから構成される。６
は光電変換部１に接続された電源である。光電変換部
１，電荷蓄積部２，スイッチ素子部３は、次のようにし
て形成される。
は光電変換部１と、この光電変換部１に対応して設けら
れた電荷蓄積部２と、この電荷蓄積部２にその一端が接
続されたスイッチ素子部３と、このスイッチ素子部３の
他端が接続された信号処理回路７とから構成される。６
は光電変換部１に接続された電源である。光電変換部
１，電荷蓄積部２，スイッチ素子部３は、次のようにし
て形成される。
【００１４】図２と図３に示すように、ガラス基板１６
上に電荷蓄積部２の共通電極４及びスイッチ素子部３の
ゲート電極１１を形成し、その上に絶縁層１２を形成
し、さらにその上に光電変換材料からなる半導体層１３
及びオーミックコンタクト層１４を形成し、その上に光
電変換部１の共通電極８，電荷蓄積部２の個別電極５，
スイッチ素子部３のドレイン電極９とソース電極１０を
形成する。個別電極５と共通電極４との間の半導体層１
３及びオーミックコンタクト層１４は誘電体としての役
割を果し、電荷蓄積部２においてエッチングされずに残
されており、図３に示すように、個別電極５の形成時に
エッチングされて分割されるのみである。すなわち、個
別電極５と共通電極４との間の絶縁層１２はエッチング
時にピンホール，形状変形等を生ずることはない。
上に電荷蓄積部２の共通電極４及びスイッチ素子部３の
ゲート電極１１を形成し、その上に絶縁層１２を形成
し、さらにその上に光電変換材料からなる半導体層１３
及びオーミックコンタクト層１４を形成し、その上に光
電変換部１の共通電極８，電荷蓄積部２の個別電極５，
スイッチ素子部３のドレイン電極９とソース電極１０を
形成する。個別電極５と共通電極４との間の半導体層１
３及びオーミックコンタクト層１４は誘電体としての役
割を果し、電荷蓄積部２においてエッチングされずに残
されており、図３に示すように、個別電極５の形成時に
エッチングされて分割されるのみである。すなわち、個
別電極５と共通電極４との間の絶縁層１２はエッチング
時にピンホール，形状変形等を生ずることはない。
【００１５】また、本実施例は光電変換部１の開孔部近
傍の共通電極８，個別電極５の段差がなく、断線等の不
良を生ずることが少ない長所も有している。
傍の共通電極８，個別電極５の段差がなく、断線等の不
良を生ずることが少ない長所も有している。
【００１６】上記光電変換装置の動作は次のようにして
行われる。
行われる。
【００１７】図７は電荷蓄積部２の動作を示す説明図で
あり、図８はその蓄積容量を示す特性図である。
あり、図８はその蓄積容量を示す特性図である。
【００１８】まず、光電変換部１に光が照射され、共通
電極８に電圧が印加されると、半導体層１３の開孔部の
導電率が上り、電荷が電荷蓄積部２の個別電極５に蓄積
される。この時、図７に示すように個別電極５と共通電
極４との間に共通電極４側を高電位とする電源１５を取
り付け、一定値以上の電圧をかけると、図８に示すよう
に、蓄積容量Ｃを大きくすることができ、蓄積電荷量を
増すことができる。蓄積された電荷はスイッチ素子部３
の電界効果トランジスタのＯＮ状態の時に信号処理回路
７に転送され、この信号処理回路７によってシリアル信
号に変換されて出力される。
電極８に電圧が印加されると、半導体層１３の開孔部の
導電率が上り、電荷が電荷蓄積部２の個別電極５に蓄積
される。この時、図７に示すように個別電極５と共通電
極４との間に共通電極４側を高電位とする電源１５を取
り付け、一定値以上の電圧をかけると、図８に示すよう
に、蓄積容量Ｃを大きくすることができ、蓄積電荷量を
増すことができる。蓄積された電荷はスイッチ素子部３
の電界効果トランジスタのＯＮ状態の時に信号処理回路
７に転送され、この信号処理回路７によってシリアル信
号に変換されて出力される。
【００１９】次に本発明の光電変換装置の他の実施例に
ついて説明する。
ついて説明する。
【００２０】図４は本発明の光電変換装置の他の実施例
を示す概略図である。
を示す概略図である。
【００２１】図５は図４のＡ−Ａ′縦断面図である。
【００２２】図６は図４のＢ−Ｂ′縦断面図である。
【００２３】本実施例においては、電荷蓄積部２の共通
電極４と個別電極５とは逆に配置されており、まずガラ
ス基板１６上に電荷蓄積部２の個別電極５とスイッチ素
子部３のゲート電極１１とを形成し、その上に絶縁層１
２，半導体層１３，オーミックコンタクト層１４を形成
する。共通電極形成部分を除いて個別電極５上の絶縁層
１２，半導体層１３，オーミックコンタクト層１４を除
去し、さらに光電変換部１の共通電極８と接続電極１
７，電荷蓄積部２の共通電極４，スイッチ素子部３のド
レイン電極９とソース電極１０を形成する。本実施例に
おいても、個別電極５と共通電極４との間の絶縁層１２
はエッチングされずに残されており、図１〜図３に示し
た前実施例と同様な効果が得られる。
電極４と個別電極５とは逆に配置されており、まずガラ
ス基板１６上に電荷蓄積部２の個別電極５とスイッチ素
子部３のゲート電極１１とを形成し、その上に絶縁層１
２，半導体層１３，オーミックコンタクト層１４を形成
する。共通電極形成部分を除いて個別電極５上の絶縁層
１２，半導体層１３，オーミックコンタクト層１４を除
去し、さらに光電変換部１の共通電極８と接続電極１
７，電荷蓄積部２の共通電極４，スイッチ素子部３のド
レイン電極９とソース電極１０を形成する。本実施例に
おいても、個別電極５と共通電極４との間の絶縁層１２
はエッチングされずに残されており、図１〜図３に示し
た前実施例と同様な効果が得られる。
【００２４】なお、上記二つの実施例においては、絶縁
層１２上に形成する半導体層は光電変換部１に形成され
た光電変換材料たるアモルファスシリコンの半導体層と
同一層であるが、別に設けても良く、例えばアモルファ
スシリコンゲルマニウムの半導体層としてもよい。
層１２上に形成する半導体層は光電変換部１に形成され
た光電変換材料たるアモルファスシリコンの半導体層と
同一層であるが、別に設けても良く、例えばアモルファ
スシリコンゲルマニウムの半導体層としてもよい。
【００２５】
【発明の効果】以上詳細に説明したように、本発明の光
電変換装置によれば、少なくとも電荷蓄積部の絶縁層上
に半導体層を設けたことにより、製造工程を簡略化し、
製造工程上における絶縁層の劣化を防いで、蓄積容量の
バラツキを抑え、光電変換特性を安定化させることがで
きる。
電変換装置によれば、少なくとも電荷蓄積部の絶縁層上
に半導体層を設けたことにより、製造工程を簡略化し、
製造工程上における絶縁層の劣化を防いで、蓄積容量の
バラツキを抑え、光電変換特性を安定化させることがで
きる。
【図１】本発明の光電変換装置の一実施例を示す概略図
である。
である。
【図２】図１のＡ−Ａ′縦断面図である。
【図３】図１のＢ−Ｂ′縦断面図である。
【図４】本発明の光電変換装置の他の実施例を示す概略
図である。
図である。
【図５】図４のＡ−Ａ′縦断面図である。
【図６】図４のＢ−Ｂ′縦断面図である。
【図７】電荷蓄積部２の動作を示す説明図である。
【図８】電荷蓄積部２の蓄積容量を示す特性図である。
【図９】従来の光電変換装置の一構成例を示す縦断面図
である。
である。
１ 光電変換部 ２ 電荷蓄積部 ３ スイッチ素子部 ４，８ 共通電極 ５ 個別電極 ６，１５ 電源 ７ 信号処理回路 １２ 絶縁層 １３ 半導体層 １４ オーミックコンタクト層 １６ ガラス基板 １７ 接続電極
【手続補正書】
【提出日】平成４年８月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体装置
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
スイッチ素子部と、電荷蓄積部とを有する半導体装置に
関する。
スイッチ素子部と、電荷蓄積部とを有する半導体装置に
関する。
【０００２】
【従来技術】従来のイメージリーダ，ファクシミリ等の
画像の読み取りに使用される半導体装置を例に挙げて説
明するに、かかる半導体装置は以下に示す構成のものが
多く用いられている。
画像の読み取りに使用される半導体装置を例に挙げて説
明するに、かかる半導体装置は以下に示す構成のものが
多く用いられている。
【０００３】図９は従来の半導体装置の一構成例を示す
縦断面図である。
縦断面図である。
【０００４】同図に示すように、本例の半導体装置は光
電変換部１と、この光電変換部１に対応して設けられた
電荷蓄積部２と、この電荷蓄積部２にその一端が接続さ
れたスイッチ素子部３と、このスイッチ素子部３の他端
が接続された信号処理回路７とから構成される。
電変換部１と、この光電変換部１に対応して設けられた
電荷蓄積部２と、この電荷蓄積部２にその一端が接続さ
れたスイッチ素子部３と、このスイッチ素子部３の他端
が接続された信号処理回路７とから構成される。
【０００５】上記半導体装置を製造する場合、ガラス基
板１６上に電荷蓄積部２の共通電極４及びスイッチ素子
部３のゲート電極１１を形成し、その上に絶縁層１２
（ここでは、水素化アモルファス窒化シリコン）を形成
し、さらにその上に光電変換材料からなる半導体層１３
（ここでは、アモルファスシリコンｉ層）及びオーミッ
クコンタクト層１４（ここでは、アモルファスシリコン
ｎ+ 層）を形成し、この半導体層１３とオーミックコン
タクト層１４とを、光電変換部１の一部とスイッチ素子
部３の一部を除いてエッチングにより除去し、その上に
光電変換部１の共通電極８，電荷蓄積部２の個別電極
５，スイッチ素子部３のドレイン電極９とソース電極１
０を形成する。
板１６上に電荷蓄積部２の共通電極４及びスイッチ素子
部３のゲート電極１１を形成し、その上に絶縁層１２
（ここでは、水素化アモルファス窒化シリコン）を形成
し、さらにその上に光電変換材料からなる半導体層１３
（ここでは、アモルファスシリコンｉ層）及びオーミッ
クコンタクト層１４（ここでは、アモルファスシリコン
ｎ+ 層）を形成し、この半導体層１３とオーミックコン
タクト層１４とを、光電変換部１の一部とスイッチ素子
部３の一部を除いてエッチングにより除去し、その上に
光電変換部１の共通電極８，電荷蓄積部２の個別電極
５，スイッチ素子部３のドレイン電極９とソース電極１
０を形成する。
【０００６】
【発明が解決しようとする課題】上記半導体装置におい
て、半導体層１３とオーミックコンタクト層１４とをエ
ッチングする際に絶縁層１２と完全に分離独立してエッ
チングすることは困難であり、絶縁層１２がエッチング
に伴って変形されたり、ピンホール等が発生する結果と
なり、特に電荷蓄積部２においては、蓄積電荷のリーク
等が発生し、静電特性がばらついて設計通りとならず、
歩留りが低下する問題点があった。
て、半導体層１３とオーミックコンタクト層１４とをエ
ッチングする際に絶縁層１２と完全に分離独立してエッ
チングすることは困難であり、絶縁層１２がエッチング
に伴って変形されたり、ピンホール等が発生する結果と
なり、特に電荷蓄積部２においては、蓄積電荷のリーク
等が発生し、静電特性がばらついて設計通りとならず、
歩留りが低下する問題点があった。
【０００７】
【課題を解決するための手段】上記の問題点は、スイッ
チ素子部と、前記スイッチ素子部に対応して設けられた
電荷蓄積部とを有する半導体装置において、前記電荷蓄
積部が絶縁層と、前記絶縁層の一方の面側に設けられた
半導体層と、少なくともこの半導体層と前記絶縁層とを
挟む対向電極とを有することを特徴とする本発明の半導
体装置によって解決される。
チ素子部と、前記スイッチ素子部に対応して設けられた
電荷蓄積部とを有する半導体装置において、前記電荷蓄
積部が絶縁層と、前記絶縁層の一方の面側に設けられた
半導体層と、少なくともこの半導体層と前記絶縁層とを
挟む対向電極とを有することを特徴とする本発明の半導
体装置によって解決される。
【０００８】
【作用】本発明は、少なくとも電荷蓄積部の絶縁層上に
半導体層を設けたことにより、製造工程を簡略化し、製
造工程上における絶縁層の劣化を防いで、蓄積容量のバ
ラツキを抑え、静電特性を安定化させるものである。
半導体層を設けたことにより、製造工程を簡略化し、製
造工程上における絶縁層の劣化を防いで、蓄積容量のバ
ラツキを抑え、静電特性を安定化させるものである。
【０００９】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。なお、以下の説明において、図９に示
した装置を例に挙げ、同一部材については同一番号を付
する。
詳細に説明する。なお、以下の説明において、図９に示
した装置を例に挙げ、同一部材については同一番号を付
する。
【００１０】図１は本発明の半導体装置の一実施例を示
す概略図である。
す概略図である。
【００１１】図２は図１のＡ−Ａ′縦断面図である。
【００１２】図３は図１のＢ−Ｂ′縦断面図である。
【００１３】図１に示すように、本発明の半導体装置
は、電荷蓄積部２と、この電荷蓄積部２にその一端が接
続されたスイッチ素子部３とから構成される。なおその
他に、光電変換部１と信号処理回路７も設けられてい
る。６は光電変換部１に接続された電源である。光電変
換部１，電荷蓄積部２，スイッチ素子部３は、次のよう
にして形成される。
は、電荷蓄積部２と、この電荷蓄積部２にその一端が接
続されたスイッチ素子部３とから構成される。なおその
他に、光電変換部１と信号処理回路７も設けられてい
る。６は光電変換部１に接続された電源である。光電変
換部１，電荷蓄積部２，スイッチ素子部３は、次のよう
にして形成される。
【００１４】図２と図３に示すように、ガラス基板１６
上に電荷蓄積部２の共通電極４及びスイッチ素子部３の
ゲート電極１１を形成し、その上に絶縁層１２を形成
し、さらにその上に光電変換材料からなる半導体層１３
及びオーミックコンタクト層１４を形成し、その上に光
電変換部１の共通電極８，電荷蓄積部２の個別電極５，
スイッチ素子部３のドレイン電極９とソース電極１０を
形成する。個別電極５と共通電極４との間の半導体層１
３及びオーミックコンタクト層１４は誘電体としての役
割を果し、電荷蓄積部２においてエッチングされずに残
されており、図３に示すように、個別電極５の形成時に
エッチングされて分割されるのみである。すなわち、個
別電極５と共通電極４との間の絶縁層１２はエッチング
時にピンホール，形状変形等を生ずることはない。
上に電荷蓄積部２の共通電極４及びスイッチ素子部３の
ゲート電極１１を形成し、その上に絶縁層１２を形成
し、さらにその上に光電変換材料からなる半導体層１３
及びオーミックコンタクト層１４を形成し、その上に光
電変換部１の共通電極８，電荷蓄積部２の個別電極５，
スイッチ素子部３のドレイン電極９とソース電極１０を
形成する。個別電極５と共通電極４との間の半導体層１
３及びオーミックコンタクト層１４は誘電体としての役
割を果し、電荷蓄積部２においてエッチングされずに残
されており、図３に示すように、個別電極５の形成時に
エッチングされて分割されるのみである。すなわち、個
別電極５と共通電極４との間の絶縁層１２はエッチング
時にピンホール，形状変形等を生ずることはない。
【００１５】上記半導体装置の動作は次のようにして行
われる。
われる。
【００１６】図７は電荷蓄積部２の動作を示す説明図で
あり、図８はその蓄積容量を示す特性図である。
あり、図８はその蓄積容量を示す特性図である。
【００１７】まず、光電変換部１に光が照射され、共通
電極８に電圧が印加されると、半導体層１３の開孔部の
導電率が上り、電荷が電荷蓄積部２の個別電極５に蓄積
される。この時、図７に示すように個別電極５と共通電
極４との間に共通電極４側を高電位とする電源１５を取
り付け、一定値以上の電圧をかけると、図８に示すよう
に、蓄積容量Ｃを大きくすることができ、蓄積電荷量を
増すことができる。蓄積された電荷はスイッチ素子部３
の電界効果トランジスタのＯＮ状態の時に信号処理回路
７に転送され、この信号処理回路７によってシリアル信
号に変換されて出力される。
電極８に電圧が印加されると、半導体層１３の開孔部の
導電率が上り、電荷が電荷蓄積部２の個別電極５に蓄積
される。この時、図７に示すように個別電極５と共通電
極４との間に共通電極４側を高電位とする電源１５を取
り付け、一定値以上の電圧をかけると、図８に示すよう
に、蓄積容量Ｃを大きくすることができ、蓄積電荷量を
増すことができる。蓄積された電荷はスイッチ素子部３
の電界効果トランジスタのＯＮ状態の時に信号処理回路
７に転送され、この信号処理回路７によってシリアル信
号に変換されて出力される。
【００１８】次に本発明の半導体装置の他の実施例につ
いて説明する。
いて説明する。
【００１９】図４は本発明の半導体装置の他の実施例を
示す概略図である。
示す概略図である。
【００２０】図５は図４のＡ−Ａ′縦断面図である。
【００２１】図６は図４のＢ−Ｂ′縦断面図である。
【００２２】本実施例においては、電荷蓄積部２の共通
電極４と個別電極５とは逆に配置されており、まずガラ
ス基板１６上に電荷蓄積部２の個別電極５とスイッチ素
子部３のゲート電極１１とを形成し、その上に絶縁層１
２，半導体層１３，オーミックコンタクト層１４を形成
する。共通電極形成部分を除いて個別電極５上の絶縁層
１２，半導体層１３，オーミックコンタクト層１４を除
去し、さらに光電変換部１の共通電極８と接続電極１
７，電荷蓄積部２の共通電極４，スイッチ素子部３のド
レイン電極９とソース電極１０を形成する。本実施例に
おいても、個別電極５と共通電極４との間の絶縁層１２
はエッチングされずに残されており、図１〜図３に示し
た前実施例と同様な効果が得られる。
電極４と個別電極５とは逆に配置されており、まずガラ
ス基板１６上に電荷蓄積部２の個別電極５とスイッチ素
子部３のゲート電極１１とを形成し、その上に絶縁層１
２，半導体層１３，オーミックコンタクト層１４を形成
する。共通電極形成部分を除いて個別電極５上の絶縁層
１２，半導体層１３，オーミックコンタクト層１４を除
去し、さらに光電変換部１の共通電極８と接続電極１
７，電荷蓄積部２の共通電極４，スイッチ素子部３のド
レイン電極９とソース電極１０を形成する。本実施例に
おいても、個別電極５と共通電極４との間の絶縁層１２
はエッチングされずに残されており、図１〜図３に示し
た前実施例と同様な効果が得られる。
【００２３】なお、上記二つの実施例においては、絶縁
層１２上に形成する半導体層は光電変換部１に形成され
た光電変換材料となるアモルファスシリコンの半導体層
と同一層であるが、別に設けても良く、例えばアモルフ
ァスシリコンゲルマニウムの半導体層としてもよい。
層１２上に形成する半導体層は光電変換部１に形成され
た光電変換材料となるアモルファスシリコンの半導体層
と同一層であるが、別に設けても良く、例えばアモルフ
ァスシリコンゲルマニウムの半導体層としてもよい。
【００２４】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置によれば、少なくとも電荷蓄積部の絶縁層上に
半導体層を設けたことにより、製造工程を簡略化し、製
造工程上における絶縁層の劣化を防いで、蓄積容量のバ
ラツキを抑え、静電特性を安定化させることができる。
導体装置によれば、少なくとも電荷蓄積部の絶縁層上に
半導体層を設けたことにより、製造工程を簡略化し、製
造工程上における絶縁層の劣化を防いで、蓄積容量のバ
ラツキを抑え、静電特性を安定化させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す概略図で
ある。
ある。
【図２】図１のＡ−Ａ′縦断面図である。
【図３】図１のＢ−Ｂ′縦断面図である。
【図４】本発明の半導体装置の他の実施例を示す概略図
である。
である。
【図５】図４のＡ−Ａ′縦断面図である。
【図６】図４のＢ−Ｂ′縦断面図である。
【図７】電荷蓄積部２の動作を示す説明図である。
【図８】電荷蓄積部２の蓄積容量を示す特性図である。
【図９】従来の半導体装置の一構成例を示す縦断面図で
ある。
ある。
【符号の説明】 １ 光電変換部 ２ 電荷蓄積部 ３ スイッチ素子部 ４，８ 共通電極 ５ 個別電極 ６，１５ 電源 ７ 信号処理回路 １２ 絶縁層 １３ 半導体層 １４ オーミックコンタクト層 １６ ガラス基板 １７ 接続電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畑中 勝則 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (2)
- 【請求項１】 光電変換部と、この光電変換部に対応し
て設けられた電荷蓄積部とを有する光電変換装置におい
て、 前記電荷蓄積部が絶縁層と、この絶縁層上に設けられた
半導体層と、少なくともこの半導体層と前記絶縁層とを
挟む対向電極とを有することを特徴とする光電変換装
置。 - 【請求項２】 光電変換部が複数の光電変換素子からな
り、この光電変換素子に対応して設けられた電荷蓄積部
の絶縁層側の対向電極を共通電極とした請求項１記載の
光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4210650A JP2617265B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4210650A JP2617265B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61131099A Division JPH0734463B2 (ja) | 1986-01-24 | 1986-06-07 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112465A true JPH06112465A (ja) | 1994-04-22 |
| JP2617265B2 JP2617265B2 (ja) | 1997-06-04 |
Family
ID=16592826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4210650A Expired - Fee Related JP2617265B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617265B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730882A (en) * | 1980-07-31 | 1982-02-19 | Suwa Seikosha Kk | Active matrix substrate |
-
1992
- 1992-07-16 JP JP4210650A patent/JP2617265B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730882A (en) * | 1980-07-31 | 1982-02-19 | Suwa Seikosha Kk | Active matrix substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2617265B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982768B2 (en) | Liquid crystal display device | |
| JP2733911B2 (ja) | 半導体素子及びその製造方法 | |
| US5488005A (en) | Process for manufacturing an offset gate structure thin film transistor | |
| JPH0449651A (ja) | Ｍｏｓ（ｍｉｓ）型コンデンサー | |
| KR20050015581A (ko) | 오프셋을 가지는 박막트랜지스터형 광센서로 이루어진이미지 센서 및 그 제조방법. | |
| JPH06112465A (ja) | 半導体装置 | |
| JPH07254711A (ja) | 液晶表示基板の製造方法 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| US5805410A (en) | MOS capacitor for improving electrostatic durability by using of a transistor | |
| JPH0734463B2 (ja) | 光電変換装置 | |
| US5340766A (en) | Method for fabricating charge-coupled device | |
| JPH0695157A (ja) | 液晶表示装置 | |
| JPS5994454A (ja) | 半導体装置とその製造方法 | |
| JP3207448B2 (ja) | 画像読み取り装置 | |
| KR100557926B1 (ko) | 펌핑 캐패시터 및 그의 제조방법 | |
| JP2566130B2 (ja) | アクテイブマトリクス表示装置用基板の製造方法 | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPS63148A (ja) | 半導体装置 | |
| JPS5866471A (ja) | 固体撮像素子 | |
| JPH0423334A (ja) | 電荷転送装置 | |
| JP3404025B2 (ja) | イメージセンサー | |
| KR930009585B1 (ko) | 커패시터 제조방법 | |
| JPS60137053A (ja) | 半導体容量素子 | |
| JPS6159866A (ja) | Ｍｏｓ形ダイナミツクメモリおよびその製造方法 | |
| JPS61280659A (ja) | 密着形イメ−ジセンサ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |