JPH06113137A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、スキャナを備えるデジタル複写装置
において、ＬＳＩ化されているゲインコントロール回路
のゲイン調整を、装置間で安定に行うことができるよう
にすることを最も主要な特徴とする。 【構成】たとえば、ＣＣＤラインセンサ５からのアナロ
グ信号をデジタル化するためのアナログ信号処理回路１
０の、白基準板を読み取った際のＡ／Ｄ変換出力を、画
像信号制御回路３０内のバッファ３０ｂを介してＣＰＵ
２１に出力する。そして、その出力と現在のゲイン設定
値とから最適なるゲインをＣＰＵ２１で決定し、バッフ
ァ３０ｃを介してＬＳＩ１０内に入力する。こうして、
Ａ／Ｄ変換しようとするアナログ信号の入力レベルを、
ＬＳＩ１０の外部より調整できるようにすることで、安
定したゲインコントロールが可能な構成となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえばＣＣＤライ
ンセンサの出力を受けて正規化した画像データを出力す
る、画像信号処理用の素子として有用な集積回路装置を
備えたデジタル複写装置などの画像形成装置に関する。

【０００２】

【従来の技術】近時、画像読取装置の光電変換素子とし
ては、ＣＣＤラインセンサが広く用いられている。そし
て、この種のＣＣＤラインセンサには種々の改良が加え
られ、また大型のＣＣＤラインセンサの出現により、現
在では、ファクシミリ装置やデジタル複写装置などの画
像形成装置にも利用されてきている。

【０００３】ところで、上記した画像形成装置では、高
速化、高画質化、およびカラー化などの要求にともなっ
て、ＣＣＤラインセンサの出力の信号処理が重要性を増
してきている。このため、このようなハイレベルな信号
処理を実現するものとして、各種の大規模集積回路装置
（ＬＳＩ）の開発が進められている。

【０００４】しかしながら、従来のＬＳＩにおいては、
これに入力するアナログ信号の入力レベルを外付けの可
変抵抗器などを用いて調整しなければならない。

【０００５】すなわち、ＣＣＤラインセンサからの出力
信号をデジタル値に変換するＡ／Ｄ変換器への入力電圧
を一定とする必要があり、これを手動にて調整するよう
になっていた。このため、装置ごとに調整時間を要し、
また正確性に欠けるなど、装置間の調整にばらつきが生
じやすいという欠点があった。

【０００６】

【発明が解決しようとする課題】上記したように、従来
においては、Ａ／Ｄ変換器へのアナログ信号の入力レベ
ルを外付けの可変抵抗器などを用いて調整しなければな
らず、装置間の調整にばらつきが生じやすいという欠点
があった。

【０００７】そこで、この発明は、アナログ信号のゲイ
ン調整を自動化でき、調整の安定化を図ることが可能な
画像形成装置を提供することを目的としている。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の画像形成装置にあっては、原稿画像に
対応した光学像が結像される光電変換素子と、この光電
変換素子からの出力信号に対して基準信号レベルを生成
する生成手段、この生成手段から出力された信号をサン
プルホールドするサンプルホールド手段、このサンプル
ホールド手段によってサンプルホールドされた信号のゲ
インを調整する調整手段、この調整手段で調整された信
号を増幅する増幅手段、この増幅手段によって増幅され
た信号をアナログ／デジタル変換する変換手段を備え、
前記生成手段、サンプルホールド手段、調整手段、増幅
手段、および変換手段を１チップの回路素子として構成
し、かつ前記変換手段の出力信号を外部へ取り出すため
の出力端子を有する集積回路装置と、この集積回路装置
の前記出力端子を介して、前記変換手段より出力される
前記アナログ／デジタル変換された信号を用いて前記調
整手段を制御することにより、前記光電変換素子の出力
に応じて、前記調整手段によりゲイン調整を行わせる制
御手段と、前記集積回路装置からの出力信号にもとづい
て被画像形成媒体上に前記原稿画像の形成を行う像形成
手段とから構成されている。

【０００９】また、この発明の画像形成装置にあって
は、原稿を光学的に走査し、前記原稿の画像に対応する
光学像を得る走査手段と、この走査手段の走査により得
られる光学像を光電変換する光電変換素子と、この光電
変換素子の無効画素部の直流電位を基準信号レベルとし
て検出する検出手段、この検出手段で検出された前記基
準信号で、前記光電変換素子の有効画素部からの出力信
号をクランプするクランプ手段、このクランプ手段から
の出力信号をサンプルホールドするサンプルホールド手
段、このサンプルホールド手段からの出力信号のゲイン
を可変する可変ゲインアンプ調整手段、およびこの可変
ゲインアンプ調整手段からの出力信号をアナログ／デジ
タル変換するアナログ／デジタル変換手段を、１チップ
の回路素子として構成し、かつ前記アナログ／デジタル
変換手段からの出力信号を外部へ取り出すための出力端
子を有してなる集積回路装置と、この集積回路装置の前
記出力端子を介して出力される前記アナログ／デジタル
変換手段からの出力信号をもとに、前記可変ゲインアン
プ調整手段のゲイン調整を前記チップ外より制御する制
御手段と、この制御手段で前記可変ゲインアンプ調整手
段のゲイン調整の行われた前記集積回路装置からの出力
信号に各種の画像処理を施すことにより、前記原稿画像
に対応する読取信号を得る処理手段と、この処理手段か
らの読取信号に応じて潜像を形成する潜像形成手段と、
この潜像形成手段で形成された潜像を顕像化する現像手
段と、この現像手段で顕像化された現像剤像を被画像形
成媒体上に形成する画像形成手段とから構成されてい
る。

【００１０】

【作用】この発明は、上記した手段により、容易で、し
かも正確なゲインコントロールが行えるようになるた
め、装置間における調整のばらつきを抑えることが可能
となるものである。

【００１１】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。

【００１２】図１は、本発明にかかるデジタル複写装置
の構成を示すものである。

【００１３】すなわち、このデジタル複写装置は、たと
えば画像読取装置としてのスキャナ４１、および画像形
成装置としてのプリンタ４３からなっている。

【００１４】上記スキャナ４１は、図示矢印Ｂ方向に移
動可能な第１キャリッジ２２１と第２キャリッジ２２
２、結像レンズ２２７、光電変換素子としてのＣＣＤラ
インセンサ５、およびこれらの電気的／機械的な制御を
行う制御ボード２２９などから構成されている。

【００１５】図１において、原稿ＯＧは原稿台ガラス２
２０上に下向きに置かれ、その原稿ＯＧの載置基準は原
稿台ガラス２２０の短手方向の正面右側がセンタ基準に
なっている。その原稿ＯＧは、開閉自在に設けられた原
稿固定カバー２１２によって原稿台ガラス２２０上に押
え付けられる。

【００１６】原稿ＯＧは蛍光灯ランプ（光源）２２３に
より照明され、その反射光はミラー２２４，２２５，２
２６、および結像レンズ２２７を介して、列状に配置さ
れた複数の受光素子を有したＣＣＤラインセンサ５の面
上に集光されるように構成されている。

【００１７】また、上記した原稿台ガラス２２０の近傍
には、白基準板２１５が設けられている。

【００１８】ここで、上記ミラー２２４と、蛍光灯ラン
プ２２３と、その光量を検知する図示しない光量センサ
（光量検知回路）と、蛍光灯ランプ２２３の温度を一定
に保つ保温ヒータとを具備した第１キャリッジ２２１、
およびミラー２２５，２２６を具備した第２キャリッジ
２２２は、光路長を一定とするよう、２：１の相対速度
で移動するようになっている。

【００１９】第１キャリッジ２２１と第２キャリッジ２
２２は、ステッピングモータとしてのパルスモータ（図
示せず）によって読み取りタイミング信号に同期して右
から左へ移動され、副走査する。

【００２０】副走査の速度は、読み取り倍率によって２
相パルスモータの励磁方法を１／２相励磁、マイクロス
テップ駆動により切き換わるように構成されている。特
に、低速域においては、駆動系の固有振動を相殺する電
流波形がパルスモータに入力されるように、パルスモー
タドライバ（図示せず）が構成されている。

【００２１】以上のようにして、原稿台ガラス２２０上
に載置された原稿ＯＧの画像は１ラインごとに順に読み
取られ、上記制御ボード２２９より画像の濃淡を示す８
ビットのデジタル画像データとして出力される。

【００２２】プリンタ４３は、レーザ光学系２４０と、
転写紙（被画像形成媒体）Ｐ上に画像形成が可能な電子
写真方式を組み合せた画像形成部２３９と、これらの駆
動を制御する制御ボード２４３から構成されている。

【００２３】すなわち、上記スキャナ４１によって原稿
ＯＧより読み取られた画像データは、上記制御ボード２
４３上の画像処理回路（図示せず）で同期がとられ、半
導体レーザ発振器２４１からのレーザ光に変換される。

【００２４】出力されたレーザ光は、たとえばシリンド
リカルレンズなどからなるビーム整形光学系によって整
形され、空気軸受を利用した高速回転モータにより回転
駆動させられる多面体回転鏡２４２によって偏向され
る。

【００２５】偏向されたレーザ光はｆθレンズ（図示せ
ず）を通して、ミラー２４４によって反射される。そし
て、感光体ドラム２４６上の露光位置２４６Ａの地点
に、必要な解像度を持つスポットとして結像され、走査
露光される。これによって、感光体ドラム２４６上に画
像データに応じた潜像が形成される。

【００２６】なお、この偏向されたレーザ光は、フォト
ダイオードからなるビームディテクタ（図示せず）で検
知されることにより、同期がとられるようになってい
る。

【００２７】上記感光体ドラム２４６の周囲には、その
ドラム面を帯電する帯電チャージャ２４７、現像器２４
８、転写チャージャ２４９、剥離チャージャ２５０、お
よびクリーナ２５１などが配設されている。

【００２８】この感光体ドラム２４６は、そのドラム面
が、駆動モータ（図示せず）によりＶ０の外周速度で回
転駆動され、グリッド電極を有する感光体ドラム面に対
向して設けられている帯電チャージャ２４７により帯電
される。

【００２９】この帯電された感光体ドラム２４６上の露
光位置２４６Ａの地点にレーザ光がスポット結像され、
これにより潜像が形成された感光体ドラム２４６は、現
像位置までＶ０の速度で回転される。そして、この位置
で、感光体ドラム２４６上の潜像は、現像器２４８から
のトナーにより現像される。

【００３０】トナー像の形成された感光体ドラム２４６
は、引き続きＶ０で回転される。そして、感光体ドラム
２４６のトナー像は、転写位置の地点で、給紙系により
タイミングをとって供給される転写紙Ｐ上に、転写チャ
ージャ２４９によって転写される。

【００３１】ここで、上記した給紙系は、たとえばカセ
ット２５２から転写紙Ｐを選択的に給紙できる手段によ
り構成されている。

【００３２】すなわち、上記のカセット２５２内の転写
紙Ｐは、選択的に、たとえば給紙ローラ２５３および分
離ローラ２５４により１枚ずつ分離されて給送される。
そして、レジストローラ２５５まで送られ、所定のタイ
ミングで転写部（転写位置）へ給送される。

【００３３】また、上記転写チャージャ２４９の下流側
には、用紙搬送機構２５６、定着器２５７、画像形成済
の転写紙Ｐを機外に排出する排紙ローラ２５８、および
排紙トレイ２５９が配設されている。

【００３４】これにより、定着器２５７によりトナー像
の定着された転写紙Ｐは、排紙ローラ２５８を経て、排
紙トレイ２５９に排紙される。

【００３５】また、転写紙Ｐへの転写が終了した感光体
ドラム２４６は、クリーナ２５１によって残留トナーな
どが除去されることにより、初期状態に復帰、つまり次
の画像形成に待機される。

【００３６】次に、上記のデジタル複写装置の動作につ
いて説明する。

【００３７】たとえば今、原稿台ガラス２２０上に原稿
ＯＧがセットされ、オペレータによって動作開始の指示
が与えられたとする。すると、まず、上記制御ボード２
２９からの指示により図示していないステッピングモー
タなどが動作され、上記スキャナ４１による原稿画像の
読み取りが行われる。

【００３８】すなわち、第１キャリッジ２２１と第２キ
ャリッジ２２２とが所定の速度にて原稿ＯＧの下面を図
示矢印Ｂ方向に移動され、その副走査時に、原稿ＯＧが
蛍光灯ランプ２２３により照明される。

【００３９】そして、原稿ＯＧからの反射光が、ミラー
２２４，２２５，２２６および結像レンズ２２７を介し
てＣＣＤラインセンサ５上に結像されることで、１ライ
ンごとに光の明暗に応じたアナログ電気信号（イメージ
信号）が出力される。

【００４０】この電気信号は制御ボード２２９に供給さ
れ、ここで所定の処理、たとえばアナログ画像処理、デ
ジタル画像処理、シェーディング補正処理、および各種
の画像処理など（詳細については後述する）が施される
ことにより、画像の濃淡を示す８ビットのデジタル画像
データとして発生される。

【００４１】こうして、上記原稿ＯＧよりスキャナ４１
によって画像データが読み取られると、上記制御ボード
２４３からの指示により上記プリンタ４３による画像形
成が行われる。

【００４２】すなわち、上記画像データにもとづいて、
上記半導体レーザ発振器２４１からレーザ光が発生され
る。そして、そのレーザ光は、多面体回転鏡２４２によ
って偏向され、さらにミラー２４４によって反射され
て、感光体ドラム２４６上に結像される。

【００４３】このレーザ光により、図示矢印方向に回転
され、さらに帯電チャージャ２４７によって一様に帯電
されているドラム表面が走査露光されることにより、感
光体ドラム２４６上に画像データに応じた潜像が形成さ
れる。

【００４４】感光体ドラム２４６上に形成された潜像
は、現像器２４８からのトナーによって現像され、転写
位置へ送られる。

【００４５】そして、この転写位置へのトナー像の送り
にタイミングを合わせて上記カセット２５２から転写紙
Ｐが給紙されることにより、転写チャージャ２４９の作
用によって感光体ドラム２４６上のトナー像が転写紙Ｐ
上に転写される。

【００４６】この後、転写紙Ｐは、剥離チャージャ２５
０の作用によって感光体ドラム２４６より剥離され、用
紙搬送機構２５６により搬送されて定着器２５７に送ら
れ、ここでトナー像の定着が行われる。

【００４７】そして、この定着器２５７を通過した転写
紙Ｐは、排紙ローラ２５８によって排紙トレイ２５９上
に排紙され、これにより一連の画像形成にかかる動作は
終了される。

【００４８】このようなプロセスを繰り返すことによ
り、スキャナ４１からなる画像読取装置とプリンタ４３
からなる画像形成装置とを復合してなるデジタル複写装
置の画像形成動作は行われる。

【００４９】図２は、上記スキャナ４１に配設された制
御ボード２２９の構成を示すものである。

【００５０】すなわち、この制御ボード２２９には、ア
ナログ信号処理回路（画像処理用ＬＳＩ）１０と画像読
取制御部２０とが設けられている。

【００５１】画像読取制御部２０は、スキャナ４１の全
体的な制御を司るＣＰＵ２１、シェーディング補正回路
２２、各種画像処理回路２３、インターフェース回路２
４、ＲＯＭ２５、ワーキングＲＡＭ（ＷＯＲＫＩＮＧ・
ＲＡＭ）２６、入出力回路（Ｉ／Ｏ）２７，２８，２
９、および画像信号制御回路３０などが、アドレス・バ
ス３１およびデータ・バス３２を介して接続された構成
となっている。

【００５２】シェーディング補正回路２２は、ＲＡＭで
構成される黒シェーディングメモリと白シェーディング
メモリとを有し、これらに格納される黒シェーディング
データおよび白シェーディングデータにより、アナログ
信号処理回路１０からのデジタル画像データに含まれる
ＣＣＤラインセンサ５のビット間のばらつきの高周波歪
や光学系の低周波歪などのシェーディング歪を補正する
ものである。

【００５３】各種画像処理回路２３は、上記シェーディ
ング補正回路２２でシェーディング歪の補正されたデジ
タル画像データにγ補正やエッジ強調などの画像処理を
施すものである。

【００５４】インターフェース回路２４は、上記各種画
像処理回路２３から出力される画像データを、ホストコ
ンピュータやプリンタ４３などの外部周辺機器１に出力
するものである。また、このインターフェース回路２４
は、外部周辺機器１からの動作制御コマンドを受信し、
スキャナ４１の状態をステータスとして返送するように
なっている。

【００５５】ＲＯＭ２５は、スキャナ４１を動作させる
ための制御プログラムおよびデータテーブルなどを記憶
するものである。

【００５６】ワーキングＲＡＭ２６は、一時保存用の制
御データや演算データなどを格納するためのものであ
る。

【００５７】Ｉ／Ｏ２７は、上記ＣＰＵ２１とアナログ
信号処理回路１０との間で、制御信号およびデータ信号
などの情報の交換を行うものである。

【００５８】Ｉ／Ｏ２８は、上記ＣＰＵ２１とキャリッ
ジモータとしてのパルスモータ２およびエンコーダ３と
の間で、第１，第２キャリッジ２２１，２２２の駆動制
御を行うためのモータ制御回路として機能するものであ
る。

【００５９】Ｉ／Ｏ２９は、上記ＣＰＵ２１と蛍光灯ラ
ンプとしての光源２２３および光量検知回路４との間
で、蛍光灯ランプ２２３の点灯，消灯，光量などの制御
を行うためのランプ制御回路として機能するものであ
る。

【００６０】次に、上記した画像読取制御部２０の動作
について説明する。

【００６１】たとえば、外部周辺機器１からの用紙サイ
ズ設定コマンド、倍率設定コマンド、移動設定コマンド
などの各種の設定コマンドは、上記インターフェース回
路２４により受信され、そして、ＣＰＵ２１により解読
される。

【００６２】すると、ＣＰＵ２１によってスキャナ４１
の機能が再設定され、その状態がステータスとして上記
インターフェース回路２４を介して外部周辺機器１に返
される。

【００６３】これにより、外部周辺機器１では、前記ス
テータスを受信することで、スキャナ４１の状態を検出
することができる。

【００６４】そして、外部周辺機器１からの原稿読取開
始コマンドを、上記インターフェース回路２４を介して
上記ＣＰＵ２１が受信することにより、スキャナ４１に
よる原稿ＯＧの読み取りが開始される。

【００６５】まず、ＣＰＵ２１により上記Ｉ／Ｏ２７を
介して上記アナログ信号処理回路１０に指示が与えら
れ、その内部が所定の状態に設定される（詳細について
は後述する）。

【００６６】ついで、ＣＰＵ２１により上記Ｉ／Ｏ２８
に対して指示が与えられ、モータ２およびエンコーダ３
によって上記第１，第２キャリッジ２２１，２２２の駆
動が制御される。

【００６７】この場合、ミラー２２４が白基準板２１５
の下に位置するように、第１キャリッジ２２１が移動さ
れる。

【００６８】そして、ＣＰＵ２１により上記Ｉ／Ｏ２９
に対して指示が与えられ、蛍光灯ランプ２２３を消灯さ
せた状態で、白基準板２１５の表面イメージをＣＣＤラ
インセンサ５に結像させ、その読み取りが行われる。

【００６９】このＣＣＤラインセンサ５で読み取られ
た、そのイメージデータは、黒シェーディングデータと
して上記シェーディング補正回路２２内の黒シェーディ
ングメモリに格納される。

【００７０】この黒シェーディングデータは、上記ＣＣ
Ｄラインセンサ５がもつ固有の暗レベルノイズを除去す
るための補正データとして使用される。

【００７１】黒シェーディングデータの読み取りが終わ
ると、ＣＰＵ２１により上記Ｉ／Ｏ２８およびＩ／Ｏ２
９に対して指示が与えられる。

【００７２】すなわち、モータ２およびエンコーダ３に
よって上記第１キャリッジ２２１が白基準板２１５の下
を移動されながら、蛍光灯ランプ２２３が点灯されるこ
とにより、白基準板２１５の表面イメージをＣＣＤライ
ンセンサ５に結像させ、その読み取りが行われる。

【００７３】このＣＣＤラインセンサ５で読み取られ
た、そのイメージデータは、白シェーディングデータと
して上記シェーディング補正回路２２内の白シェーディ
ングメモリに格納される。

【００７４】この白シェーディングデータは、上記ＣＣ
Ｄラインセンサ５の固有の明レベルノイズ（高周波ノイ
ズ）および蛍光灯ランプ２２３や結像レンズ２２７など
の光学系による低周波歪を除去するための補正データと
して用いられる。

【００７５】なお、何らかの要因で、第１キャリッジ２
２１を所定時間内に白基準板２１５の下に移動できなか
った場合には、ＣＰＵ２１はエラー動作に移り、キャリ
ッジ動作エラーに対応するコード信号をステータスとし
て上記インターフェース回路２４より外部周辺機器１に
送信するようになっている。

【００７６】一方、白シェーディングデータの読み取り
が終わると、蛍光灯ランプ２２３が点灯されたままの状
態で、第１キャリッジ２２１が原稿台ガラス２２０の下
まで移動され、停止される。

【００７７】これにより、スキャナ４１は、外部周辺機
器１からのＶＳＹＮＣコマンド待ちの状態となる。

【００７８】この状態で、ＣＰＵ２１が、上記外部周辺
機器１からのＶＳＹＮＣコマンドを上記インターフェー
ス回路２４を介して受信すると、原稿ＯＧの読み取り走
査が開始される。

【００７９】すなわち、ＣＰＵ２１により上記Ｉ／Ｏ２
８に対して指示が与えられ、モータ２およびエンコーダ
３によって上記第１，第２キャリッジ２２１，２２２の
駆動が制御される。

【００８０】この場合、すでに設定されている倍率に応
じた回転数に達すると、第１，第２キャリッジ２２１，
２２２は定速動作に切り換えられ、所定の速度で原稿台
ガラス２２０の下を移動される。

【００８１】第１，第２キャリッジ２２１，２２２が定
速で原稿ＯＧを走査する間、ＣＣＤラインセンサ５は、
上記画像信号制御回路３０からの水平同期信号（ＣＣＤ
ラインセンサを駆動させるための光蓄積時間）によって
制御され、結像された光信号をアナログ画像信号に変換
して上記アナログ信号処理回路１０に送るようになって
いる。

【００８２】上記アナログ画像信号は、上記アナログ信
号処理回路１０によりゲイン増幅やＡ／Ｄ変換などの処
理が施された後、デジタル画像データとして上記シェー
ディング補正回路２２に送られる。

【００８３】そして、このシェーディング補正回路２２
にて、前記黒シェーディングデータおよび白シェーディ
ングデータによるシェーディング歪の補正が行われる。

【００８４】シェーディング歪の補正されたデジタル画
像データは、上記各種画像処理回路２３にてすでに設定
されているγ補正やエッジ強調などの画像処理が行わ
れ、原画像の再現性が確保される。

【００８５】すなわち、ＣＣＤラインセンサ５で読み取
った画像データを外部周辺機器１で再現する、つまりプ
リンタ４３で画像形成する際に、原画像に近い再生画の
出力が可能とされる。

【００８６】こうした処理の施された画像データは、上
記インターフェース回路２４を介して上記外部周辺機器
１に出力され、たとえばプリンタ４３による前述した画
像形成動作に供される。

【００８７】原稿ＯＧの読み取り領域について、ＣＣＤ
ラインセンサ５の長手方向に対する主走査方向の動作
と、キャリッジ２２１，２２２の移動方向に対する副走
査方向の動作とを同時に実行することで、原稿ＯＧ上の
画像情報を連続的に読み取ることができる。

【００８８】さて、原稿ＯＧの読み取りが終了すると、
ＣＰＵ２１により上記Ｉ／Ｏ２８に対して指示が与えら
れ、モータ２およびエンコーダ３によって上記第１，第
２キャリッジ２２１，２２２の駆動が制御される。

【００８９】この場合、上記第１，第２キャリッジ２２
１，２２２が読み取りとは逆の方向に高速度で移動さ
れ、初期位置に復帰される。

【００９０】そして、初期位置への復帰により、ＣＰＵ
２１により上記Ｉ／Ｏ２８に対して停止の指示が与えら
れ、上記第１，第２キャリッジ２２１，２２２の駆動が
停止される。

【００９１】すなわち、ＣＰＵ２１が、上記外部周辺機
器１からの読み取り終了コマンドを上記インターフェー
ス回路２４を介して受信すると、上記第１キャリッジ２
２１が白基準板２１５の近辺で停止される。

【００９２】また、ＣＰＵ２１により上記Ｉ／Ｏ２９に
対して指示が与えられ、上記蛍光灯ランプ２２３が消灯
される。

【００９３】そして、外部周辺機器１からの次のコマン
ド受信状態とされることにより、スキャナ４１はレディ
（新たな指示待ち）の状態となる。

【００９４】なお、連続した読み取り動作に移る場合に
は、上記第１，第２キャリッジ２２１，２２２が初期位
置に復帰された状態で、引き続き外部周辺機器１からの
ＶＳＹＮＣコマンド待ちの状態となり、ＣＰＵ２１がＶ
ＳＹＮＣコマンドを再受信することによって、上述した
動作が繰り返される。

【００９５】図３は、上記した画像信号制御回路３０の
概略構成を示すものである。

【００９６】すなわち、この画像信号制御回路３０は、
バッファ３０ａ，３０ｂ，３０ｃ、各種タイミング発生
回路３０ｄ、およびデコーダ回路３０ｅによって構成さ
れている。

【００９７】バッファ３０ａは、上記アナログ信号処理
回路１０内のＡ／Ｄ変換器（図６のＡＤＣ１０９）から
の出力信号を、上記画像読取制御部２０内のシェーディ
ング補正回路２２、およびクランプ回路（図６のクラン
プ１０１）の微調整を行う直流信号成分演算・除去回路
（図示せず）に出力するためのものである。

【００９８】バッファ３０ｂは、上記アナログ信号処理
回路１０内のＡ／Ｄ変換器からの出力信号を、図示せぬ
ピーク検出回路を介して、上記画像読取制御部２０内の
ＣＰＵ２１などの外部制御回路に出力するためのもので
ある。

【００９９】バッファ３０ｃは、上記ＣＰＵ２１などの
外部制御回路からデータ・バス３２を介して供給される
のモードおよびゲイン設定信号などを、上記アナログ信
号処理回路１０内に導くためのものである。

【０１００】各種タイミング発生回路３０ｄは、上記Ｃ
ＣＤラインセンサ５を駆動するための水平同期信号や、
アナログ信号処理回路１０の動作を制御するためのタイ
ミング信号などを発生するものである。

【０１０１】デコーダ回路３０ｅは、上記ＣＰＵ２１な
どの外部制御回路からアドレス・バス３１を介して供給
されるアドレス信号、書き込み信号ＷＴまたは読み込み
信号ＲＤを入力し、上記バッファ３０ｂ，３０ｃの入出
力の制御信号を生成するものである。

【０１０２】図４は、上記のＣＣＤラインセンサ（光電
変換素子）５の構成を示すものである。

【０１０３】すなわち、このＣＣＤラインセンサ５は、
中央にフォトダイオードアレイ５₁を有しており、その
両側にそれぞれ蓄積電極５₂ ，５₂ 、シフトゲート
５₃ ，５₃ 、およびＣＣＤアナログシフトレジスタ
５₄ ，５₄ などが設けられた構成とされている。

【０１０４】フォトダイオードアレイ５₁ は、中央部の
素子（フォトダイオード）Ｓ１〜Ｓ２５９２が画像信号
用として用いられ、その前後の素子Ｄ１３〜Ｄ６４，Ｄ
６５〜Ｄ９２がダミー用となっている。

【０１０５】画像信号用の素子Ｓ１〜Ｓ２５９２の全長
は、主走査幅に一致するよう、前記光学系の倍率が定め
られている。

【０１０６】ダミー用の素子Ｄ１３〜Ｄ６４のうち、素
子Ｄ１３〜Ｄ２９のフォトダイオード受光面にはアルミ
蒸着膜を付けて光を遮断してなり、センサ出力の基準電
圧を作成するためのリファレンスビット（黒基準画素）
となっている。

【０１０７】その他、必要な入出力部、電源などの部分
と配線などを設けることにより、このＣＣＤラインセン
サ５は構成されている。

【０１０８】図５は、ＣＣＤラインセンサ５の各部にお
ける信号波形を示すものである。

【０１０９】すなわち、シフトゲート５₃ ，５₃ には、
同図（ａ）に示すゲート信号５ａ（この１周期が主走査
周期で、τ_INT が光信号蓄積時間）が加えられる。

【０１１０】ＣＣＤアナログシフトレジスタ５₄ ，５₄
には、同図（ｂ）および（ｃ）に示すように、これを駆
動するためのクロック信号５ｂ，５ｃがそれぞれ加えら
れる。

【０１１１】また、同図（ｄ）に示すリセット信号５ｄ
は、出力ゲートに加えられることによって出力段のフロ
ーティングキャパシタの電圧を初期化し、上記シフトレ
ジスタ５₄ ，５₄ により転送された画素データにセンサ
出力が正しく対応するようにするためのものである。

【０１１２】上記したＣＣＤアナログシフトレジスタ５
₄ ，５₄ のクロック信号５ｂ，５ｃおよびリセット信号
５ｄの各パルスは、図４に示したフォトダイオードアレ
イ５₁ の各素子に対応して時系列的に割り当てられてい
る。

【０１１３】さらに、同図（ｅ）に示すセンサ出力５ｅ
は出力端より取り出されるもので、ダミー出力のリファ
レンスビット期間における出力電圧（暗時出力電圧）Ｖ
ｙがセンサ５の暗時の基準電圧となり、各画素データ
（有効出力電圧）は電圧ＶｙよりΔＶｘだけ光電変換素
子に入射する光量に応じて出力される。

【０１１４】図６は、上記の画像処理用ＬＳＩとして置
き換えられるアナログ信号処理回路１０の構成を示すも
のである。

【０１１５】すなわち、ＣＣＤラインセンサ５からの出
力を処理するクランプ回路１０１、サンプルホールド回
路１０２、ゲインコントロール回路１０３、このゲイン
コントロール回路１０３からの出力を増幅する増幅回路
（バッファ）１０８、およびこの増幅回路１０８のアナ
ログ出力をデジタル値に変換するＡＤＣ１０９により構
成されている。

【０１１６】クランプ回路１０１は、図５（ｅ）に示し
たセンサ出力５ｅからリファレンスビット期間における
電圧Ｖｙをある基準レベルに設定するものであり、その
動作はタイミング信号１０１ａによって制御されるよう
になっている。

【０１１７】サンプルホールド回路１０２は、クランプ
回路１０１の出力をサンプルホールドするものであり、
その動作はタイミング信号１０２ａによって制御される
ようになっている。

【０１１８】ゲインコントロール回路１０３は、サンプ
ルホールド回路１０２の出力のゲインを調整するもので
あり、その減衰量は上記ＣＰＵ２１などの外部制御回路
からの制御信号１０３ａ，１０３ｂによって制御される
ようになっている。

【０１１９】すなわち、増幅回路１０８の増幅率は一定
値であることから、ＬＳＩ１０に入力されるアナログ信
号（センサ出力５ｅ）の値が大きすぎると、増幅した際
にＡＤＣ１０９のリファレンス電圧を越える可能性があ
り、このような場合には動作不良を生じる。

【０１２０】これを防ぐために、ゲインコントロール回
路１０３によってアナログ信号のゲインの調整が行われ
る。

【０１２１】図７は、ゲインコントロール回路１０３に
おける制御信号と減衰量との関係を示すものである。

【０１２２】ここで、制御信号１０３ａにはイネーブル
信号としての１ビットが、制御信号１０３ｂには２ビッ
ト分の信号Ｓｇ１，Ｓｇ０が割り当てられている。

【０１２３】この実施例の場合、イネーブル信号が
「１」の場合、信号Ｓｇ１，Ｓｇ０の状態に無関係に減
衰量は「０」となる。

【０１２４】また、イネーブル信号および信号Ｓｇ１，
Ｓｇ０がともに「０」の場合も減衰量は「０」となる。

【０１２５】さらに、イネーブル信号が「０」の状態に
おいて、信号Ｓｇ１，Ｓｇ０が「０，１」の場合には減
衰量は「２」となり、信号Ｓｇ１，Ｓｇ０が「１，０」
の場合には「４」、「１，１」の場合には「６」とな
る。

【０１２６】なお、信号Ｓｇｎ（ｎ＝０，１）の本数を
追加することにより、より精密な制御または大きな減衰
（増幅）量を取り扱うことができる。

【０１２７】ここで、上記した構成におけるゲイン設定
動作について説明する。

【０１２８】図８において、まず、第１キャリッジ２２
１が白基準板２１５に対応され、この状態で蛍光灯ラン
プ２２３が点灯される（ステップＳＴ１）。すると、蛍
光灯ランプ２２３の点灯により照明された白基準板２１
５からの反射光が、結像レンズ２２７などの光学系を介
してＣＣＤラインセンサ５上に結像される（ステップＳ
Ｔ２）。

【０１２９】これにより、ＣＣＤラインセンサ５から
は、前記図５（ｅ）に示すようなセンサ出力５ｅが出力
され、ＬＳＩ１０にアナログ信号として入力される。

【０１３０】ＬＳＩ１０に入力されたアナログ信号、つ
まり白基準信号は、クランプ回路１０１、サンプルホー
ルド回路１０２、ゲインコントロール回路１０３、およ
び増幅回路１０８を介してＡＤＣ１０９に送られ、ここ
でデジタル値に変換される（ステップＳＴ３）。

【０１３１】そして、このＡＤＣ１０９の出力は、前記
画像信号制御回路３０を介して前記画像読取制御部２０
上のＣＰＵ２１などの外部制御回路に送られ（ステップ
ＳＴ４）、上記ＡＤＣ１０９へのアナログ信号の入力レ
ベルを最適とするゲインの算出に供される（ステップＳ
Ｔ５）。

【０１３２】すなわち、上記ＡＤＣ１０９からのデジタ
ルの白基準信号は、画像信号制御回路３０内の図示して
いないピーク検出回路からバッファ３０ｂを介してデー
タ・バス３２上に出力され、画像読取制御部２０上のＣ
ＰＵ２１などの外部制御回路に送られる。

【０１３３】これにより、ＣＰＵ２１などの外部制御回
路では、現在、設定されているゲイン設定値とＡＤＣ１
０９の出力（デジタルの白基準信号）とをもとに、ＡＤ
Ｃ１０９に入力するアナログ信号のゲインが最適となる
ような減衰量が求められる。

【０１３４】そして、それに応じた制御信号１０３ａ，
１０３ｂが、データ・バス３２から前記画像信号制御回
路３０内のバッファ３０ｃを経由し、ＬＳＩ１０内のゲ
インコントロール回路１０３に対して出力される（ステ
ップＳＴ６）。

【０１３５】この結果、アナログ入力レンジを広げるこ
とができ、ＡＤＣ１０９には、常に最適レベルのアナロ
グ信号が入力されることになる。

【０１３６】こうして、ゲインコントロール回路１０３
におけるゲインが決定された後、第１，第２キャリッジ
２２１，２２２の移動が開始されることにより、原稿台
ガラス２２０上にセットされている原稿ＯＧの読み取り
が行われる。

【０１３７】したがって、ＣＣＤラインセンサ５により
読み取られた原稿ＯＧに対する画像信号は、最適なゲイ
ン値に設定されたゲインコントロール回路１０３でゲイ
ン調整された後、ＡＤＣ１０９でデジタルのイメージデ
ータに変換されて、次段のシェーディング補正回路２２
に送られることになる。

【０１３８】上記したように、容易で、しかも正確なゲ
インコントロールが行えるようにしている。

【０１３９】すなわち、白基準板を読み取った際のＡ／
Ｄ変換出力と、現在のゲイン設定値とから最適なるゲイ
ンを決定し、これでＬＳＩ化されているゲインコントロ
ール回路のゲインを自動的に調整できるようにしてい
る。これにより、Ａ／Ｄ変換しようとするアナログ信号
の入力レベルの調整を、ＬＳＩの外部から容易に、かつ
正確に行えるようになるため、装置間における調整のば
らつきを抑えることが可能となる。したがって、各装置
間において、安定した調整が可能となり、確実なＡ／Ｄ
変換を実現できるものである。

【０１４０】なお、上記実施例においては、ＬＳＩを１
チップ構成とした場合を例に説明したが、これに限ら
ず、たとえば機能的に分割することで２チップ以上で構
成されるＬＳＩを使用することも可能である。

【０１４１】また、白基準板を読み取る場合に限らず、
たとえば白基準板の変わりに原稿の白地部を読み取り、
それにもとづいてゲインコントロールを行うようにして
も同様の効果が得られる。

【０１４２】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。

【０１４３】

【発明の効果】以上、詳述したようにこの発明によれ
ば、アナログ信号のゲイン調整を自動化でき、調整の安
定化を図ることが可能な画像形成装置を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかるデジタル複写装置
の概略を示す構成図。

【図２】同じく、制御ボードの構成を示すブロック図。

【図３】同じく、画像信号制御回路の構成を示すブロッ
ク図。

【図４】同じく、ＣＣＤラインセンサ（光電変換素子）
の概略を示す構成図。

【図５】同じく、ＣＣＤラインセンサの信号波形を示す
図。

【図６】同じく、アナログ信号処理回路（画像処理用Ｌ
ＳＩ）の概略構成を示すブロック図。

【図７】同じく、制御信号と減衰量との関係を説明する
ために示す図。

【図８】同じく、ゲイン設定動作を説明するために示す
フローチャート。

【符号の説明】

１…外部周辺機器、５…ＣＣＤラインセンサ（光電変換
素子）、１０…アナログ信号処理回路（画像処理用ＬＳ
Ｉ）、２０…画像読取制御部、２１…ＣＰＵ、２２…シ
ェーディング補正回路、３０…画像信号制御回路、４１
…スキャナ、４３…プリンタ、１０１…クランプ回路、
１０２…サンプルホールド回路、１０３…ゲインコント
ロール回路、１０９…ＡＤＣ、２１５…白基準板、２２
０…原稿台ガラス、２２１…第１キャリッジ、２２２…
第２キャリッジ、２２３…蛍光灯ランプ（光源）、２２
４，２２５，２２６…ミラー、２２９…制御ボード、２
３９…画像形成部、２４０…レーザ光学系、２４１…半
導体レーザ発振器、２４２…多面体回転鏡、２４６…感
光体ドラム、２４７…帯電チャージャ、２４８…現像
器、２４９…転写チャージャ、２５２…カセット、２５
７…定着器。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 原稿画像に対応した光学像が結像される
   光電変換素子と、 この光電変換素子からの出力信号に対して基準信号レベ
   ルを生成する生成手段、この生成手段から出力された信
   号をサンプルホールドするサンプルホールド手段、この
   サンプルホールド手段によってサンプルホールドされた
   信号のゲインを調整する調整手段、この調整手段で調整
   された信号を増幅する増幅手段、この増幅手段によって
   増幅された信号をアナログ／デジタル変換する変換手段
   を備え、 前記生成手段、サンプルホールド手段、調整手段、増幅
   手段、および変換手段を１チップの回路素子として構成
   し、かつ前記変換手段の出力信号を外部へ取り出すため
   の出力端子を有する集積回路装置と、 この集積回路装置の前記出力端子を介して、前記変換手
   段より出力される前記アナログ／デジタル変換された信
   号を用いて前記調整手段を制御することにより、前記光
   電変換素子の出力に応じて、前記調整手段によりゲイン
   調整を行わせる制御手段と、 前記集積回路装置からの出力信号にもとづいて被画像形
   成媒体上に前記原稿画像の形成を行う像形成手段とを具
   備したことを特徴とする画像形成装置。
2. 【請求項２】 原稿を光学的に走査し、前記原稿の画像
   に対応する光学像を得る走査手段と、 この走査手段の走査により得られる光学像を光電変換す
   る光電変換素子と、 この光電変換素子の無効画素部の直流電位を基準信号レ
   ベルとして検出する検出手段、この検出手段で検出され
   た前記基準信号で、前記光電変換素子の有効画素部から
   の出力信号をクランプするクランプ手段、このクランプ
   手段からの出力信号をサンプルホールドするサンプルホ
   ールド手段、このサンプルホールド手段からの出力信号
   のゲインを可変する可変ゲインアンプ調整手段、および
   この可変ゲインアンプ調整手段からの出力信号をアナロ
   グ／デジタル変換するアナログ／デジタル変換手段を、
   １チップの回路素子として構成し、かつ前記アナログ／
   デジタル変換手段からの出力信号を外部へ取り出すため
   の出力端子を有してなる集積回路装置と、 この集積回路装置の前記出力端子を介して出力される前
   記アナログ／デジタル変換手段からの出力信号をもと
   に、前記可変ゲインアンプ調整手段のゲイン調整を前記
   チップ外より制御する制御手段と、 この制御手段で前記可変ゲインアンプ調整手段のゲイン
   調整の行われた前記集積回路装置からの出力信号に各種
   の画像処理を施すことにより、前記原稿画像に対応する
   読取信号を得る処理手段と、 この処理手段からの読取信号に応じて潜像を形成する潜
   像形成手段と、 この潜像形成手段で形成された潜像を顕像化する現像手
   段と、 この現像手段で顕像化された現像剤像を被画像形成媒体
   上に形成する画像形成手段とを具備したことを特徴とす
   る画像形成装置。