JPH06118899A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH06118899A JPH06118899A JP26456492A JP26456492A JPH06118899A JP H06118899 A JPH06118899 A JP H06118899A JP 26456492 A JP26456492 A JP 26456492A JP 26456492 A JP26456492 A JP 26456492A JP H06118899 A JPH06118899 A JP H06118899A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- line
- sampling
- line memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 水平同期周波数の高い映像信号を、解像度を
低下させることなく低いサンプリング周波数でサンプリ
ングできるようにした映像信号処理回路を得る。 【構成】 複数のラインメモリより成るラインメモリ群
を複数組設け、各ラインメモリに入力映像信号の連続す
る各水平ラインの信号を順次書き込み、これを繰り返し
行わせる書込手段を設け、上記各ラインメモリに書き込
まれた連続する各水平ラインの映像信号を、上記ライン
メモリ群を構成するラインメモリの数に応じた複数のタ
イミングで読み出し、これを上記複数組のラインメモリ
群に対応して設けたサンプリング手段に供給し、各サン
プリング手段からのサンプリング出力を元の入力映像信
号の水平ラインの順序に並べるようにする。
低下させることなく低いサンプリング周波数でサンプリ
ングできるようにした映像信号処理回路を得る。 【構成】 複数のラインメモリより成るラインメモリ群
を複数組設け、各ラインメモリに入力映像信号の連続す
る各水平ラインの信号を順次書き込み、これを繰り返し
行わせる書込手段を設け、上記各ラインメモリに書き込
まれた連続する各水平ラインの映像信号を、上記ライン
メモリ群を構成するラインメモリの数に応じた複数のタ
イミングで読み出し、これを上記複数組のラインメモリ
群に対応して設けたサンプリング手段に供給し、各サン
プリング手段からのサンプリング出力を元の入力映像信
号の水平ラインの順序に並べるようにする。
Description
【０００１】
【産業上の利用分野】本発明は映像信号の処理回路に係
り、特にテレビジョン受像機、ビデオテープレコーダ、
パソコン等からの映像信号を制御し、液晶ディスプレイ
等の表示装置に使用する映像信号処理回路に関するもの
である。
り、特にテレビジョン受像機、ビデオテープレコーダ、
パソコン等からの映像信号を制御し、液晶ディスプレイ
等の表示装置に使用する映像信号処理回路に関するもの
である。
【０００２】
【従来の技術】従来、入力映像信号を映像回路に供給す
る映像信号処理回路は、図４に示すように、入力映像信
号Ｓｉを水平同期周波数ｆHのタイミングでサンプリン
グ回路４０に送り、サンプリング周波数ｆS1のタイミン
グでサンプリングして水平同期周波数ｆHのタイミング
で取り出し、映像回路４１に供給していた。
る映像信号処理回路は、図４に示すように、入力映像信
号Ｓｉを水平同期周波数ｆHのタイミングでサンプリン
グ回路４０に送り、サンプリング周波数ｆS1のタイミン
グでサンプリングして水平同期周波数ｆHのタイミング
で取り出し、映像回路４１に供給していた。
【０００３】かかる従来の映像信号処理回路において
は、水平同期周波数の高い映像信号を扱う場合にはその
水平同期周波数に合わせてサンプリング周波数を上げて
対応するか、使用するデバイスに周波数特性上制限があ
る場合は解像度を下げる等の方法で対応していた。
は、水平同期周波数の高い映像信号を扱う場合にはその
水平同期周波数に合わせてサンプリング周波数を上げて
対応するか、使用するデバイスに周波数特性上制限があ
る場合は解像度を下げる等の方法で対応していた。
【０００４】すなわち図５は、サンプリング周波数を上
げて対応する場合を説明するものである。図５におい
て、サンプリングクロックＳ1が入力信号Ｓｉと同レベ
ルの場合は、出力信号Ｓ3は入力信号に合わせて出力す
ることができなくなる。これに対してサンプリングクロ
ックの周波数を２倍にしたサンプリングクロックＳ2を
用いると、出力信号Ｓ4を得ることができるようにな
る。
げて対応する場合を説明するものである。図５におい
て、サンプリングクロックＳ1が入力信号Ｓｉと同レベ
ルの場合は、出力信号Ｓ3は入力信号に合わせて出力す
ることができなくなる。これに対してサンプリングクロ
ックの周波数を２倍にしたサンプリングクロックＳ2を
用いると、出力信号Ｓ4を得ることができるようにな
る。
【０００５】また、画像メモリを用いて映像データを高
速で書き込み、同じクロック周波数で読み出そうとする
と消費電力が大きくなり、ＩＣの耐圧を高くしなければ
ならず、ＩＣの各素子を大きく形成する必要が生じ、そ
の結果寄生容量が増加し、駆動周波数を高くすることが
困難となるという問題があった。
速で書き込み、同じクロック周波数で読み出そうとする
と消費電力が大きくなり、ＩＣの耐圧を高くしなければ
ならず、ＩＣの各素子を大きく形成する必要が生じ、そ
の結果寄生容量が増加し、駆動周波数を高くすることが
困難となるという問題があった。
【０００６】この問題を解決するために書き込みには画
像信号期間ＴV（６．７ＭＨｚ）で書き込み、読み出し
は複合画像信号期間ＴC（ｆC＝５．０４ＭＨｚ）で読み
出す方法が知られている（特開昭６４−２４２９８
号）。
像信号期間ＴV（６．７ＭＨｚ）で書き込み、読み出し
は複合画像信号期間ＴC（ｆC＝５．０４ＭＨｚ）で読み
出す方法が知られている（特開昭６４−２４２９８
号）。
【０００７】
【発明が解決しようとする課題】上記従来の装置におい
ては、ＶＧＡ等のように水平同期周波数の高い映像信号
をビデオ入力系統液晶ディスプレイ等のソースドライバ
ーに入力した場合、それに合わせてサンプリングクロッ
ク周波数を高くするか、デバイスの周波数特性上問題が
あれば解像度を下げるしか対応策がなく、サンプリング
周波数を高くすると回路素子全体に高い周波数特性が要
求されその構成が高価になり、また解像度を下げた場合
には高品質の画像が得られないという問題があった。
ては、ＶＧＡ等のように水平同期周波数の高い映像信号
をビデオ入力系統液晶ディスプレイ等のソースドライバ
ーに入力した場合、それに合わせてサンプリングクロッ
ク周波数を高くするか、デバイスの周波数特性上問題が
あれば解像度を下げるしか対応策がなく、サンプリング
周波数を高くすると回路素子全体に高い周波数特性が要
求されその構成が高価になり、また解像度を下げた場合
には高品質の画像が得られないという問題があった。
【０００８】また、書き込みは画像信号期間ＴV（６．
７ＭＨｚ）で行い、読み出しは複合画像信号期間Ｔ
C（ｆC＝５．０４ＭＨｚ）で行う上記従来装置において
も画質の精細さが求められる映像信号処理においては読
み出しの期間を充分長くし、サンプリング時の安定性を
得、良好な表示品位、解像度を得ることはできないとい
う問題があった。本発明はサンプリングクロック周波数
を高めることなく、すなわち高い周波数特性の回路素子
を用いることなく、また解像度を下げることなしにし、
水平同期周波数の高い映像信号を処理する映像信号処理
回路を提供することを目的とする。
７ＭＨｚ）で行い、読み出しは複合画像信号期間Ｔ
C（ｆC＝５．０４ＭＨｚ）で行う上記従来装置において
も画質の精細さが求められる映像信号処理においては読
み出しの期間を充分長くし、サンプリング時の安定性を
得、良好な表示品位、解像度を得ることはできないとい
う問題があった。本発明はサンプリングクロック周波数
を高めることなく、すなわち高い周波数特性の回路素子
を用いることなく、また解像度を下げることなしにし、
水平同期周波数の高い映像信号を処理する映像信号処理
回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】ラインメモリを構成要素
として備えた映像信号処理回路において、複数個のライ
ンメモリより成るラインメモリ群を複数組設けたメモリ
手段と、入力映像信号の連続する水平ラインの各映像信
号を上記ラインメモリの複数組の各組より１個ずつ選択
したラインメモリに順次書き込み、上記各組より１個ず
つ選択したラインメモリへの書き込みが完了した後は順
次残りのラインメモリに対して同様の選択をして選択し
たラインメモリに順次書き込むと共に、この一連の動作
を繰り返し行わせる書込手段と、該書込手段により書き
込みが行われたラインメモリの内、上記複数組のライン
メモリ群より１個ずつ選択したラインメモリの内容を同
時に読み出す読出手段と、該読出手段により上記各組の
ラインメモリ群より同時に読み出された映像信号をサン
プリングする上記各組毎に設けた複数個のサンプリング
回路より成るサンプリング手段と、上記各サンプリング
回路の出力を入力映像信号の連続する水平ラインに対応
した映像信号に並べ直す信号処理手段とを設けた構成に
する。
として備えた映像信号処理回路において、複数個のライ
ンメモリより成るラインメモリ群を複数組設けたメモリ
手段と、入力映像信号の連続する水平ラインの各映像信
号を上記ラインメモリの複数組の各組より１個ずつ選択
したラインメモリに順次書き込み、上記各組より１個ず
つ選択したラインメモリへの書き込みが完了した後は順
次残りのラインメモリに対して同様の選択をして選択し
たラインメモリに順次書き込むと共に、この一連の動作
を繰り返し行わせる書込手段と、該書込手段により書き
込みが行われたラインメモリの内、上記複数組のライン
メモリ群より１個ずつ選択したラインメモリの内容を同
時に読み出す読出手段と、該読出手段により上記各組の
ラインメモリ群より同時に読み出された映像信号をサン
プリングする上記各組毎に設けた複数個のサンプリング
回路より成るサンプリング手段と、上記各サンプリング
回路の出力を入力映像信号の連続する水平ラインに対応
した映像信号に並べ直す信号処理手段とを設けた構成に
する。
【００１０】
【作用】上記の構成によれば、入力映像信号の連続する
水平ラインの信号は複数組のラインメモリ群より１個ず
つ選択された複数個のラインメモリに順次に書き込ま
れ、残りのラインメモリに対しても同様にして書き込ま
れこれが繰り返されるが、メモリ手段に書き込まれた映
像信号の読み出しは、上記複数個のラインメモリに対し
て同時に行われるので各水平ラインの読み出し時間は書
き込み時間の複数倍にすることができる。
水平ラインの信号は複数組のラインメモリ群より１個ず
つ選択された複数個のラインメモリに順次に書き込ま
れ、残りのラインメモリに対しても同様にして書き込ま
れこれが繰り返されるが、メモリ手段に書き込まれた映
像信号の読み出しは、上記複数個のラインメモリに対し
て同時に行われるので各水平ラインの読み出し時間は書
き込み時間の複数倍にすることができる。
【００１１】そして、同時に読み出された複数個のライ
ンメモリからの各水平ラインの信号は、同時に読み出さ
れるラインメモリの数に相当して設けたサンプリング回
路で同時にサンプリングされる。従ってサンプリング回
路におけるサンプリング周波数は見かけ上、上記の複数
倍になり、水平周波数の高い入力映像信号の場合でもサ
ンプリング周波数を上げることなく円滑なサンプリング
を行わせることができる。
ンメモリからの各水平ラインの信号は、同時に読み出さ
れるラインメモリの数に相当して設けたサンプリング回
路で同時にサンプリングされる。従ってサンプリング回
路におけるサンプリング周波数は見かけ上、上記の複数
倍になり、水平周波数の高い入力映像信号の場合でもサ
ンプリング周波数を上げることなく円滑なサンプリング
を行わせることができる。
【００１２】サンプリングが同時に行われた複数の水平
ラインの映像信号は、信号処理手段により入力映像信号
の水平ラインの順に並べ直して出力される。
ラインの映像信号は、信号処理手段により入力映像信号
の水平ラインの順に並べ直して出力される。
【００１３】
【実施例】図１は本発明の一実施例のブロック図であ
り、図２は図１の動作説明を行うためのタイムチャート
である。以下図１、２を用いて本発明の実施例を説明す
る。図１において、１、２、３、４は入力映像信号Ｓｉ
の各連続する水平ラインが順次書込タイミングＷｒｉｔ
ｅ Ｔｉｍｉｎｇ、、、で書き込まれるライン
メモリであり、上記ラインメモリ１、２に書き込まれた
入力映像信号Ｓｉの連続する水平ラインは、読出タイミ
ングＲｅａｄ Ｔｉｍｉｎｇで映像信号Ｖｉｄｅｏ
ｌ、２として同時に読み出され、上記ラインメモリ３、
４に書き込まれた入力映像信号Ｓｉの連続する水平ライ
ンは、読出タイミングＲｅａｄ Ｔｉｍｉｎｇで映像
信号Ｖｉｄｅｏ１、２として同時に読み出されるように
構成される。
り、図２は図１の動作説明を行うためのタイムチャート
である。以下図１、２を用いて本発明の実施例を説明す
る。図１において、１、２、３、４は入力映像信号Ｓｉ
の各連続する水平ラインが順次書込タイミングＷｒｉｔ
ｅ Ｔｉｍｉｎｇ、、、で書き込まれるライン
メモリであり、上記ラインメモリ１、２に書き込まれた
入力映像信号Ｓｉの連続する水平ラインは、読出タイミ
ングＲｅａｄ Ｔｉｍｉｎｇで映像信号Ｖｉｄｅｏ
ｌ、２として同時に読み出され、上記ラインメモリ３、
４に書き込まれた入力映像信号Ｓｉの連続する水平ライ
ンは、読出タイミングＲｅａｄ Ｔｉｍｉｎｇで映像
信号Ｖｉｄｅｏ１、２として同時に読み出されるように
構成される。
【００１４】そして上記Ｒｅａｄ Ｔｉｍｉｎｇ、
で順次読み出されるラインメモリ１、３の一つおきの水
平ラインの信号は上記映像信号Ｖｉｄｅｏ１としてサン
プリング回路５に、またＲｅａｄ Ｔｉｍｉｎｇ、
でラインメモリ２、４より順次読み出される一つおきの
水平ラインの信号は上記映像信号Ｖｉｄｅｏ２としてサ
ンプリング回路６に供給される。
で順次読み出されるラインメモリ１、３の一つおきの水
平ラインの信号は上記映像信号Ｖｉｄｅｏ１としてサン
プリング回路５に、またＲｅａｄ Ｔｉｍｉｎｇ、
でラインメモリ２、４より順次読み出される一つおきの
水平ラインの信号は上記映像信号Ｖｉｄｅｏ２としてサ
ンプリング回路６に供給される。
【００１５】すなわち、入力映像信号Ｓｉは書込タイミ
ングＷｒｉｔｅ Ｔｉｍｉｎｇ、、、でライン
メモリ１、２、３、４に順次連続する水平映像信号の順
に書き込まれる。またラインメモリ１、２、３、４に書
き込まれた情報は上記書込タイミングの２倍の時間を持
つ読出タイミングＲｅａｄ Ｔｉｍｉｎｇ、で読み
出され、各読出タイミングＲｅａｄ Ｔｉｍｉｎｇ、
毎に各サンプリング回路５、６には同時に１ライン分
ずつ合計２ライン分が同時に送り込まれる。
ングＷｒｉｔｅ Ｔｉｍｉｎｇ、、、でライン
メモリ１、２、３、４に順次連続する水平映像信号の順
に書き込まれる。またラインメモリ１、２、３、４に書
き込まれた情報は上記書込タイミングの２倍の時間を持
つ読出タイミングＲｅａｄ Ｔｉｍｉｎｇ、で読み
出され、各読出タイミングＲｅａｄ Ｔｉｍｉｎｇ、
毎に各サンプリング回路５、６には同時に１ライン分
ずつ合計２ライン分が同時に送り込まれる。
【００１６】すなわち読出タイミングＲｅａｄ Ｔｉｍ
ｉｎｇでは上記書込タイミングＷｒｉｔｅ Ｔｉｍｉ
ｎｇ、で書き込まれた連続する２水平ラインの映像
信号がラインメモリ１、２より同時に映像信号Ｖｉｄｅ
ｏ１、２として読み出され、それぞれサンプリング回路
５、６に同時に送り込まれる。また続く読出タイミング
Ｒｅａｄ Ｔｉｍｉｎｇでは、上記書込タイミングＷ
ｒｉｔｅ Ｔｉｍｉｎｇ、で書き込まれた映像信号
に続く書込タイミングＷｒｉｔｅ Ｔｉｍｉｎｇ、
で書き込まれた連続する２水平ラインの映像信号がライ
ンメモリ３、４より同時に映像信号Ｖｉｄｅｏ１、２と
して読み出され、それぞれ上記サンプリング回路５、６
に同時に送り込まれる。
ｉｎｇでは上記書込タイミングＷｒｉｔｅ Ｔｉｍｉ
ｎｇ、で書き込まれた連続する２水平ラインの映像
信号がラインメモリ１、２より同時に映像信号Ｖｉｄｅ
ｏ１、２として読み出され、それぞれサンプリング回路
５、６に同時に送り込まれる。また続く読出タイミング
Ｒｅａｄ Ｔｉｍｉｎｇでは、上記書込タイミングＷ
ｒｉｔｅ Ｔｉｍｉｎｇ、で書き込まれた映像信号
に続く書込タイミングＷｒｉｔｅ Ｔｉｍｉｎｇ、
で書き込まれた連続する２水平ラインの映像信号がライ
ンメモリ３、４より同時に映像信号Ｖｉｄｅｏ１、２と
して読み出され、それぞれ上記サンプリング回路５、６
に同時に送り込まれる。
【００１７】従って上記サンプリング回路５、６に供給
される各水平ラインの映像信号Ｖｉｄｅｏ１、２は、図
２に示すように、入力映像信号Ｓｉの２倍の時間を持つ
信号となるので、サンプリング回路５、６におけるサン
プリング周波数が入力映像信号Ｓｉの周波数と同レベル
であっても、サンプリング回路５、６に供給される映像
信号Ｖｉｄｅｏ１、２の２倍になっており、表示品質を
落さず安定したサンプリングを行わせることができる。
される各水平ラインの映像信号Ｖｉｄｅｏ１、２は、図
２に示すように、入力映像信号Ｓｉの２倍の時間を持つ
信号となるので、サンプリング回路５、６におけるサン
プリング周波数が入力映像信号Ｓｉの周波数と同レベル
であっても、サンプリング回路５、６に供給される映像
信号Ｖｉｄｅｏ１、２の２倍になっており、表示品質を
落さず安定したサンプリングを行わせることができる。
【００１８】サンプリング回路５、６より導出される映
像信号は出力信号制御回路７に供給され、該出力信号制
御回路７で図２に示すように元の入力映像信号Ｓｉに対
応した映像信号出力Ｓ0になり、更に表示装置（図示せ
ず）を駆動するための信号処理が施される。
像信号は出力信号制御回路７に供給され、該出力信号制
御回路７で図２に示すように元の入力映像信号Ｓｉに対
応した映像信号出力Ｓ0になり、更に表示装置（図示せ
ず）を駆動するための信号処理が施される。
【００１９】図３は図１に示す本発明の映像信号処理回
路を、液晶表示パネルを用いた映像表示装置に適用した
場合の実施例のブロック図であり、図１に対応する部分
は同一符号を付し、説明を省略する。
路を、液晶表示パネルを用いた映像表示装置に適用した
場合の実施例のブロック図であり、図１に対応する部分
は同一符号を付し、説明を省略する。
【００２０】図３において、８は映像表示を行わせるた
めの液晶表示パネルであり、９は上記サンプリング回路
５、６からの映像信号を受けてタイミング発生回路１１
からの駆動タイミングＴ1により図２に示すような映像
信号出力Ｓ0を導出し、上記液晶表示パネル８のソース
ラインを駆動するソースドライバであり、１０は上記タ
イミング発生回路１１からの駆動タイミング信号によ
り、上記液晶表示パネル８のゲートラインを駆動するゲ
ートドライバである。１２は同期信号に基づき、上記タ
イミング発生回路１１を駆動するための変換同期信号Ｔ
3を導出する同期信号変換回路である。
めの液晶表示パネルであり、９は上記サンプリング回路
５、６からの映像信号を受けてタイミング発生回路１１
からの駆動タイミングＴ1により図２に示すような映像
信号出力Ｓ0を導出し、上記液晶表示パネル８のソース
ラインを駆動するソースドライバであり、１０は上記タ
イミング発生回路１１からの駆動タイミング信号によ
り、上記液晶表示パネル８のゲートラインを駆動するゲ
ートドライバである。１２は同期信号に基づき、上記タ
イミング発生回路１１を駆動するための変換同期信号Ｔ
3を導出する同期信号変換回路である。
【００２１】従ってサンプリング回路５、６より導出さ
れる連続する４水平ラインの映像信号はソースドライバ
９でタイミング発生回路１１からの駆動タイミング信号
Ｔ1に同期して信号処理が施され、図２に示すような映
像信号出力Ｓ0となって液晶表示パネル８のソースライ
ンに順次与えられ、同時に垂直走査も行われる。上記液
晶表示パネル８の水平走査はタイミング発生回路１１か
らの駆動タイミング信号Ｔ2に基づくゲートドライバ１
０の水平走査信号により、上記液晶表示パネル８のゲー
トラインを順次駆動状態にすることによって行われる。
れる連続する４水平ラインの映像信号はソースドライバ
９でタイミング発生回路１１からの駆動タイミング信号
Ｔ1に同期して信号処理が施され、図２に示すような映
像信号出力Ｓ0となって液晶表示パネル８のソースライ
ンに順次与えられ、同時に垂直走査も行われる。上記液
晶表示パネル８の水平走査はタイミング発生回路１１か
らの駆動タイミング信号Ｔ2に基づくゲートドライバ１
０の水平走査信号により、上記液晶表示パネル８のゲー
トラインを順次駆動状態にすることによって行われる。
【００２２】上記の実施例は、奇数番目の水平ラインと
偶数番目の水平ラインをそれぞれ２個のラインメモリを
用いて信号処理させるようにしたものであるが、一般に
は複数個のラインメモリを複数組用いる場合も同様に実
施することができる。
偶数番目の水平ラインをそれぞれ２個のラインメモリを
用いて信号処理させるようにしたものであるが、一般に
は複数個のラインメモリを複数組用いる場合も同様に実
施することができる。
【００２３】
【発明の効果】本発明は以上の構成であるので、映像の
解像度を下げることなくサンプリングクロック周波数を
従来の１／２以下に低くすることができ、使用する回路
素子の周波数特性に対する要求を緩和させることができ
ると共に、周波数特性の低い回路素子を使用した場合に
も高い解像度の信号を導出することができる。また、信
号電極駆動回路のサンプリング回路においては、そのサ
ンプリング特性を相対的に向上させることができるの
で、ドライバーＩＣとして従来よりも周波数特性の悪い
デバイスを使用することが可能となる。
解像度を下げることなくサンプリングクロック周波数を
従来の１／２以下に低くすることができ、使用する回路
素子の周波数特性に対する要求を緩和させることができ
ると共に、周波数特性の低い回路素子を使用した場合に
も高い解像度の信号を導出することができる。また、信
号電極駆動回路のサンプリング回路においては、そのサ
ンプリング特性を相対的に向上させることができるの
で、ドライバーＩＣとして従来よりも周波数特性の悪い
デバイスを使用することが可能となる。
【図１】 本発明の一実施例のブロック図。
【図２】 図１の動作説明のためのタイムチャート。
【図３】 本発明を液晶表示装置に用いた場合の一実施
例のブロック図。
例のブロック図。
【図４】 従来例のブロック図。
【図５】 従来例の動作説明図。
１〜４ ラインメモリ ５、６ サンプリング回路 ７ 出力信号制御回路
Claims (1)
- 【請求項１】 ラインメモリを構成要素として備えた映
像信号処理回路において、複数個のラインメモリより成
るラインメモリ群を複数組設けたメモリ手段と、入力映
像信号の連続する水平ラインの各映像信号を、上記ライ
ンメモリの複数組の各組より１個ずつ選択したラインメ
モリに順次書き込み、上記各組より１個ずつ選択したラ
インメモリへの書き込みが完了した後は、順次残りのラ
インメモリに対して同様の選択をして、選択したライン
メモリに順次書き込むと共にこの一連の動作を繰り返し
行わせる書込手段と、該書込手段により書き込みが行わ
れたラインメモリのうち上記複数組のラインメモリ群よ
り１個ずつ選択したラインメモリの内容を同時に読み出
す読出手段と、該読出手段により上記各組のラインメモ
リ群より同時に読み出された映像信号をサンプリングす
る上記各組毎に設けた複数個のサンプリング回路より成
るサンプリング手段と、上記各サンプリング回路の出力
を、入力映像信号の連続する水平ラインに対応した映像
信号に並べ直す信号処理手段とを設けたことを特徴とす
る映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26456492A JPH06118899A (ja) | 1992-10-02 | 1992-10-02 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26456492A JPH06118899A (ja) | 1992-10-02 | 1992-10-02 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06118899A true JPH06118899A (ja) | 1994-04-28 |
Family
ID=17405040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26456492A Pending JPH06118899A (ja) | 1992-10-02 | 1992-10-02 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06118899A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262226B1 (ko) * | 1994-10-26 | 2000-07-15 | 니시무로 타이죠 | 평면패널 표시장치 및 그 구동방법 |
-
1992
- 1992-10-02 JP JP26456492A patent/JPH06118899A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262226B1 (ko) * | 1994-10-26 | 2000-07-15 | 니시무로 타이죠 | 평면패널 표시장치 및 그 구동방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
| JPH0685108B2 (ja) | マトリクス表示パネル | |
| JPH08123367A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JPH09307832A (ja) | 画面比変換装置及び方法 | |
| US6271821B1 (en) | Interface for liquid crystal display | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| JP2531534B2 (ja) | 表示装置 | |
| JPH06118899A (ja) | 映像信号処理回路 | |
| JPH1155569A (ja) | 表示制御回路 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JPH0339317B2 (ja) | ||
| JPS61213897A (ja) | 画像表示装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH08211851A (ja) | ディスプレイ駆動装置 | |
| JPH0950261A (ja) | 液晶駆動回路 | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JP2622950B2 (ja) | 画像表示装置 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 | |
| JPH05292433A (ja) | 液晶表示装置の駆動方法 | |
| JPH0887247A (ja) | 画像表示装置 | |
| JPH0289476A (ja) | 画像表示装置 | |
| JPH05284442A (ja) | マルチ同期変換装置 | |
| JPH11352463A (ja) | 画像表示装置 | |
| JPH0595529A (ja) | 画像表示方法 |