JPH06118904A - 液晶駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 データ転送効率化と低消費電力化を可能にし
た液晶駆動回路を提供することにある。 【構成】 外部からのモード設定信号により、シリアル
に入力される表示データを予め決められた特定の出力端
子に対応したデータラッチ回路から取り込む機能を付加
する。 【効果】 必要な駆動信号数に応じて入力データの取り
込みを開始するアドレスを決められるから効率のよいデ
ータ転送と、データ取り込み終了による低消費電力モー
ドを活用できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶駆動回路に関
し、特に大型表示画面を持つ液晶表示パネルの駆動に好
適な液晶駆動回路に利用して有効な技術に関するもので
ある。

【０００２】

【従来の技術】ディジタル入力の液晶ドライバの例とし
ては、（株）日立製作所１９９０年発行の『日立ＬＣＤ
ドライバデータブック』第６５３頁〜第６６５頁があ
る。このディジタル入力のドライバは、ディジタル入力
データを時系列的にラッチ回路に取り込み、それをデコ
ードして階調電圧を出力させる出力用のスイッチＭＯＳ
ＦＥＴをオン状態にして、対応した階調電圧を出力させ
る。このスイッチＭＯＳＦＥＴは、Ｎチャンネル型ＭＯ
ＳＦＥＴとＰチャンネル型ＭＯＳＦＥＴからなるＣＭＯ
Ｓスイッチ回路が用いられている。

【０００３】

【発明が解決しようとする課題】液晶表示装置において
は画面の大型化が進められている。このような画面の大
型化に伴い、信号線の数も必然的に多くされる。このよ
うに液晶表示装置の画面の大型化に伴い、半導体集積回
路装置により構成される１つの液晶ドライバのみでは駆
動信号数が足らないので、複数個からなる液晶ドライバ
を用いることになる。このとき、液晶表示装置の全信号
線数が１つの液晶ドライバの出力端子により割り切れな
いとき、１つの液晶ドライバに使用しないデータラッチ
や出力端子が発生する。このため、表示データを形成す
るホストシステム側ではダミーデータを生成し、これを
上記使用しないデータラッチに取り込ませることが必要
になる。上記のように画面の大型化や多階調化に伴い１
ラインの走査期間にシリアル入力させる表示データの数
は益々増加する傾向にあるから、上記ダミーデータの取
り込み分だけクロック周波数を高くしなければならなく
なる。

【０００４】そこで、上記出力端子が余っている液晶ド
ライバを最終段に配置することが考えられる。しかし、
このようにすると、液晶ドライバ側からみれば表示デー
タが揃っていないから、表示データを取り込むための回
路を非選択にするという低消費電力モードに入れなくな
り、１ライン分のシリアルデータの取り込み終了からラ
イン同期信号が入るまでの時間が長いものでは問題とな
る。

【０００５】この発明の目的は、データ転送効率化と低
消費電力化を可能にした液晶駆動回路を提供することに
ある。この発明の前記ならびにそのほかの目的と新規な
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、外部からのモード設定信号
により、シリアルに入力される表示データを予め決めら
れた特定の出力端子に対応したデータラッチ回路から取
り込む機能を付加する。

【０００７】

【作用】上記した手段によれば、必要な駆動信号数に応
じて入力データの取り込みを開始するアドレスを決めら
れるから効率のよいデータ転送と、データ取り込み終了
による低消費電力モードを活用できる。

【０００８】

【実施例】図１には、この発明に係る液晶駆動回路の一
実施例のブロック図が示されている。同図の各回路ブロ
ックは、公知の半導体集積回路の製造技術によって、単
結晶シリコンのような１個の半導体基板上において形成
される。同図の液晶駆動回路は、アクティブマトリック
ス構成の液晶表示パネルの信号線電極に供給される駆動
信号を形成する。

【０００９】この実施例の信号線駆動回路は、Ｙ１〜Ｙ
１６０のように１６０本分の信号線電極に対応した駆動
出力を形成することができる。このような駆動出力に対
応した表示データＤＡＴＡは、データバスを通して入力
される。データバスは３×４＝１２本からなり、１クロ
ック期間に１２ビットの表示データＤＡＴＡが入力され
る。上記１２ビットのうち、３ビットが１つの駆動出力
に対応しており、８階調を指示することができる。それ
故、１クロックによって４個分の駆動出力に対応した表
示データを取り込むことができる。上記のように、１６
０本の駆動出力を持つものでは、４０クロックによって
Ｙ１〜Ｙ１６０に対応した表示データを取り込むことが
できる。

【００１０】上記の表示データＤＡＴＡは、ラッチ
（１）に取り込まれる。ラッチ（１）は、アドレスカウ
ンタにより形成された６ビットのアドレス信号を受ける
デコーダによって、その取り込み信号が形成される。上
記データバスによって、４個のデータは空間的に分割さ
れているから、アドレスカウンタは１〜４０のアドレス
に対応して６ビットのバイナリーカウンタにより構成さ
れる。

【００１１】制御部は、アドレスカウンタの動作を制御
する。表示データの取り込みを開始するときには、選択
信号ＥＩＯ１がロウレベルの選択レベルにされる。この
信号ＥＩＯ１を受けて制御部はアドレスカウンタを活性
化させる。上記表示データＤＡＴＡは、クロックパルス
ＣＬ２に同期して入力される。アドレスカウンタは、上
記のような活性化された状態でクロックパルスＣＬ２を
計数することにより、上記１〜４０に対応した６ビット
からなるアドレス信号を形成して出力する。これによ
り、ラッチ（１）には、上記クロックパルスＣＬ２に同
期して入力された表示データが、それを計数することよ
り形成されたアドレス信号によって指定されたアドレス
のラッチに順次に取り込まれる。全てのデータの取り込
みを終了すると、言い換えるならば、アドレスカウンタ
が４０のアドレスを指示すると制御部は、アドレスカン
ウタを非活性化して低消費電力モードに入るとともに、
制御信号ＥＩＯ２を出力させる。

【００１２】上記ラッチ（１）の表示データは、クロッ
クパルスＣＬ１に同期してラッチ（２）に転送される。
上記のようにラッチ（２）のデータ転送を終えると、ラ
ッチ（１）には次の表示データの取り込みが可能にされ
る。上記ラッチ（２）に取り込まれた表示データは、こ
こで解読されてレベルシフタに供給される。すなわち、
ラッチ（２）までの回路は、約５Ｖのような電源電圧を
受けて動作するような論理回路から構成され、約５Ｖの
ようなハイレベルと、０Ｖのようなロウレベルからなる
２値信号を扱う。これに対して、液晶表示パネルに供給
される階調電圧Ｖ０ないしＶ７は比較的高いレベルにさ
れる。それ故、上記のようなレベル（５Ｖ、０Ｖ）で
は、ドライバを構成するスイッチＭＯＳＦＥＴ等をオン
状態やオフ状態にすることができない場合があるので、
レベルシフタによりそれに見合ったレベルにレベル変換
させる必要がある。ドライバは、前記階調電圧数に対応
したＣＭＯＳスイッチ回路から構成され、図示しない
が、Ｖ０〜Ｖ７のような階調電圧の中からレベルシフタ
の出力に応じて１つを選んで出力させる。

【００１３】この実施例では、初期値設定部が設けられ
る。この初期値設定部は、外部から供給されるモード設
定信号Ｍ１とＭ２を解読し、アドレスカウンタの初期値
の指定を行うようにするものである。上記のように１ク
ロックによって４画素分のデータを取り込むことができ
るから、次の表１のような４通りの初期アドレスの設定
を行うようにするものである。上記モードの設定は、そ
れを駆動する液晶パネルが決定されれば固定的に供給さ
れる。それ故、信号Ｍ１とＭ２は、１と０に合わせてプ
リント基板等の実装基板上において電源電圧又は回路の
接地電位が定常的に与えられるようにしてもよい。ま
た、信号Ｍ１とＭ２が供給される端子は、電源端子又は
接地端子に近接して配置し、端子間での接続を行うよう
にしてもよい。

【００１４】

【表１】

【００１５】図２には、Ｍ１とＭ２を００にしたときの
表示データの取り込み動作を説明するためのタイミング
図が示されている。選択信号ＥＩＯ１がロウレベルにな
ると、アドレスカウンタは有効になり初期値が００００
００にされるので、クロックパルスＣＬ１によりＹ１〜
Ｙ４の出力端子に対応した４組のラッチ回路を選択し、
それぞれに３ビットからなる表示データ１−４を取り込
ませる。

【００１６】以下、アドレスカンウタはクロックパルス
ＣＬ２を順次計数して、十進法で表現すると２，３，４
・・・・４０のようにアドレスを更新するので、それに
対応してシリアルに入力された表示データがラッチ
（１）の対応するアドレスに順次取り込まれる。最終ア
ドレス４０への取り込みを終了すると、制御部がそれを
検出し、信号ＥＩＯ２をロウレベルにし、これとともに
アドレスカンウタは非活性化状態にされて低消費電力モ
ードに入る。クロックパルスＣＬ１が発生すると、上記
ラッチ（１）に取り込まれたデータＤ１〜１６０がラッ
チ（２）にパラレルに転送される。

【００１７】図３には、Ｍ１とＭ２を１１にしたときの
表示データの取り込み動作を説明するためのタイミング
図が示されている。選択信号ＥＩＯ１がロウレベルにな
ると、アドレスカウンタは有効になり初期値が１０００
００にされるので、クロックパルスＣＬ２により＋１し
た３３アドレスにより選択される出力端子Ｙ１２９〜Ｙ
１３２に対応した４組のラッチ回路を選択し、それぞれ
に３ビットからなる表示データ１−４を取り込ませる。

【００１８】以下、アドレスカンウタはクロックパルス
ＣＬ２を順次計数して、十進法で表現すると３４，３５
・・・・４０のようにアドレスを更新するので、それに
対応してシリアルに入力された表示データがラッチ
（１）の対応するアドレスに順次取り込まれる。最終ア
ドレス４０への取り込みを終了すると、制御部がそれを
検出し、信号ＥＩＯ２をロウレベルにし、これとともに
アドレスカンウタは非活性化状態にされて低消費電力モ
ードに入る。クロックパルスＣＬ１が発生すると、上記
ラッチ（１）に取り込まれたデータＤ１〜１６０がラッ
チ（２）にパラレルに転送される。このときには、上記
のように８クロック分の表示データを取り込むと低消費
電力モードに入ることなる。

【００１９】図４には、この発明に係る液晶駆動回路を
持ちたい液晶表示装置の一実施例のブロック図が示され
ている。液晶表示パネルは、１０２４×７９６のような
大型でカラー５１２色の多色表示が可能にされる。１つ
の画素はＲＧＢに対応して３本の信号線を必要とするか
ら、全体で信号線の数は３０７２本設けられることにな
る。

【００２０】上記１０２４画素分の信号線は、奇数番目
のものと偶数番目のものが上下に振り分けられて、上側
に信号線駆動回路ＤＤＶ１〜ＤＤＶ１０が設けられ、下
側には信号線駆動回路ＤＤＶ１１〜ＤＤＶ２０が設けら
れる。１つの信号線駆動回路は、前記実施例のように１
６０本の出力端子を持つものが用いられる。上下に５１
２×３＝１５３６本の信号線が設けられ、１つの信号線
駆動回路の出力数が１６０本であるから、９個の信号線
駆動回路により１４４０本を受け持つことができ、残り
９６本を１つの信号線駆動回路が受け持つことなる。こ
の９６本を受け持つ信号線駆動回路をＤＤＶ１とＤＤＶ
１１のように初段回路に配置し、そのモード設定信号Ｍ
１とＭ２を０１に設定して用いる。

【００２１】このようにすることにより、最初の９６本
分に対応したデータは、信号線駆動回路ＤＤＶ１とＤＤ
Ｖ１１においてシリアル入力用のクロックパルスＣＬ２
の２４クロック分で取り込みを終了し、直ちに低消費電
力モードに入る。そして、出力信号ＥＩＯ２をロウレベ
ルにするので、次段の信号線駆動回路ＤＤＶ２とＤＤＶ
１２がそれぞれ動作を開始して、以後４０クロックによ
って１６０本分のデータを取り込む。以下、同様にして
最終段の信号線駆動回路ＤＤＶ１０とＤＤＶ２０までに
入力データの取り込みが完了すると、クロックパルスＣ
Ｌ１が発生して上記取り込まれてラッチ（１）のデータ
をラッチ（２）転送し、次のラインに対応したシリアル
データの取り込みを開始する。

【００２２】走査線電極は、走査線駆動回路ＣＤＶ１〜
ＣＤＶ４により駆動される。この走査線駆動回路ＣＤＶ
１〜ＣＤＶ４は、それぞれ１９２本の出力端子を持ち、
ライン同期信号を受けて順次に選択する走査線を切り替
える。走査線は上記のように７６８本からなるから、上
記４つの走査線駆動回路ＣＤＶ１〜ＣＤＶ４によって１
画面分の走査線信号を形成することができる。

【００２３】コントローラは、少なくとも１画面分の表
示データを格納する画像メモリを持ち、ホストコンピュ
ータ（マイクロコンピュータ）ＣＰＵは上記画像メモリ
に対して表示データを入力する。コントローラは、液晶
表示パネルの走査タイミングに同期して画像メモリのデ
ータを順次に読み出してシリアルデータと制御信号を生
成する。

【００２４】上記のように液晶表示パネルの総数が信号
線駆動回路の出力端子数により割り切れない場合におい
て、余った表示パネルの信号線数が表１に設定された出
力端子数とも合わないときには最も近い出力端子になる
ようにモードを設定する。このようにすることにより、
ダミーデータの生成と取り込みを最小に抑えることがで
きる。したがって、上記のような４つのモード設定によ
っても、その組み合わせからダミーデータが０ないし無
視できる程度に少なくすることができるものである。

【００２５】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 外部からのモード設定信号により、シリアルに
入力される表示データを予め決められた特定の出力端子
に対応したデータラッチ回路から取り込む機能を付加す
ることにより、必要な駆動信号数に応じて入力データの
取り込みを開始するアドレスを決められるから効率のよ
いデータ転送と、データ取り込み終了による低消費電力
モードを活用できるという効果が得られる。

【００２６】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、図１
において、モード設定信号Ｍ１とＭ２は、接地端子に隣
接して配置しておき、内部にプルアップ抵抗を設けてお
いて１を設定するときには内部のプルアップ抵抗により
１の信号を形成し、０に設定するたとには隣接の接地端
子に短絡さるようにしてもよい。あるいは、上記とは逆
にプルダウン抵抗を設けて、電源端子に隣接して配置す
るものであってもよい。また、半導体集積回路にヒュー
ズやダイードを形成しておいて、定常状態では１又は０
の信号が形成れるようにしておいて、外部から高電圧を
供給したときに０又は１に変化するような書き込みを行
うようにしてもよい。この発明は、液晶駆動回路として
広く利用できる。

【００２７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、外
部からのモード設定信号により、シリアルに入力される
表示データを予め決められた特定の出力端子に対応した
データラッチ回路から取り込む機能を付加することによ
り、必要な駆動信号数に応じて入力データの取り込みを
開始するアドレスを決められるから効率のよいデータ転
送と、データ取り込み終了による低消費電力モードを活
用できる。

【図面の簡単な説明】

【図１】この発明に係る液晶駆動回路の一実施例を示す
ブロック図である。

【図２】上記液晶駆動回路の動作の一例を説明するため
のタイミング図である。

【図３】上記液晶駆動回路の動作の他の一例を説明する
ためのタイミング図である。

【図４】この発明に係る液晶駆動回路を用いた液晶表示
装置の一実施例を示すブロック図である。

【符号の説明】

ＤＤＶ１〜ＤＤＶ２０…信号線駆動回路、ＣＤＶ１〜Ｃ
ＤＶ４…走査線駆動回路、ＣＰＵ…ホストコンピュータ
（マイクロコンピュータ）、ＤＡＴＡ…表示データ、Ｃ
Ｌ１，ＣＬ２…クロックパルス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大平 栄治 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 片柳 浩 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 栗原 博司 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 安川 信治 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 桜井 登 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 渡辺 浩 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部からのモード設定信号により、シリ
   アルに入力される表示データを予め決められた特定の出
   力端子に対応したデータラッチ回路から取り込むことに
   より上記特定の出力端子から出力開始を可能にしてなる
   ことを特徴とする液晶駆動回路。
2. 【請求項２】 上記液晶駆動回路は、最終アドレスのデ
   ータラッチ回路への表示データの取り込みを終えると、
   表示データを取り込む回路が非動作状態にされる低消費
   電力モードになるとともに、取り込み終了信号を外部へ
   送出させるものであることを特徴とする請求項１の液晶
   駆動回路。
3. 【請求項３】 上記液晶駆動回路は、複数個が直列形態
   に接続された１つの液晶表示パネルの駆動信号を形成す
   るものであることを特徴とする請求項２の液晶駆動回
   路。