JPH06119193A - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JPH06119193A
JPH06119193A JP4271384A JP27138492A JPH06119193A JP H06119193 A JPH06119193 A JP H06119193A JP 4271384 A JP4271384 A JP 4271384A JP 27138492 A JP27138492 A JP 27138492A JP H06119193 A JPH06119193 A JP H06119193A
Authority
JP
Japan
Prior art keywords
data
circuit
error
data processing
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4271384A
Other languages
English (en)
Inventor
Takashi Hiraoka
孝 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4271384A priority Critical patent/JPH06119193A/ja
Publication of JPH06119193A publication Critical patent/JPH06119193A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【目的】 データ誤りとなる要因が発生して記憶回路に
記憶されるデータに誤りが発生したとき、これを即座に
検出してデータ誤りの原因を早期に発見させ、これによ
ってシステムの信頼性を向上させる。 【構成】 記憶装置3の記憶回路10にデータを格納す
るとき、書込みデータ検査回路9によって前記データが
正しいかどうかをチェックし、また前記記憶回路10か
らデータを読み出すとき、読出しデータ検査回路11に
よって前記データが正しいかどうかをチェックし、これ
らのチェックによって前記データに誤りがあるとき、こ
れを通知する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、記憶装置にデータを格
納するとき、このデータが正しいかどうかをチェックし
た後、正しいデータのみを格納するようにしたデータ処
理システムに関する。
【0002】
【従来の技術】コンピュータを利用して各種のデータを
処理するデータ処理システムとして、従来、図2に示す
システムが知られている。
【0003】この図に示すデータ処理システムは、デー
タ処理装置101と、バス102と、記憶装置103と
を備えており、記憶装置103をデータ格納場所として
使用しつつ、データ処理装置101によって各種のデー
タ処理を行なう。
【0004】データ処理装置101は、前記バス102
を介して前記記憶装置103から出力されるデータを受
信する受信回路104と、この受信回路104によって
受信されたデータや新たに入力されたデータ等に対して
各種の処理を施すデータ処理部105と、このデータ処
理部105から出力される格納対象データに対してパリ
ティ符号やハミング符号等のような誤り訂正符号を付加
する符号化回路106と、この符号化回路106から出
力される誤り訂正符号が付加されたデータを取り込んで
これを前記バス102上に送出して前記記憶装置103
に供給する送信回路107とを備えている。
【0005】そして、プログラムされた内容に基づいて
各種のデータを処理し、このとき前記記憶装置103か
らのデータが必要であれば、受信回路104によって前
記バス102を介して前記記憶装置103にデータの送
信指令を出して必要なデータを受信し、またデータの格
納が必要であれば、符号化回路106によって格納対象
となるデータに誤り訂正符号を付加した後、送信回路1
07によって前記バス102上に送出して前記記憶装置
103に供給して記憶させる。
【0006】記憶装置103は、前記バス102を介し
て前記データ処理装置101から出力されるデータを受
信する受信回路108と、この受信回路108によって
受信されたデータを記憶する記憶回路109と、この記
憶回路109に記憶されているデータを読み出したと
き、このデータに付加されている誤り訂正符号を用いて
前記データに誤りがあるかどうかをチェックする読出し
データ検査回路110と、この読出しデータ検査回路1
10によって正しいと判定されたデータを取り込んでこ
れをバス102上に送出して前記データ処理装置101
に供給する送信回路111とを備えている。
【0007】そして、前記データ処理装置101から格
納対象となるデータが出力され、これがバス102上に
送出されたとき、受信回路108によってこれを取り込
んで記憶回路109に格納し、また前記データ処理装置
101からデータの読出し指令が出力されたとき、記憶
回路109に格納されているデータを読出すとともに、
読出しデータ検査回路110によって前記データが正し
いかどうかをチェックし、前記データに誤りがあれば、
これを通知し、また前記データに誤りがなければ、送信
回路111によって前記データをバス102上に送出し
て前記データ処理装置101に供給する。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た従来のデータ処理システムにおいては、記憶装置10
3にデータを書き込む場合、データ処理装置101によ
って書込み対象となるデータに対して誤り訂正符号を付
加した後、多くの回路や信号線を経由して記憶回路10
9に伝送して記憶させるため、これらの各回路や信号線
の誤動作や故障によって記憶回路109に記憶されるデ
ータが最初から誤っていることがある。
【0009】このような場合、記憶回路109からデー
タを読み出し、読出しデータ検査回路110によってこ
れを検査したとき、はじめてデータの誤りが発見される
ことになる。
【0010】このため、読み出し処理によってデータの
誤りが検出されたとき、実際に誤りが発生した時点に遡
って、誤りの現場を捉えることが必要になるため、記憶
回路109自体に問題があるのか、このデータの伝送経
路に誤りがあったのか分からないことが多かった。
【0011】本発明は上記の事情に鑑み、データ誤りと
なる要因が発生して記憶回路に記憶されるデータに誤り
が発生したとき、これを即座に検出してデータ誤りの原
因を早期に発見させることができ、これによってシステ
ムの信頼性を向上させることができるデータ処理システ
ムを提供することを目的としている。
【0012】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、データ処理装置から供給されるデータを
格納する記憶回路を備えた記憶装置において、前記記憶
回路にデータを格納する際にこのデータの正当性をチェ
ックする書込みデータ検査回路を備えたことを特徴す
る。
【0013】
【作用】上記構成によれば、記憶装置内の記憶回路にデ
ータを格納するとき、前記記憶装置内に設けられた書込
みデータ検査回路によって前記記憶回路に格納されるデ
ータが正しいかどうかが事前にチェックされる。
【0014】
【実施例】図1は本発明によるデータ処理システムの一
実施例を示すブロック図である。
【0015】この図に示すデータ処理システムは、デー
タ処理装置1と、バス2と、記憶装置3とを備えてお
り、記憶装置3をデータ格納場所として使用しつつ、デ
ータ処理装置1によって各種のデータ処理を行なう。そ
して、記憶装置3にデータを格納するときやこの記憶装
置3に格納されているデータを読み出すとき、これらの
データが正しいかどうかをチェックし、データに誤りが
あるときには、これを通知する。
【0016】データ処理装置1は、前記バス2を介して
前記記憶装置3から出力されるデータを受信する受信回
路4と、この受信回路4によって受信されたデータや新
たに入力されたデータ等に対して各種の処理を施すデー
タ処理部5と、このデータ処理部5から出力される格納
対象データに対してパリティ符号やハミング符号等のよ
うな誤り訂正符号を付加する符号化回路6と、この符号
化回路6から出力される誤り訂正符号が付加されたデー
タを取り込んでこれを前記バス2上に送出して前記記憶
装置3に供給する送信回路7とを備えている。
【0017】そして、プログラムされた内容に基づいて
各種のデータを処理し、このとき前記記憶装置3からの
データが必要であれば、受信回路4によって前記バス2
を介して前記記憶装置3にデータの送信指令を出して必
要なデータを受信し、またデータの格納が必要であれ
ば、符号化回路6によって格納対象となるデータに誤り
訂正符号を付加した後、送信回路7によって前記バス2
上に送出して前記記憶装置3に供給して記憶させる。
【0018】記憶装置3は、前記バス2を介して前記デ
ータ処理装置1から出力されるデータを受信する受信回
路8と、この受信回路8によって受信されたデータを取
り込むとともに、このデータに付加されている誤り訂正
符号を用いて前記データに誤りがあるかどうかをチェッ
クする書込みデータ検査回路9と、この書込みデータ検
査回路9によって正しいと判定されたデータを取り込ん
で記憶する記憶回路10と、この記憶回路10に記憶さ
れているデータを読み出したとき、このデータに付加さ
れている誤り訂正符号を用いて前記データに誤りがある
かどうかをチェックする読出しデータ検査回路11と、
この読出しデータ検査回路11によって正しいと判定さ
れたデータを取り込んでこれをバス2上に送出して前記
データ処理装置1に供給する送信回路12とを備えてい
る。
【0019】そして、前記データ処理装置1からバス2
上に格納対象となるデータが送出されたとき、受信回路
8によってこれを取り込むとともに、書込みデータ検査
回路9によって前記受信回路8で受信されたデータが正
しいかどうかをチェックし、このデータに誤りがあれ
ば、これを通知する。また、前記データが正しければ、
このデータを記憶回路10に格納する。そして、前記デ
ータ処理装置1からデータの読出し指令が出力されたと
き、記憶回路10に格納されているデータを読出すとと
もに、読出しデータ検査回路11によって前記データが
正しいかどうかをチェックし、前記データに誤りがあれ
ば、これを通知し、また前記データに誤りがなければ、
送信回路12によって前記データをバス2上に送出して
前記データ処理装置1に供給する。
【0020】このようにこの実施例においては、記憶装
置3の記憶回路10からデータを読み出すときのみなら
ず、前記記憶装置3の記憶回路10にデータを格納する
ときにも、データが正しいかどうかをチェックし、デー
タに誤りがあるときには、これを通知するようにしたの
で、データ誤りとなる要因が発生して記憶回路10に記
憶されるデータに誤りが発生したとき、これを即座に検
出してデータ誤りの原因を早期に発見させることがで
き、これによってシステムの信頼性を向上させることが
できる。
【0021】このとき、書込みデータ検査回路9によっ
てデータの誤りが検出されず、記憶回路10からデータ
読み出すとき、読出しデータ検査回路11によってデー
タの誤りが検出されると、記憶回路10に何らかのトラ
ブルが発生したと推定され、また書込みデータ検査回路
9によってデータの誤りが検出されれば、符号化回路6
から書込みデータ検査回路9までの伝送路等に何らかの
トラブルがあったと推定される。
【0022】
【発明の効果】以上説明したように本発明によれば、デ
ータ誤りとなる要因が発生して記憶回路に記憶されるデ
ータに誤りが発生したとき、これを即座に検出してデー
タ誤りの原因を早期に発見させることができ、これによ
ってシステムの信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明によるデータ処理システムの一実施例を
示すブロック図である。
【図2】従来から知られているデータ処理システムの一
例を示すブロック図である。
【符号の説明】
1 データ処理装置 2 バス 3 記憶装置 4 受信回路 5 データ処理部 6 符号化回路 7 送信回路 8 受信回路 9 書込みデータ検査回路 10 記憶回路 11 読出しデータ検査回路 12 送信回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 データ処理装置から供給されるデータを
    格納する記憶回路を備えた記憶装置において、 前記記憶回路にデータを格納する際にこのデータの正当
    性をチェックする書込みデータ検査回路を備えたことを
    特徴するデータ処理システム。
JP4271384A 1992-10-09 1992-10-09 データ処理システム Pending JPH06119193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4271384A JPH06119193A (ja) 1992-10-09 1992-10-09 データ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4271384A JPH06119193A (ja) 1992-10-09 1992-10-09 データ処理システム

Publications (1)

Publication Number Publication Date
JPH06119193A true JPH06119193A (ja) 1994-04-28

Family

ID=17499325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4271384A Pending JPH06119193A (ja) 1992-10-09 1992-10-09 データ処理システム

Country Status (1)

Country Link
JP (1) JPH06119193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217318A (ja) * 2005-02-04 2006-08-17 Nec Electronics Corp データ通信システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217318A (ja) * 2005-02-04 2006-08-17 Nec Electronics Corp データ通信システム

Similar Documents

Publication Publication Date Title
EP0141743B1 (en) Pipeline error correction
US8127205B2 (en) Error correction code generation method and memory control device
US6823476B2 (en) Mechanism to improve fault isolation and diagnosis in computers
JPS6151241A (ja) 制御記憶装置の誤り回復方式
US4231089A (en) Data processing system with apparatus for correcting microinstruction errors
US4811347A (en) Apparatus and method for monitoring memory accesses and detecting memory errors
US4924465A (en) Memory with function test of error detection/correction device
EP3882774A1 (en) Data processing device and data processing method
JPH0316655B2 (ja)
JPS6037934B2 (ja) 記憶装置の診断方式
JP2559531B2 (ja) 二重化システムのエラーチェック回路
JPS62125453A (ja) 記憶装置
JPH06110721A (ja) メモリ制御装置
JPS62226353A (ja) Ras回路付記憶装置
JPH0216658A (ja) 記憶装置
JPS63269233A (ja) 誤り検出・訂正回路
JPH05224968A (ja) データチェック方式
JPH0588992A (ja) メモリ制御方式
JPH01116747A (ja) キャッシュlsi
JPS6115460B2 (ja)
JPH05298201A (ja) 情報処理システムのシステムバスエラー処理方式
JPH0546487A (ja) フアイル盤誤実装検出装置
JPH01282657A (ja) 記憶装置
JPH064412A (ja) ローカルメモリ検査訂正回路
JPH0760391B2 (ja) 誤り訂正機構