JPH06120731A - マイクロ波発振器 - Google Patents
マイクロ波発振器Info
- Publication number
- JPH06120731A JPH06120731A JP4265686A JP26568692A JPH06120731A JP H06120731 A JPH06120731 A JP H06120731A JP 4265686 A JP4265686 A JP 4265686A JP 26568692 A JP26568692 A JP 26568692A JP H06120731 A JPH06120731 A JP H06120731A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- frequency
- fet
- voltage
- low frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000001629 suppression Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】ＦＥＴや２ＤＥＧＦＥＴを発振素子に用いたマ
イクロ波発振器の素子の低周波雑音を外部回路で抑圧す
ることによってマイクロ波帯搬送波近傍の位相雑音を低
減する。 【構成】ＦＥＴや２ＤＥＧＦＥＴの低周波雑音電流を、
ＦＥＴのドレインと定電圧電源の間に直列に挿入した抵
抗の電圧降下の変化として検出する。この検出電圧を演
算増幅器により増幅し、低域ろ波フィルタと直流電圧阻
止コンデンサを介してＦＥＴのゲートに直流バイアスと
共に印加する。直流電圧阻止コンデンサとゲートバイア
ス回路の抵抗により決まる周波数と低域ろ波フィルタの
しゃ断周波数の間の周波数ではＦＥＴに対し負帰還回路
となる様に演算増幅器の入力端子の極性を選ぶ。
イクロ波発振器の素子の低周波雑音を外部回路で抑圧す
ることによってマイクロ波帯搬送波近傍の位相雑音を低
減する。 【構成】ＦＥＴや２ＤＥＧＦＥＴの低周波雑音電流を、
ＦＥＴのドレインと定電圧電源の間に直列に挿入した抵
抗の電圧降下の変化として検出する。この検出電圧を演
算増幅器により増幅し、低域ろ波フィルタと直流電圧阻
止コンデンサを介してＦＥＴのゲートに直流バイアスと
共に印加する。直流電圧阻止コンデンサとゲートバイア
ス回路の抵抗により決まる周波数と低域ろ波フィルタの
しゃ断周波数の間の周波数ではＦＥＴに対し負帰還回路
となる様に演算増幅器の入力端子の極性を選ぶ。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波発振器に関
し、特に電界効果トランジスタ（ＦＥＴ）や二次元電子
ガス電界効果トランジスタ（２ＤＥＧ ＦＥＴ）を発振
素子に用いたマイクロ波発振器に関する。
し、特に電界効果トランジスタ（ＦＥＴ）や二次元電子
ガス電界効果トランジスタ（２ＤＥＧ ＦＥＴ）を発振
素子に用いたマイクロ波発振器に関する。
【０００２】
【従来の技術】従来の発振器には「通信用マイクロ波回
路」（昭和６０年６月１５日発行、電子通信学会編著、
第２４８〜２５０頁）に記載されているように外部ルー
プ帰還形、並列素子帰還形や直列素子帰還形と呼ばれる
ものがある。外部ループ帰還形発振器は図４に示すよう
に、ＦＥＴ１と、ＦＥＴ１に直流バイアス電圧，電流を
供給する定電圧電源１１および１２と、ＦＥＴ１のドレ
インとゲート間に結合容量４，５を介したマイクロ波遅
延線３と、マイクロ波共振器２とによる正帰還ループを
有していて、簡単に設計することができる。一方、並列
素子帰還形発振器や直列素子帰還形発振器は発振素子で
ある三端子素子と付加素子とを一体に設計したもので、
高周波化に伴う寄生リアクタンスを利用できる。
路」（昭和６０年６月１５日発行、電子通信学会編著、
第２４８〜２５０頁）に記載されているように外部ルー
プ帰還形、並列素子帰還形や直列素子帰還形と呼ばれる
ものがある。外部ループ帰還形発振器は図４に示すよう
に、ＦＥＴ１と、ＦＥＴ１に直流バイアス電圧，電流を
供給する定電圧電源１１および１２と、ＦＥＴ１のドレ
インとゲート間に結合容量４，５を介したマイクロ波遅
延線３と、マイクロ波共振器２とによる正帰還ループを
有していて、簡単に設計することができる。一方、並列
素子帰還形発振器や直列素子帰還形発振器は発振素子で
ある三端子素子と付加素子とを一体に設計したもので、
高周波化に伴う寄生リアクタンスを利用できる。
【０００３】図５はこれらマイクロ波発振器の搬送波近
傍の位相雑音を抑圧した位相同期発振器（ＰＬＯ）であ
って、前述のマイクロ波共振器に可変容量ダイオードを
装荷した電圧制御型発振器３０と、電力分配回路３１、
アナログ位相比較器３３、基準発振器３４、増幅器３
５，３６および低域ろ波器３７から成る位相同期回路
（ＰＬＬ）とで構成される。位相同期状態において、基
準発振器３４の位相雑音が十分に良い場合、電圧制御発
振器３０の搬送波近傍の位相雑音は、基準発振器３４の
信号の整数倍と位相比較した誤差電圧としてアナログ位
相比較器３３から出力され、増幅器３６を介し低域ろ波
器３７で積分されて、電圧制御型発振器３０の制御端子
から可変容量ダイオードへ印加される負帰還ループとな
る。このＰＬＬ回路は、電圧制御発振器３０の周波数変
調感度Ｋｖ（Ｈｚ／ｖ）、アナログ位相比較器３３の復
調感度Ｋｐ（Ｖ／ｒａｄ）、増幅器３６の利得Ａ（倍）
に対し決まる周波数 ｆL ＝Ｋｖ×Ｋｐ×Ａ より、搬送波近傍の位相雑音を抑圧するように動作す
る。
傍の位相雑音を抑圧した位相同期発振器（ＰＬＯ）であ
って、前述のマイクロ波共振器に可変容量ダイオードを
装荷した電圧制御型発振器３０と、電力分配回路３１、
アナログ位相比較器３３、基準発振器３４、増幅器３
５，３６および低域ろ波器３７から成る位相同期回路
（ＰＬＬ）とで構成される。位相同期状態において、基
準発振器３４の位相雑音が十分に良い場合、電圧制御発
振器３０の搬送波近傍の位相雑音は、基準発振器３４の
信号の整数倍と位相比較した誤差電圧としてアナログ位
相比較器３３から出力され、増幅器３６を介し低域ろ波
器３７で積分されて、電圧制御型発振器３０の制御端子
から可変容量ダイオードへ印加される負帰還ループとな
る。このＰＬＬ回路は、電圧制御発振器３０の周波数変
調感度Ｋｖ（Ｈｚ／ｖ）、アナログ位相比較器３３の復
調感度Ｋｐ（Ｖ／ｒａｄ）、増幅器３６の利得Ａ（倍）
に対し決まる周波数 ｆL ＝Ｋｖ×Ｋｐ×Ａ より、搬送波近傍の位相雑音を抑圧するように動作す
る。
【０００４】
【発明が解決しようとする課題】この従来のマイクロ波
発振器では搬送波近傍の位相雑音を抑圧するためにアナ
ログＰＬＬを用いると回路構成が複雑なうえに位相同期
発振器を周波数シンセサイザに用いることが困難であっ
た。
発振器では搬送波近傍の位相雑音を抑圧するためにアナ
ログＰＬＬを用いると回路構成が複雑なうえに位相同期
発振器を周波数シンセサイザに用いることが困難であっ
た。
【０００５】しかし、位相同期発振器を周波数シンセサ
イザに用いることが必要な場合に、ディジタル位相比較
器と可変周波数分周器とを用いたハイブリッドＰＬＯを
用いると現状入手しうる安価な位相比較器と分周器とが
いる限りそこで発生する雑音レベルが支配的でありＰＬ
Ｌによる位相雑音抑圧の効果はあまり期待できない。
イザに用いることが必要な場合に、ディジタル位相比較
器と可変周波数分周器とを用いたハイブリッドＰＬＯを
用いると現状入手しうる安価な位相比較器と分周器とが
いる限りそこで発生する雑音レベルが支配的でありＰＬ
Ｌによる位相雑音抑圧の効果はあまり期待できない。
【０００６】また図５に示すアナログＰＬＯを周波数シ
ンセサイザに用いようとすると、基準発振器３４を、他
の電圧制御発振器を用いたハイブリッドＰＬＯシンセサ
イザ、またはディジタルＰＬＯシンセサイザとすること
が必要となり、更に回路構成が複雑になるという欠点が
あった。
ンセサイザに用いようとすると、基準発振器３４を、他
の電圧制御発振器を用いたハイブリッドＰＬＯシンセサ
イザ、またはディジタルＰＬＯシンセサイザとすること
が必要となり、更に回路構成が複雑になるという欠点が
あった。
【０００７】
【課題を解決するための手段】本発明の目的は、簡単な
回路構成で搬送波近傍の位相雑音を抑圧するマイクロ波
発振器を提供することにある。
回路構成で搬送波近傍の位相雑音を抑圧するマイクロ波
発振器を提供することにある。
【０００８】本発明のマイクロ波発振器は発振素子のド
レインと定電圧電源の間に直列に抵抗を有し、その抵抗
で前記発振素子の低周波雑音を電圧低下として検出し、
検出電圧を演算増幅器が増幅し低域ろ波器と直流電圧阻
止の為のコンデンサを介してＦＥＴのゲートに印加す
る。
レインと定電圧電源の間に直列に抵抗を有し、その抵抗
で前記発振素子の低周波雑音を電圧低下として検出し、
検出電圧を演算増幅器が増幅し低域ろ波器と直流電圧阻
止の為のコンデンサを介してＦＥＴのゲートに印加す
る。
【０００９】
【作用】本回路はＦＥＴのドレイン電流の変化に対し演
算増幅器の入力端子の極性を負帰還となるように構成し
ている。すなわち、ＦＥＴの発生する低周波雑音（１／
ｆ雑音又はＦｌｉｃｋｅｒ雑音）をドレインに直列に挿
入した抵抗の電圧降下の変化として検出し、ゲートに負
帰還をかける。この構成によって、ドレインに発生する
低周波雑音（１／ｆ雑音又はＦｌｉｃｋｅｒ雑音）を抑
圧することができる。そして、そのＦＥＴを用いて構成
したマイクロ波発振器では、低周波雑音（例えばＦｌｉ
ｃｋｅｒ雑音）によってＦＭ変調された搬送波周波数近
傍（例えばＦｌｉｃｋｅｒ ＦＭ雑音領域）の位相雑音
を抑圧することができる。Ｆｌｉｃｋｅｒ雑音について
は例えば「ＤＩＧＩＴＡＬ ＰＬＬ ＦＲＥＱＵＥＮＣ
ＹＳＹＮＴＨＥＳＩＺＥＲＳ Ｔｈｅｏｒｙ ａｎｄ
Ｄｅｓｉｇｎ」（第７０〜７１頁、ＵＬＩＲＣＨ Ｌ．
ＲＯＨＤＥ著、Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ，Ｉｎ
ｃ．， Ｅｎｇｌｅｗｏｏｄ Ｃｌｉｆｆｓ出版、１９
８３年）に記載されている。
算増幅器の入力端子の極性を負帰還となるように構成し
ている。すなわち、ＦＥＴの発生する低周波雑音（１／
ｆ雑音又はＦｌｉｃｋｅｒ雑音）をドレインに直列に挿
入した抵抗の電圧降下の変化として検出し、ゲートに負
帰還をかける。この構成によって、ドレインに発生する
低周波雑音（１／ｆ雑音又はＦｌｉｃｋｅｒ雑音）を抑
圧することができる。そして、そのＦＥＴを用いて構成
したマイクロ波発振器では、低周波雑音（例えばＦｌｉ
ｃｋｅｒ雑音）によってＦＭ変調された搬送波周波数近
傍（例えばＦｌｉｃｋｅｒ ＦＭ雑音領域）の位相雑音
を抑圧することができる。Ｆｌｉｃｋｅｒ雑音について
は例えば「ＤＩＧＩＴＡＬ ＰＬＬ ＦＲＥＱＵＥＮＣ
ＹＳＹＮＴＨＥＳＩＺＥＲＳ Ｔｈｅｏｒｙ ａｎｄ
Ｄｅｓｉｇｎ」（第７０〜７１頁、ＵＬＩＲＣＨ Ｌ．
ＲＯＨＤＥ著、Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ，Ｉｎ
ｃ．， Ｅｎｇｌｅｗｏｏｄ Ｃｌｉｆｆｓ出版、１９
８３年）に記載されている。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。定電
圧電源１１および１２から直流バイアス電圧・電流を供
給されたＦＥＴ１のドレイン，ゲート間にマイクロ波共
振器２とマイクロ波遅延線３を設けて正帰還をかけるこ
とでマイクロ波発振器とすることは従来と同様である。
る。図１は本発明の一実施例のブロック図である。定電
圧電源１１および１２から直流バイアス電圧・電流を供
給されたＦＥＴ１のドレイン，ゲート間にマイクロ波共
振器２とマイクロ波遅延線３を設けて正帰還をかけるこ
とでマイクロ波発振器とすることは従来と同様である。
【００１１】一方、ＦＥＴ１のドレインに発生する低周
波雑音を抵抗１３の電圧降下の変化として検出し、演算
増幅器１４、低域ろ波器１５、直流電圧阻止コンデンサ
１６を介してゲートに印加される負帰還回路を設けてい
る。直流電圧阻止コンデンサとゲートバイアス回路の抵
抗により決まる周波数と低域ろ波フィルタのしゃ断周波
数の間の周波数ではＦＥＴに対し負帰還回路となるよう
演算増幅器の入力端子の極性を選ぶ。この負帰還回路に
より、ＦＥＴ１のドレインに発生する低周波雑音を抑圧
することができる。低周波雑音の発生を防ぐと、この低
周波雑音によってＦＭ変調されるマイクロ波帯での搬送
波周波数近傍のｆｌｉｃｋｅｒ ＦＭ雑音領域の位相雑
音を抑することができる。
波雑音を抵抗１３の電圧降下の変化として検出し、演算
増幅器１４、低域ろ波器１５、直流電圧阻止コンデンサ
１６を介してゲートに印加される負帰還回路を設けてい
る。直流電圧阻止コンデンサとゲートバイアス回路の抵
抗により決まる周波数と低域ろ波フィルタのしゃ断周波
数の間の周波数ではＦＥＴに対し負帰還回路となるよう
演算増幅器の入力端子の極性を選ぶ。この負帰還回路に
より、ＦＥＴ１のドレインに発生する低周波雑音を抑圧
することができる。低周波雑音の発生を防ぐと、この低
周波雑音によってＦＭ変調されるマイクロ波帯での搬送
波周波数近傍のｆｌｉｃｋｅｒ ＦＭ雑音領域の位相雑
音を抑することができる。
【００１２】図２は本発明の負帰還回路部分の一実施例
の回路図である。抵抗１８，１９，２０および２１と演
算増幅器１７とで構成される差動増幅部の非反転入力端
子は抵抗１３の電源１２側へ接続され、反転入力端子は
抵抗１３のＦＥＴ１側へそれぞれ接続される。抵抗２０
と２１にはそれぞれコンデンサ２２と２３が並列に接続
され低域ろ波回路を兼ねている。演算増幅器の出力電圧
はコンデンサ１６を介してＦＥＴのゲートに直流バイア
スと共に印加される。
の回路図である。抵抗１８，１９，２０および２１と演
算増幅器１７とで構成される差動増幅部の非反転入力端
子は抵抗１３の電源１２側へ接続され、反転入力端子は
抵抗１３のＦＥＴ１側へそれぞれ接続される。抵抗２０
と２１にはそれぞれコンデンサ２２と２３が並列に接続
され低域ろ波回路を兼ねている。演算増幅器の出力電圧
はコンデンサ１６を介してＦＥＴのゲートに直流バイア
スと共に印加される。
【００１３】この時ＦＥＴのマイクロ波発振状態での低
周波の相互コンダクタンスを式（１）とすると、端子２
５から演算増幅器１７、コンデンサ１６、端子２４、Ｆ
ＥＴ１そして端子２５へとの一順の回路の開ループの利
得は式（２）で表すことができる。
周波の相互コンダクタンスを式（１）とすると、端子２
５から演算増幅器１７、コンデンサ１６、端子２４、Ｆ
ＥＴ１そして端子２５へとの一順の回路の開ループの利
得は式（２）で表すことができる。
【００１４】
【００１５】
【００１６】この式（２）から、閉ループでのドレイン
雑音電流の圧縮度は式（３）となる。
雑音電流の圧縮度は式（３）となる。
【００１７】
【００１８】これらの式から明らかなように、Ｗ1 から
Ｗ2 の周波数領域で負帰還となり雑音は抑圧される。こ
こでＣｋはコンデンサｋの容量、Ｒl は抵抗ｌの抵抗値
とする。
Ｗ2 の周波数領域で負帰還となり雑音は抑圧される。こ
こでＣｋはコンデンサｋの容量、Ｒl は抵抗ｌの抵抗値
とする。
【００１９】図３は本発明の負帰還回路部分の他の実施
例の回路図である。この回路は抵抗１８，１９，２０お
よび２１と演算増幅器１７による差動増幅部の利得を大
きくとっても出力電圧が電源電圧に飽和しないように、
反転入力端子に直流阻止コンデンサ２６を挿入し、更に
直流的に非反転入力端子と同電位を与る抵抗２７を追加
している。この時抵抗２７の抵抗値は、本回路により雑
音を抑圧しようとする周波数の抵抗１８とコンデンサ２
６の直列インピーダンスの絶対値に比べ十分大きく、実
用上は１００倍以上に選ぶことが望ましい。
例の回路図である。この回路は抵抗１８，１９，２０お
よび２１と演算増幅器１７による差動増幅部の利得を大
きくとっても出力電圧が電源電圧に飽和しないように、
反転入力端子に直流阻止コンデンサ２６を挿入し、更に
直流的に非反転入力端子と同電位を与る抵抗２７を追加
している。この時抵抗２７の抵抗値は、本回路により雑
音を抑圧しようとする周波数の抵抗１８とコンデンサ２
６の直列インピーダンスの絶対値に比べ十分大きく、実
用上は１００倍以上に選ぶことが望ましい。
【００２０】図６は無発振状態における２ＤＥＧ ＦＥ
Ｔの低周波雑音の相対雑音レベルと周波数との関係を示
す図である。低周波雑音を抑圧しない従来技術と抑圧す
る本発明とをそれぞれ抑圧前と抑圧後と表示している。
Ｔの低周波雑音の相対雑音レベルと周波数との関係を示
す図である。低周波雑音を抑圧しない従来技術と抑圧す
る本発明とをそれぞれ抑圧前と抑圧後と表示している。
【００２１】図７は本発明の２ＤＥＧ ＦＥＴを用いた
１０ＧＨｚ帯誘電帯共振器付荷外部ループ帰還型発振器
において発振搬送波近傍の位相雑音を低減できることを
説明するための図である。図７から明らかなように低周
波雑音を抑圧することによって発振搬送波近傍の位相雑
音を低減できることがわかる。
１０ＧＨｚ帯誘電帯共振器付荷外部ループ帰還型発振器
において発振搬送波近傍の位相雑音を低減できることを
説明するための図である。図７から明らかなように低周
波雑音を抑圧することによって発振搬送波近傍の位相雑
音を低減できることがわかる。
【００２２】
【発明の効果】以上説明したように本発明のマイクロ波
発振器は、発振素子の低周波域の雑音（１／ｆ雑音、ｆ
ｌｉｃｋｅｒ雑音）を外部帰還回路により抑圧すること
で、その低周波域の雑音（１／ｆ雑音，ｆｌｉｃｋｅｒ
雑音）の大小により影響を受けるマイクロ波帯発振搬送
波近傍のｆｌｉｃｋｅｒ ＦＭ雑音領域の雑音を低減す
る効果がある。
発振器は、発振素子の低周波域の雑音（１／ｆ雑音、ｆ
ｌｉｃｋｅｒ雑音）を外部帰還回路により抑圧すること
で、その低周波域の雑音（１／ｆ雑音，ｆｌｉｃｋｅｒ
雑音）の大小により影響を受けるマイクロ波帯発振搬送
波近傍のｆｌｉｃｋｅｒ ＦＭ雑音領域の雑音を低減す
る効果がある。
【００２３】また本発明は従来の例で説明したアナログ
ＰＬＯによる位相雑音の抑圧と異りＰＬＯをシンセサイ
ザに用いることも簡単にできる。
ＰＬＯによる位相雑音の抑圧と異りＰＬＯをシンセサイ
ザに用いることも簡単にできる。
【図１】本発明の一実施例のブロック図
【図２】本発明の外部帰還回路の一実施例の回路図
【図３】本発明の外部帰還回路部の第２の実施例の回路
図
図
【図４】従来のマイクロ波発振器のブロック図
【図５】従来のアナログＰＬＯのブロック図
【図６】本発明による２ＤＥＧ ＦＥＴ低周波雑音抑圧
を説明するための図
を説明するための図
【図７】本発明による２ＤＥＧ ＦＥＴ誘電体共振器付
荷外部ループ帰還発振器の位相雑音抑圧を説明するため
の図
荷外部ループ帰還発振器の位相雑音抑圧を説明するため
の図
１ ＦＥＴ ２ マイクロ波共振器 ３ マイクロ波遅延線 ４，５，６ 結合コンデンサ ７ マイクロ波出力端子 ８，９ 高インピーダンス線路 １０，１３，１８，１９，２０，２１，２７ 抵抗 １１，１２ 低電圧電源 １４，１７ 演算増幅器 １５ 低域ろ波器 １６，２２，２３，２６ コンデンサ ２４ ゲートバイアス端子 ２５ ドレインバイアス端子
Claims (1)
- 【請求項１】 電界効果トランジスタあるいは２次元電
子ガス電界効果トランジスタを発振素子とするマイクロ
波発振器において、前記発振素子の低周波雑音電流を前
記発振素子のドレインと定電圧電源との間に直列に挿入
した抵抗の電圧降下の変化として検出し、該検出電圧を
演算増幅器により増幅し、低減ろ波フィルタと、直流電
圧阻止コンデンサーを介して前記発振素子のゲートに直
流バイアス電圧と共に印加し、前記発振素子の低周波雑
音を抑圧することを特徴とするマイクロ波発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265686A JPH06120731A (ja) | 1992-10-05 | 1992-10-05 | マイクロ波発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265686A JPH06120731A (ja) | 1992-10-05 | 1992-10-05 | マイクロ波発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120731A true JPH06120731A (ja) | 1994-04-28 |
Family
ID=17420599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4265686A Pending JPH06120731A (ja) | 1992-10-05 | 1992-10-05 | マイクロ波発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120731A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4916310B2 (ja) * | 2003-08-06 | 2012-04-11 | シナジー マイクロウェーブ コーポレーション | 周波数選択性を有し低位相ノイズかつ低熱ドリフトの発振器 |
| JP4939228B2 (ja) * | 2003-12-09 | 2012-05-23 | シナジー マイクロウェーブ コーポレーション | 熱ドリフトがユーザ指定可能な電圧制御発振器 |
| JP2015103921A (ja) * | 2013-11-22 | 2015-06-04 | 東京計器株式会社 | 自励発振装置及びゲート電圧制御方法 |
| WO2016108306A1 (ko) * | 2014-12-30 | 2016-07-07 | 울산과학기술원 | 전자기파 발진기, 플라즈마파 전력 추출기 및 전자기파 검출기 |
| CN117805437A (zh) * | 2024-02-29 | 2024-04-02 | 华中科技大学 | 一种交直混合降低读出电路1/f噪声的静电加速度计 |
-
1992
- 1992-10-05 JP JP4265686A patent/JPH06120731A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4916310B2 (ja) * | 2003-08-06 | 2012-04-11 | シナジー マイクロウェーブ コーポレーション | 周波数選択性を有し低位相ノイズかつ低熱ドリフトの発振器 |
| JP4939228B2 (ja) * | 2003-12-09 | 2012-05-23 | シナジー マイクロウェーブ コーポレーション | 熱ドリフトがユーザ指定可能な電圧制御発振器 |
| JP2015103921A (ja) * | 2013-11-22 | 2015-06-04 | 東京計器株式会社 | 自励発振装置及びゲート電圧制御方法 |
| WO2016108306A1 (ko) * | 2014-12-30 | 2016-07-07 | 울산과학기술원 | 전자기파 발진기, 플라즈마파 전력 추출기 및 전자기파 검출기 |
| US10161804B2 (en) | 2014-12-30 | 2018-12-25 | Unist (Ulsan National Institute Of Science And Technology) | Electromagnetic wave oscillator, plasma wave power extractor and electromagnetic wave detector |
| CN117805437A (zh) * | 2024-02-29 | 2024-04-02 | 华中科技大学 | 一种交直混合降低读出电路1/f噪声的静电加速度计 |
| CN117805437B (zh) * | 2024-02-29 | 2024-05-28 | 华中科技大学 | 一种交直混合降低读出电路1/f噪声的静电加速度计 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538498B2 (en) | Gm-C tuning circuit with filter configuration | |
| JPH04119705A (ja) | 電圧制御発振器 | |
| US6927640B2 (en) | Apparatus and method for reducing phase noise in oscillator circuits | |
| JP2003078348A (ja) | 電圧制御発振器及びそれを用いた通信装置 | |
| JP5800985B2 (ja) | 低ノイズ発振器 | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| JPH08274631A (ja) | 位相ロック・ループ回路 | |
| US6091309A (en) | Tunable low noise oscillator using delay lines and ring mode trap filter | |
| JPH06120731A (ja) | マイクロ波発振器 | |
| KR101073822B1 (ko) | 위상 고정 루프 필터 | |
| US6842081B2 (en) | Dual frequency voltage controlled oscillator circuit | |
| Ayranci et al. | Enhancement of VCO linearity and phase noise by implementing frequency locked loop | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| US6987423B2 (en) | Two port voltage controlled oscillator for use in wireless personal area network synthesizers | |
| US7990227B2 (en) | Phased-locked loop (PLL) synthesizer-synthesizer with improved voltage-controlled oscillator (VCO) pre-tuning | |
| US7271672B2 (en) | Voltage controlled LC tank oscillator | |
| JPH11503889A (ja) | 高品質発振器装置にて負ｆｍフィードバックを使用する装置及び方法 | |
| KR100233965B1 (ko) | 수신기 | |
| US6985045B2 (en) | Gain control circuits for voltage controlled oscillators | |
| JP2000332602A (ja) | Ｐｌｌ回路 | |
| JP2897661B2 (ja) | 電圧制御型ｓａｗ発振器 | |
| JPH0368203A (ja) | 圧電振動子による電圧制御発振回路 | |
| JPH06291647A (ja) | 位相制御発振器 | |
| JP4432224B2 (ja) | 発振器および通信装置 | |
| JP3365965B2 (ja) | Ｆｍ変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001003 |