JPH06120732A - Oscillator circuit - Google Patents
Oscillator circuitInfo
- Publication number
- JPH06120732A JPH06120732A JP4267081A JP26708192A JPH06120732A JP H06120732 A JPH06120732 A JP H06120732A JP 4267081 A JP4267081 A JP 4267081A JP 26708192 A JP26708192 A JP 26708192A JP H06120732 A JPH06120732 A JP H06120732A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- cmos inverter
- channel transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 低消費電力で発振の立ち上がりの速い発振回
路を提供する。
【構成】 発振が立ち上がるまでは、ＶDD側のスイッチ
としてのトランジスタ９、ＶSS側のスイッチとしてのト
ランジスタ１０がオンし、ＶDD側貫通電流削減用抵抗１
２及びＶSS側貫通電流削減用抵抗１３を介さずに、電源
電圧をそのままＰチャネル・トランジスタ７とＮチャネ
ル・トランジスタ８とで構成されたＣＭＯＳインバータ
に加えることでＣＭＯＳインバータを１００％の能力で
駆動し、コンパレータ１１により発振を判断し、発振が
立ち上がったらトランジスタ９，１０をオフし、抵抗１
２，１３を介して前記ＣＭＯＳインバータに電源を供給
することでドライブ能力を落として駆動する。
(57) [Abstract] [Purpose] To provide an oscillator circuit with low power consumption and quick oscillation. [Configuration] Until oscillation starts, a transistor 9 as a switch on the V DD side and a transistor 10 as a switch on the V SS side are turned on, and a through current reducing resistor 1 on the V DD side is turned on.
2 and V SS side through-current reducing resistor 13, without adding the power supply voltage to the CMOS inverter composed of the P-channel transistor 7 and the N-channel transistor 8, the CMOS inverter is 100% capable. It is driven, the oscillation is judged by the comparator 11, and when the oscillation rises, the transistors 9 and 10 are turned off and the resistance 1
By supplying power to the CMOS inverter via 2 and 13, the drive performance is reduced and driving is performed.
Description
【０００１】[0001]
【産業上の利用分野】本発明は低消費電力でなおかつ発
振の立ち上がりの速い発振回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillating circuit which consumes less power and has a fast oscillation.
【０００２】[0002]
【従来の技術】近年、種々の電子機器で低消費電力が望
まれ、そのなかでクロックの発振元としての発振回路の
低消費電力化ということも要望されている。2. Description of the Related Art In recent years, low power consumption is desired in various electronic devices, and among them, low power consumption of an oscillation circuit as an oscillation source of a clock is also desired.
【０００３】以下に従来の発振回路について説明する。
図２は従来のＣＭＯＳ発振回路の構成図である。図２に
おいて、１はＰチャネル・トランジスタである。２はＮ
チャネル・トランジスタで、３は帰還抵抗、４は水晶発
振子である。５はソース側コンデンサで、６はゲート側
コンデンサである。A conventional oscillator circuit will be described below.
FIG. 2 is a block diagram of a conventional CMOS oscillator circuit. In FIG. 2, reference numeral 1 is a P-channel transistor. 2 is N
A channel transistor, 3 is a feedback resistor, and 4 is a crystal oscillator. Reference numeral 5 is a source side capacitor, and 6 is a gate side capacitor.
【０００４】この発振回路において、まず、Ｐチャネル
・トランジスタ１とＮチャネル・トランジスタ２におい
てＣＭＯＳインバータを構成している。このトランジス
タ１，２で構成されたＣＭＯＳインバータは、アンプと
して動作し、ＣＭＯＳインバータの出力を帰還抵抗３と
水晶発振子４を介して入力に帰還することにより発振す
る。発振周波数は水晶発振子４により決定され、ソース
側コンデンサ５及びゲート側コンデンサ６は、トランジ
スタ１，２で構成されたＣＭＯＳインバータの入力側と
出力側の電位を決定するためのものである。In this oscillator circuit, the P-channel transistor 1 and the N-channel transistor 2 form a CMOS inverter. The CMOS inverter composed of the transistors 1 and 2 operates as an amplifier and oscillates by feeding back the output of the CMOS inverter to the input via the feedback resistor 3 and the crystal oscillator 4. The oscillation frequency is determined by the crystal oscillator 4, and the source-side capacitor 5 and the gate-side capacitor 6 are for determining the potentials on the input side and the output side of the CMOS inverter configured by the transistors 1 and 2.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら前記の従
来の構成では、低消費電力化するためにはＣＭＯＳイン
バータのトランジスタ・サイズを小さくするなどするた
めＣＭＯＳインバータの増幅率が小さくなり発振の立ち
上がりが遅いという課題を有していた。However, in the above-mentioned conventional configuration, the transistor size of the CMOS inverter is reduced in order to reduce the power consumption, so that the amplification factor of the CMOS inverter is reduced and the oscillation rises slowly. Had a problem.
【０００６】本発明は前記従来の課題を解決するもの
で、低消費電力で発振の立ち上がりの速い発振回路を提
供することを目的とする。The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide an oscillating circuit which consumes less power and has a fast oscillation start.
【０００７】[0007]
【課題を解決するための手段】前記目的を達成するため
に本発明の発振回路は、以下のような構成を有してい
る。すなわち、Ｐチャネル・トランジスタとＮチャネル
・トランジスタとで構成されたＣＭＯＳインバータと、
ＣＭＯＳインバータと電源の間に挿入した抵抗と、発振
が成長したことを判断するコンパレータとを備え、発振
が成長したらオフするトランジスタを前記ＣＭＯＳイン
バータと前記電源間に挿入した抵抗とを並列に接続した
ことを特徴とする。In order to achieve the above object, the oscillator circuit of the present invention has the following configuration. That is, a CMOS inverter composed of a P-channel transistor and an N-channel transistor,
A resistor inserted between the CMOS inverter and the power supply and a comparator for determining that the oscillation has grown are provided, and a transistor that is turned off when the oscillation grows is connected in parallel with the resistor inserted between the CMOS inverter and the power supply. It is characterized by
【０００８】[0008]
【作用】前記構成によって、発振の立ち上がりは電源電
圧がそのままＣＭＯＳインバータに加わるようにし、Ｃ
ＭＯＳインバータのドライブ能力をすべて使い、発振が
立ち上がったらＣＭＯＳインバータと電源の間に抵抗を
挿入することにより、貫通電流を減らすと共にＣＭＯＳ
インバータにかかる電圧を落とすことにより低消費電力
が実現できる。With the above structure, the power supply voltage is applied as it is to the CMOS inverter at the rise of oscillation, and C
By using all of the drive capacity of the MOS inverter and inserting a resistor between the CMOS inverter and the power supply when oscillation starts, the shoot-through current is reduced and the CMOS
Low power consumption can be realized by reducing the voltage applied to the inverter.
【０００９】[0009]
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１０】図１は本発明の一実施例における発振回路
の構成図である。図１において、７はＰチャネル・トラ
ンジスタ、８はＮチャネル・トランジスタ、９はＶDD側
のスイッチとしてのトランジスタ、１０はＶSS側のスイ
ッチとしてのトランジスタ、１１はコンパレータ、１２
はＶDD側貫通電流低減用抵抗、１３はＶSS側貫通電流低
減用抵抗、１４は帰還抵抗、１５は水晶発振子、１６は
ゲート側コンデンサ、１７はソース側コンデンサであ
る。FIG. 1 is a block diagram of an oscillator circuit according to an embodiment of the present invention. In FIG. 1, 7 is a P-channel transistor, 8 is an N-channel transistor, 9 is a transistor as a switch on the V DD side, 10 is a transistor as a switch on the V SS side, 11 is a comparator, 12
Is a V DD side through current reducing resistor, 13 is a V SS side through current reducing resistor, 14 is a feedback resistor, 15 is a crystal oscillator, 16 is a gate side capacitor, and 17 is a source side capacitor.
【００１１】まず、Ｐチャネル・トランジスタ７とＮチ
ャネル・トランジスタ８とはＣＭＯＳインバータを構成
しており、アンプとしての機能を果たすが、ＶDD側のス
イッチとしてのトランジスタ９とＶSS側のスイッチとし
てのトランジスタ１０がオン状態であれば、トランジス
タ９，１０に並列に入っているＶDD側貫通電流低減用抵
抗１２とＶSS側貫通電流低減用抵抗１３はその抵抗分が
関係なくなり、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータには（ＶDD−ＶSS）の電源がそのままかか
る。このことにより、トランジスタ７，８で構成された
ＣＭＯＳインバータのドライブ能力は１００％でドライ
ブされ、発振が行われる。この状態で発振が開始され、
発振が成長すると、コンパレータ１１により発振がＶDD
／２になると、ＶDD側のスイッチとしてのトランジスタ
９とＶSS側のスイッチとしてのトランジスタ１０のゲー
トに０Ｖを出力し、トランジスタ９，１０がオフ状態と
なる。このことにより、トランジスタ７，８で構成され
たＣＭＯＳインバータにかかる電圧はＶDD側貫通電流低
減用抵抗１２とＶSS側貫通電流低減用抵抗１３を介した
値となり、貫通電流を含めた消費電流が削減される。こ
のことにより、発振の立ち上がりはトランジスタ７，８
で構成されたＣＭＯＳインバータのドライブ能力の１０
０％を使い立ち上がりを速め、発振が立ち上がったらＶ
DD側貫通電流低減用抵抗１２とＶSS側貫通電流低減用抵
抗１３により、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータの能力を落とすことによって低消費電力を
実現できる。帰還抵抗１４と水晶発振子１５は、帰還抵
抗１４と水晶発振子１５を介してトランジスタ７，８で
構成されたＣＭＯＳインバータの出力を入力に帰還する
ことにより発振する。発振周波数は水晶発振子１５によ
り決定され、ゲート側コンデンサ１６及びソース側コン
デンサ１７は、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータの入力側と出力側の電位を決定するための
ものである。First, the P-channel transistor 7 and the N-channel transistor 8 form a CMOS inverter and function as an amplifier, but as a switch 9 on the VDD side and a switch 9 on the V SS side. If the transistor 10 is turned on, the resistances of the V DD side through current reducing resistor 12 and the V SS side through current reducing resistor 13, which are in parallel with the transistors 9 and 10, become irrelevant, and the transistors 7 and CMO composed of 8
The power of (V DD −V SS ) is directly applied to the S inverter. As a result, the CMOS inverter composed of the transistors 7 and 8 is driven at 100% drive capability and oscillates. Oscillation starts in this state,
When the oscillation grows, the oscillation becomes V DD by the comparator 11.
When it becomes / 2, 0 V is output to the gates of the transistor 9 as a switch on the V DD side and the transistor 10 as a switch on the V SS side, and the transistors 9 and 10 are turned off. As a result, the voltage applied to the CMOS inverter composed of the transistors 7 and 8 becomes a value through the V DD side through current reducing resistor 12 and the V SS side through current reducing resistor 13, and the consumption current including the through current is reduced. Is reduced. As a result, the rise of the oscillation is caused by the transistors 7 and 8
10 of the drive capacity of the CMOS inverter composed of
Use 0% to speed up the start-up, and when oscillation starts, V
A CMO formed by transistors 7 and 8 by a DD side through current reducing resistor 12 and a V SS side through current reducing resistor 13.
Low power consumption can be realized by reducing the capacity of the S inverter. The feedback resistor 14 and the crystal oscillator 15 oscillate by feeding back the output of the CMOS inverter composed of the transistors 7 and 8 to the input via the feedback resistor 14 and the crystal oscillator 15. The oscillation frequency is determined by the crystal oscillator 15, and the gate-side capacitor 16 and the source-side capacitor 17 are CMOs formed by the transistors 7 and 8.
This is for determining the input side and output side potentials of the S inverter.
【００１２】[0012]
【発明の効果】以上のように本発明は、発振が立ち上が
ったことを判断するコンパレータと貫通電流削減用抵抗
と、発振が立ち上がるまでは貫通電流削減用抵抗を介さ
ずに電源をＰチャネル・トランジスタとＮチャネル・ト
ランジスタで構成されたＣＭＯＳインバータに供給し、
発振が立ち上がったら貫通電流削減用抵抗を介して電源
を供給するようにするためのスイッチとしてのトランジ
スタを設けることにより発振の立ち上がりはＰチャネル
・トランジスタとＮチャネル・トランジスタとで構成さ
れたＣＭＯＳインバータの能力を１００％使い発振さ
せ、発振が立ち上がったら、貫通電流削減用抵抗を介し
てＰチャネル・トランジスタとＮチャネル・トランジス
タとで構成されたＣＭＯＳインバータのドライブ能力を
落とすことにより低消費電力を実現できるため、低消費
電力で発振の立ち上がりの速い優れた発振回路を実現で
きるものである。As described above, according to the present invention, the power supply is a P-channel transistor without a through current reducing resistor and a comparator for determining that the oscillation has risen, and a through current reducing resistor until the oscillation rises. And a CMOS inverter composed of N-channel transistors,
By providing a transistor as a switch for supplying power through a resistor for reducing a through current when the oscillation starts, the rise of the oscillation is controlled by a CMOS inverter composed of a P-channel transistor and an N-channel transistor. Oscillation is performed by using 100% of the capacity, and when the oscillation is started, low power consumption can be realized by reducing the drive capacity of the CMOS inverter composed of the P-channel transistor and the N-channel transistor through the resistor for reducing the through current. Therefore, it is possible to realize an excellent oscillator circuit with low power consumption and quick oscillation.
【図１】本発明の一実施例における発振回路の構成図FIG. 1 is a configuration diagram of an oscillator circuit according to an embodiment of the present invention.
【図２】従来の発振回路の構成図FIG. 2 is a configuration diagram of a conventional oscillator circuit.
１ Ｐチャネル・トランジスタ ２ Ｎチャネル・トランジスタ ３ 帰還抵抗 ４ 水晶発振子 ５ ソース側コンデンサ ６ ゲート側コンデンサ ７ Ｐチャネル・トランジスタ ８ Ｎチャネル・トランジスタ ９ ＶDD側のスイッチとしてのトランジスタ １０ ＶSS側のスイッチとしてのトランジスタ １１ コンパレータ １２ ＶDD側貫通電流低減用抵抗 １３ ＶSS側貫通電流低減用抵抗 １４ 帰還抵抗 １５ 水晶発振子 １６ ゲート側コンデンサ １７ ソース側コンデンサ1 P-channel transistor 2 N-channel transistor 3 Feedback resistor 4 Crystal oscillator 5 Source-side capacitor 6 Gate-side capacitor 7 P-channel transistor 8 N-channel transistor 9 V DD side transistor 10 V SS side switch 11 Comparator 12 V DD side through current reduction resistor 13 V SS side through current reduction resistor 14 Feedback resistor 15 Crystal oscillator 16 Gate side capacitor 17 Source side capacitor
Claims (1)
トランジスタとで構成されたＣＭＯＳインバータと、Ｃ
ＭＯＳインバータと電源との間に挿入した抵抗と、発振
が成長したことを判断するコンパレータとを備え、発振
が成長したときにオフするトランジスタを、前記ＣＭＯ
Ｓインバータと前記電源との間に、抵抗と並列に接続し
たことを特徴とする発振回路。1. A P-channel transistor and an N-channel transistor
A CMOS inverter composed of a transistor and C
A transistor which is provided between the MOS inverter and the power supply and a comparator which determines that the oscillation has grown, and which turns off when the oscillation grows is the CMO.
An oscillating circuit comprising a resistor connected in parallel between the S inverter and the power source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267081A JPH06120732A (en) | 1992-10-06 | 1992-10-06 | Oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267081A JPH06120732A (en) | 1992-10-06 | 1992-10-06 | Oscillator circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120732A true JPH06120732A (en) | 1994-04-28 |
Family
ID=17439773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4267081A Pending JPH06120732A (en) | 1992-10-06 | 1992-10-06 | Oscillator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120732A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044086A1 (en) * | 1999-01-20 | 2000-07-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator starting method |
| JP2008507894A (en) * | 2004-07-21 | 2008-03-13 | ソニー エリクソン モバイル コミュニケーションズ， エービー | Method and apparatus for reducing VCXO startup time |
| US8044731B2 (en) | 2009-01-28 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Oscillator circuit |
-
1992
- 1992-10-06 JP JP4267081A patent/JPH06120732A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044086A1 (en) * | 1999-01-20 | 2000-07-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator starting method |
| US6300844B1 (en) | 1999-01-20 | 2001-10-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator starting method |
| JP2008507894A (en) * | 2004-07-21 | 2008-03-13 | ソニー エリクソン モバイル コミュニケーションズ， エービー | Method and apparatus for reducing VCXO startup time |
| US8044731B2 (en) | 2009-01-28 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Oscillator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042299B2 (en) | Crystal oscillation circuit | |
| JPH10135789A (en) | Oscillation circuit | |
| JP3201339B2 (en) | Oscillation circuit | |
| US4255723A (en) | Amplitude control inverter circuit for electronic device | |
| JPH01161906A (en) | Oscillation circuit | |
| JP2001274627A (en) | Quartz oscillator | |
| JP4455734B2 (en) | Oscillator circuit | |
| JPH0983344A (en) | Inverter circuit | |
| JPH0653741A (en) | Oscillation circuit | |
| JP2840912B2 (en) | Semiconductor integrated circuit | |
| JPH02122705A (en) | Low power consumption type cmos crystal oscillation circuit | |
| JP3612929B2 (en) | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH | |
| JP3843720B2 (en) | Constant voltage output device | |
| JP2004023195A (en) | Oscillation circuit | |
| JP3255581B2 (en) | Oscillator circuit | |
| JP3130357B2 (en) | Inverting type switching regulator control IC | |
| JP3543524B2 (en) | Oscillator circuit, electronic circuit using the same, semiconductor device using the same, portable electronic device and watch | |
| JP3485314B2 (en) | Discharge control circuit | |
| JPS62225006A (en) | oscillation circuit | |
| JP3665560B2 (en) | Semiconductor integrated circuit | |
| JPH0818339A (en) | Crystal oscillator circuit | |
| JP2000286638A (en) | Oscillation buffer device | |
| JPH1028044A (en) | Level shifting circuit | |
| JPS62225004A (en) | oscillation circuit | |
| JP2000101351A (en) | Piezoelectric oscillator |