JPH06120732A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH06120732A JPH06120732A JP4267081A JP26708192A JPH06120732A JP H06120732 A JPH06120732 A JP H06120732A JP 4267081 A JP4267081 A JP 4267081A JP 26708192 A JP26708192 A JP 26708192A JP H06120732 A JPH06120732 A JP H06120732A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- cmos inverter
- channel transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 低消費電力で発振の立ち上がりの速い発振回
路を提供する。 【構成】 発振が立ち上がるまでは、ＶDD側のスイッチ
としてのトランジスタ９、ＶSS側のスイッチとしてのト
ランジスタ１０がオンし、ＶDD側貫通電流削減用抵抗１
２及びＶSS側貫通電流削減用抵抗１３を介さずに、電源
電圧をそのままＰチャネル・トランジスタ７とＮチャネ
ル・トランジスタ８とで構成されたＣＭＯＳインバータ
に加えることでＣＭＯＳインバータを１００％の能力で
駆動し、コンパレータ１１により発振を判断し、発振が
立ち上がったらトランジスタ９，１０をオフし、抵抗１
２，１３を介して前記ＣＭＯＳインバータに電源を供給
することでドライブ能力を落として駆動する。
路を提供する。 【構成】 発振が立ち上がるまでは、ＶDD側のスイッチ
としてのトランジスタ９、ＶSS側のスイッチとしてのト
ランジスタ１０がオンし、ＶDD側貫通電流削減用抵抗１
２及びＶSS側貫通電流削減用抵抗１３を介さずに、電源
電圧をそのままＰチャネル・トランジスタ７とＮチャネ
ル・トランジスタ８とで構成されたＣＭＯＳインバータ
に加えることでＣＭＯＳインバータを１００％の能力で
駆動し、コンパレータ１１により発振を判断し、発振が
立ち上がったらトランジスタ９，１０をオフし、抵抗１
２，１３を介して前記ＣＭＯＳインバータに電源を供給
することでドライブ能力を落として駆動する。
Description
【０００１】
【産業上の利用分野】本発明は低消費電力でなおかつ発
振の立ち上がりの速い発振回路に関するものである。
振の立ち上がりの速い発振回路に関するものである。
【０００２】
【従来の技術】近年、種々の電子機器で低消費電力が望
まれ、そのなかでクロックの発振元としての発振回路の
低消費電力化ということも要望されている。
まれ、そのなかでクロックの発振元としての発振回路の
低消費電力化ということも要望されている。
【０００３】以下に従来の発振回路について説明する。
図２は従来のＣＭＯＳ発振回路の構成図である。図２に
おいて、１はＰチャネル・トランジスタである。２はＮ
チャネル・トランジスタで、３は帰還抵抗、４は水晶発
振子である。５はソース側コンデンサで、６はゲート側
コンデンサである。
図２は従来のＣＭＯＳ発振回路の構成図である。図２に
おいて、１はＰチャネル・トランジスタである。２はＮ
チャネル・トランジスタで、３は帰還抵抗、４は水晶発
振子である。５はソース側コンデンサで、６はゲート側
コンデンサである。
【０００４】この発振回路において、まず、Ｐチャネル
・トランジスタ１とＮチャネル・トランジスタ２におい
てＣＭＯＳインバータを構成している。このトランジス
タ１，２で構成されたＣＭＯＳインバータは、アンプと
して動作し、ＣＭＯＳインバータの出力を帰還抵抗３と
水晶発振子４を介して入力に帰還することにより発振す
る。発振周波数は水晶発振子４により決定され、ソース
側コンデンサ５及びゲート側コンデンサ６は、トランジ
スタ１，２で構成されたＣＭＯＳインバータの入力側と
出力側の電位を決定するためのものである。
・トランジスタ１とＮチャネル・トランジスタ２におい
てＣＭＯＳインバータを構成している。このトランジス
タ１，２で構成されたＣＭＯＳインバータは、アンプと
して動作し、ＣＭＯＳインバータの出力を帰還抵抗３と
水晶発振子４を介して入力に帰還することにより発振す
る。発振周波数は水晶発振子４により決定され、ソース
側コンデンサ５及びゲート側コンデンサ６は、トランジ
スタ１，２で構成されたＣＭＯＳインバータの入力側と
出力側の電位を決定するためのものである。
【０００５】
【発明が解決しようとする課題】しかしながら前記の従
来の構成では、低消費電力化するためにはＣＭＯＳイン
バータのトランジスタ・サイズを小さくするなどするた
めＣＭＯＳインバータの増幅率が小さくなり発振の立ち
上がりが遅いという課題を有していた。
来の構成では、低消費電力化するためにはＣＭＯＳイン
バータのトランジスタ・サイズを小さくするなどするた
めＣＭＯＳインバータの増幅率が小さくなり発振の立ち
上がりが遅いという課題を有していた。
【０００６】本発明は前記従来の課題を解決するもの
で、低消費電力で発振の立ち上がりの速い発振回路を提
供することを目的とする。
で、低消費電力で発振の立ち上がりの速い発振回路を提
供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に本発明の発振回路は、以下のような構成を有してい
る。すなわち、Ｐチャネル・トランジスタとＮチャネル
・トランジスタとで構成されたＣＭＯＳインバータと、
ＣＭＯＳインバータと電源の間に挿入した抵抗と、発振
が成長したことを判断するコンパレータとを備え、発振
が成長したらオフするトランジスタを前記ＣＭＯＳイン
バータと前記電源間に挿入した抵抗とを並列に接続した
ことを特徴とする。
に本発明の発振回路は、以下のような構成を有してい
る。すなわち、Ｐチャネル・トランジスタとＮチャネル
・トランジスタとで構成されたＣＭＯＳインバータと、
ＣＭＯＳインバータと電源の間に挿入した抵抗と、発振
が成長したことを判断するコンパレータとを備え、発振
が成長したらオフするトランジスタを前記ＣＭＯＳイン
バータと前記電源間に挿入した抵抗とを並列に接続した
ことを特徴とする。
【０００８】
【作用】前記構成によって、発振の立ち上がりは電源電
圧がそのままＣＭＯＳインバータに加わるようにし、Ｃ
ＭＯＳインバータのドライブ能力をすべて使い、発振が
立ち上がったらＣＭＯＳインバータと電源の間に抵抗を
挿入することにより、貫通電流を減らすと共にＣＭＯＳ
インバータにかかる電圧を落とすことにより低消費電力
が実現できる。
圧がそのままＣＭＯＳインバータに加わるようにし、Ｃ
ＭＯＳインバータのドライブ能力をすべて使い、発振が
立ち上がったらＣＭＯＳインバータと電源の間に抵抗を
挿入することにより、貫通電流を減らすと共にＣＭＯＳ
インバータにかかる電圧を落とすことにより低消費電力
が実現できる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の一実施例における発振回路
の構成図である。図１において、７はＰチャネル・トラ
ンジスタ、８はＮチャネル・トランジスタ、９はＶDD側
のスイッチとしてのトランジスタ、１０はＶSS側のスイ
ッチとしてのトランジスタ、１１はコンパレータ、１２
はＶDD側貫通電流低減用抵抗、１３はＶSS側貫通電流低
減用抵抗、１４は帰還抵抗、１５は水晶発振子、１６は
ゲート側コンデンサ、１７はソース側コンデンサであ
る。
の構成図である。図１において、７はＰチャネル・トラ
ンジスタ、８はＮチャネル・トランジスタ、９はＶDD側
のスイッチとしてのトランジスタ、１０はＶSS側のスイ
ッチとしてのトランジスタ、１１はコンパレータ、１２
はＶDD側貫通電流低減用抵抗、１３はＶSS側貫通電流低
減用抵抗、１４は帰還抵抗、１５は水晶発振子、１６は
ゲート側コンデンサ、１７はソース側コンデンサであ
る。
【００１１】まず、Ｐチャネル・トランジスタ７とＮチ
ャネル・トランジスタ８とはＣＭＯＳインバータを構成
しており、アンプとしての機能を果たすが、ＶDD側のス
イッチとしてのトランジスタ９とＶSS側のスイッチとし
てのトランジスタ１０がオン状態であれば、トランジス
タ９，１０に並列に入っているＶDD側貫通電流低減用抵
抗１２とＶSS側貫通電流低減用抵抗１３はその抵抗分が
関係なくなり、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータには（ＶDD−ＶSS）の電源がそのままかか
る。このことにより、トランジスタ７，８で構成された
ＣＭＯＳインバータのドライブ能力は１００％でドライ
ブされ、発振が行われる。この状態で発振が開始され、
発振が成長すると、コンパレータ１１により発振がＶDD
／２になると、ＶDD側のスイッチとしてのトランジスタ
９とＶSS側のスイッチとしてのトランジスタ１０のゲー
トに０Ｖを出力し、トランジスタ９，１０がオフ状態と
なる。このことにより、トランジスタ７，８で構成され
たＣＭＯＳインバータにかかる電圧はＶDD側貫通電流低
減用抵抗１２とＶSS側貫通電流低減用抵抗１３を介した
値となり、貫通電流を含めた消費電流が削減される。こ
のことにより、発振の立ち上がりはトランジスタ７，８
で構成されたＣＭＯＳインバータのドライブ能力の１０
０％を使い立ち上がりを速め、発振が立ち上がったらＶ
DD側貫通電流低減用抵抗１２とＶSS側貫通電流低減用抵
抗１３により、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータの能力を落とすことによって低消費電力を
実現できる。帰還抵抗１４と水晶発振子１５は、帰還抵
抗１４と水晶発振子１５を介してトランジスタ７，８で
構成されたＣＭＯＳインバータの出力を入力に帰還する
ことにより発振する。発振周波数は水晶発振子１５によ
り決定され、ゲート側コンデンサ１６及びソース側コン
デンサ１７は、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータの入力側と出力側の電位を決定するための
ものである。
ャネル・トランジスタ８とはＣＭＯＳインバータを構成
しており、アンプとしての機能を果たすが、ＶDD側のス
イッチとしてのトランジスタ９とＶSS側のスイッチとし
てのトランジスタ１０がオン状態であれば、トランジス
タ９，１０に並列に入っているＶDD側貫通電流低減用抵
抗１２とＶSS側貫通電流低減用抵抗１３はその抵抗分が
関係なくなり、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータには（ＶDD−ＶSS）の電源がそのままかか
る。このことにより、トランジスタ７，８で構成された
ＣＭＯＳインバータのドライブ能力は１００％でドライ
ブされ、発振が行われる。この状態で発振が開始され、
発振が成長すると、コンパレータ１１により発振がＶDD
／２になると、ＶDD側のスイッチとしてのトランジスタ
９とＶSS側のスイッチとしてのトランジスタ１０のゲー
トに０Ｖを出力し、トランジスタ９，１０がオフ状態と
なる。このことにより、トランジスタ７，８で構成され
たＣＭＯＳインバータにかかる電圧はＶDD側貫通電流低
減用抵抗１２とＶSS側貫通電流低減用抵抗１３を介した
値となり、貫通電流を含めた消費電流が削減される。こ
のことにより、発振の立ち上がりはトランジスタ７，８
で構成されたＣＭＯＳインバータのドライブ能力の１０
０％を使い立ち上がりを速め、発振が立ち上がったらＶ
DD側貫通電流低減用抵抗１２とＶSS側貫通電流低減用抵
抗１３により、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータの能力を落とすことによって低消費電力を
実現できる。帰還抵抗１４と水晶発振子１５は、帰還抵
抗１４と水晶発振子１５を介してトランジスタ７，８で
構成されたＣＭＯＳインバータの出力を入力に帰還する
ことにより発振する。発振周波数は水晶発振子１５によ
り決定され、ゲート側コンデンサ１６及びソース側コン
デンサ１７は、トランジスタ７，８で構成されたＣＭＯ
Ｓインバータの入力側と出力側の電位を決定するための
ものである。
【００１２】
【発明の効果】以上のように本発明は、発振が立ち上が
ったことを判断するコンパレータと貫通電流削減用抵抗
と、発振が立ち上がるまでは貫通電流削減用抵抗を介さ
ずに電源をＰチャネル・トランジスタとＮチャネル・ト
ランジスタで構成されたＣＭＯＳインバータに供給し、
発振が立ち上がったら貫通電流削減用抵抗を介して電源
を供給するようにするためのスイッチとしてのトランジ
スタを設けることにより発振の立ち上がりはＰチャネル
・トランジスタとＮチャネル・トランジスタとで構成さ
れたＣＭＯＳインバータの能力を１００％使い発振さ
せ、発振が立ち上がったら、貫通電流削減用抵抗を介し
てＰチャネル・トランジスタとＮチャネル・トランジス
タとで構成されたＣＭＯＳインバータのドライブ能力を
落とすことにより低消費電力を実現できるため、低消費
電力で発振の立ち上がりの速い優れた発振回路を実現で
きるものである。
ったことを判断するコンパレータと貫通電流削減用抵抗
と、発振が立ち上がるまでは貫通電流削減用抵抗を介さ
ずに電源をＰチャネル・トランジスタとＮチャネル・ト
ランジスタで構成されたＣＭＯＳインバータに供給し、
発振が立ち上がったら貫通電流削減用抵抗を介して電源
を供給するようにするためのスイッチとしてのトランジ
スタを設けることにより発振の立ち上がりはＰチャネル
・トランジスタとＮチャネル・トランジスタとで構成さ
れたＣＭＯＳインバータの能力を１００％使い発振さ
せ、発振が立ち上がったら、貫通電流削減用抵抗を介し
てＰチャネル・トランジスタとＮチャネル・トランジス
タとで構成されたＣＭＯＳインバータのドライブ能力を
落とすことにより低消費電力を実現できるため、低消費
電力で発振の立ち上がりの速い優れた発振回路を実現で
きるものである。
【図１】本発明の一実施例における発振回路の構成図
【図２】従来の発振回路の構成図
１ Ｐチャネル・トランジスタ ２ Ｎチャネル・トランジスタ ３ 帰還抵抗 ４ 水晶発振子 ５ ソース側コンデンサ ６ ゲート側コンデンサ ７ Ｐチャネル・トランジスタ ８ Ｎチャネル・トランジスタ ９ ＶDD側のスイッチとしてのトランジスタ １０ ＶSS側のスイッチとしてのトランジスタ １１ コンパレータ １２ ＶDD側貫通電流低減用抵抗 １３ ＶSS側貫通電流低減用抵抗 １４ 帰還抵抗 １５ 水晶発振子 １６ ゲート側コンデンサ １７ ソース側コンデンサ
Claims (1)
- 【請求項１】Ｐチャネル・トランジスタとＮチャネル・
トランジスタとで構成されたＣＭＯＳインバータと、Ｃ
ＭＯＳインバータと電源との間に挿入した抵抗と、発振
が成長したことを判断するコンパレータとを備え、発振
が成長したときにオフするトランジスタを、前記ＣＭＯ
Ｓインバータと前記電源との間に、抵抗と並列に接続し
たことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267081A JPH06120732A (ja) | 1992-10-06 | 1992-10-06 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267081A JPH06120732A (ja) | 1992-10-06 | 1992-10-06 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120732A true JPH06120732A (ja) | 1994-04-28 |
Family
ID=17439773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4267081A Pending JPH06120732A (ja) | 1992-10-06 | 1992-10-06 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120732A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044086A1 (en) * | 1999-01-20 | 2000-07-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator starting method |
| JP2008507894A (ja) * | 2004-07-21 | 2008-03-13 | ソニー エリクソン モバイル コミュニケーションズ， エービー | Ｖｃｘｏの起動時間を短縮するための方法と装置 |
| US8044731B2 (en) | 2009-01-28 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Oscillator circuit |
-
1992
- 1992-10-06 JP JP4267081A patent/JPH06120732A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044086A1 (en) * | 1999-01-20 | 2000-07-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator starting method |
| US6300844B1 (en) | 1999-01-20 | 2001-10-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Oscillator starting method |
| JP2008507894A (ja) * | 2004-07-21 | 2008-03-13 | ソニー エリクソン モバイル コミュニケーションズ， エービー | Ｖｃｘｏの起動時間を短縮するための方法と装置 |
| US8044731B2 (en) | 2009-01-28 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Oscillator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0593872A1 (en) | Low power VCC and temperature independent oscillator | |
| US7042299B2 (en) | Crystal oscillation circuit | |
| JPH10135789A (ja) | 発振回路 | |
| JP3201339B2 (ja) | 発振回路 | |
| US4255723A (en) | Amplitude control inverter circuit for electronic device | |
| JPH01161906A (ja) | 発振回路 | |
| JPH06120732A (ja) | 発振回路 | |
| JP4455734B2 (ja) | 発振回路 | |
| JPH0983344A (ja) | インバータ回路 | |
| JPH0653741A (ja) | 発振回路 | |
| JP2840912B2 (ja) | 半導体集積回路 | |
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| JP3612929B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JP2008147815A (ja) | 発振回路 | |
| JP2004023195A (ja) | 発振回路 | |
| JP3255581B2 (ja) | 発振回路 | |
| JP3338295B2 (ja) | レベルシフト回路 | |
| JP3130357B2 (ja) | 反転型スイッチングレギュレータ制御用ｉｃ | |
| JP3543524B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、携帯型の電子機器および時計 | |
| JP3485314B2 (ja) | 放電制御回路 | |
| JPS62225006A (ja) | 発振回路 | |
| JP3665560B2 (ja) | 半導体集積回路 | |
| JPH0818339A (ja) | 水晶発振回路 | |
| JP2000286638A (ja) | 発振バッファ装置 |