JPH06120808A - Ｅｃｌ回路 - Google Patents
Ｅｃｌ回路Info
- Publication number
- JPH06120808A JPH06120808A JP26692592A JP26692592A JPH06120808A JP H06120808 A JPH06120808 A JP H06120808A JP 26692592 A JP26692592 A JP 26692592A JP 26692592 A JP26692592 A JP 26692592A JP H06120808 A JPH06120808 A JP H06120808A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- current
- section
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＥＣＬ回路に関し、消費電流を抑え、低消費
電力の出力カットオフ状態を有するものを提供。 【構成】 入力信号を第一トランジスタＱ１のベースに
受け、基準電圧Ｖｒｅｆを第二トランジスタＱ２のベー
スに受け、Ｑ１，Ｑ２間に電位差がある場合、Ｑ１また
はＱ２のいずれか一方のトランジスタが導通して流れる
コレクタ電流に基づいて所定電位を出力するカレントス
イッチ部１と、これからの出力をゲートに受け、該出力
電位に応じてオン／オフし、所定のレベルを出力するエ
ミッタホロワトランジスタＱ３を有する出力部２と、ベ
ースに制御信号を受ける第３トランジスタＱ４によって
生成される電位レベルに応じオン／オフするＱ５によ
り、該制御信号に基づいて出力カットオフ状態時にのみ
スイッチ部１の出力点Ａから電流を流し、点Ａのレベル
を点Ｂのレベルよりも低くする出力カットオフ部３を備
え、出力カットオフ時にオフ部３に流れる電流を低減す
る。
電力の出力カットオフ状態を有するものを提供。 【構成】 入力信号を第一トランジスタＱ１のベースに
受け、基準電圧Ｖｒｅｆを第二トランジスタＱ２のベー
スに受け、Ｑ１，Ｑ２間に電位差がある場合、Ｑ１また
はＱ２のいずれか一方のトランジスタが導通して流れる
コレクタ電流に基づいて所定電位を出力するカレントス
イッチ部１と、これからの出力をゲートに受け、該出力
電位に応じてオン／オフし、所定のレベルを出力するエ
ミッタホロワトランジスタＱ３を有する出力部２と、ベ
ースに制御信号を受ける第３トランジスタＱ４によって
生成される電位レベルに応じオン／オフするＱ５によ
り、該制御信号に基づいて出力カットオフ状態時にのみ
スイッチ部１の出力点Ａから電流を流し、点Ａのレベル
を点Ｂのレベルよりも低くする出力カットオフ部３を備
え、出力カットオフ時にオフ部３に流れる電流を低減す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＥＣＬ回路に係り、詳
しくは、例えば、バスドライバ等の分野に用いて好適
な、所定信号を双方向に伝達する際の出力カットオフ状
態となる機能を有するＥＣＬ回路に関する。 ［発明の背景］近年、半導体装置の高速化に伴い、例え
ば、高速に動作する回路としてＥＣＬ回路が数多く開発
されている。
しくは、例えば、バスドライバ等の分野に用いて好適
な、所定信号を双方向に伝達する際の出力カットオフ状
態となる機能を有するＥＣＬ回路に関する。 ［発明の背景］近年、半導体装置の高速化に伴い、例え
ば、高速に動作する回路としてＥＣＬ回路が数多く開発
されている。
【０００２】ＥＣＬ（Emitter Coupled Logic ）回路
は、カレントスイッチ回路に負荷の駆動能力を向上させ
るために付加したエミッタホロワトランジスタにより構
成される高速デジタル回路であり、双方向の信号伝達路
を有する、例えば、バスドライバ等にＥＣＬ回路を設け
る場合、通常の信号レベルである“Ｈ”及び“Ｌ”以外
にも、出力がカットオフ状態となる機能を必要とする。
は、カレントスイッチ回路に負荷の駆動能力を向上させ
るために付加したエミッタホロワトランジスタにより構
成される高速デジタル回路であり、双方向の信号伝達路
を有する、例えば、バスドライバ等にＥＣＬ回路を設け
る場合、通常の信号レベルである“Ｈ”及び“Ｌ”以外
にも、出力がカットオフ状態となる機能を必要とする。
【０００３】しかし、出力カットオフ状態となる機能を
有する従来のＥＣＬ回路では、出力カットオフ状態を作
り出すための定電流を流す回路により、出力カットオフ
状態でない場合にも不要な電流が流れ、消費電流が大と
なる。そこで、出力カットオフ状態となる機能を備えつ
つ、消費電流の小さなＥＣＬ回路が要求される。
有する従来のＥＣＬ回路では、出力カットオフ状態を作
り出すための定電流を流す回路により、出力カットオフ
状態でない場合にも不要な電流が流れ、消費電流が大と
なる。そこで、出力カットオフ状態となる機能を備えつ
つ、消費電流の小さなＥＣＬ回路が要求される。
【０００４】
【従来の技術】従来のこの種のＥＣＬ回路としては、例
えば、図７に示すようなものがある。このＥＣＬ回路
は、大別して、ＥＣＬ論理部１０１、ＥＣＬ出力部１０
２、出力カットオフ部１０３から構成されている。な
お、１０４は抵抗ＲＲ１，ＲＲ２、電源Ｅからなる外付
け回路である。
えば、図７に示すようなものがある。このＥＣＬ回路
は、大別して、ＥＣＬ論理部１０１、ＥＣＬ出力部１０
２、出力カットオフ部１０３から構成されている。な
お、１０４は抵抗ＲＲ１，ＲＲ２、電源Ｅからなる外付
け回路である。
【０００５】ＥＣＬ論理部１０１は、抵抗Ｒ１１，Ｒ１
２、バイポーラトランジスタＱ１１，Ｑ１２、定電流源
Ｊ１１から構成され、バイポーラトランジスタＱ１１，
Ｑ１２によってエミッタカップルトランジスタが形成さ
れている。なお、図７中、Ｄａｔａはデータ入力端子、
Ｖｒｅｆは基準電圧入力端子である。ＥＣＬ出力部１０
２は、バイポーラトランジスタＱ１４から構成されるエ
ミッタホロワトランジスタから構成され、その出力端は
外付け回路１０４の抵抗ＲＲ１と抵抗ＲＲ２との接続点
（以下、ノードＢという）に接続されている。
２、バイポーラトランジスタＱ１１，Ｑ１２、定電流源
Ｊ１１から構成され、バイポーラトランジスタＱ１１，
Ｑ１２によってエミッタカップルトランジスタが形成さ
れている。なお、図７中、Ｄａｔａはデータ入力端子、
Ｖｒｅｆは基準電圧入力端子である。ＥＣＬ出力部１０
２は、バイポーラトランジスタＱ１４から構成されるエ
ミッタホロワトランジスタから構成され、その出力端は
外付け回路１０４の抵抗ＲＲ１と抵抗ＲＲ２との接続点
（以下、ノードＢという）に接続されている。
【０００６】出力カットオフ部１０３は、バイポーラト
ランジスタＱ１３，Ｑ１５、定電流源Ｊ１２から構成さ
れ、バイポーラトランジスタＱ１５のコレクタを抵抗Ｒ
１１とバイポーラトランジスタＱ１１のコレクタとの接
続点（以下，ノードＡという）に接続するとともに、エ
ミッタを定電流源Ｊ１２に接続し、出力カットオフ時に
ノードＡの電位をノードＢの電位よりも低く保つように
するものである。なお、図７中、ＣＣはカットオフコン
トロール端子である。
ランジスタＱ１３，Ｑ１５、定電流源Ｊ１２から構成さ
れ、バイポーラトランジスタＱ１５のコレクタを抵抗Ｒ
１１とバイポーラトランジスタＱ１１のコレクタとの接
続点（以下，ノードＡという）に接続するとともに、エ
ミッタを定電流源Ｊ１２に接続し、出力カットオフ時に
ノードＡの電位をノードＢの電位よりも低く保つように
するものである。なお、図７中、ＣＣはカットオフコン
トロール端子である。
【０００７】すなわち、出力カットオフ時には、カット
オフコントロール端子ＣＣに“Ｈ”を入力することによ
り、定電流源Ｊ１２に抵抗Ｒ１１からバイポーラトラン
ジスタＱ１５を介して電流ｉ２を流し、ノードＡの電位
をＲ１１×ｉ２、もしくはＲ１１×（ｉ１＋ｉ２）とす
るものである。なお、図７中、ＶCC（＝ＧＮＤ）は高電
位電源、ＶEEは低電位電源である。
オフコントロール端子ＣＣに“Ｈ”を入力することによ
り、定電流源Ｊ１２に抵抗Ｒ１１からバイポーラトラン
ジスタＱ１５を介して電流ｉ２を流し、ノードＡの電位
をＲ１１×ｉ２、もしくはＲ１１×（ｉ１＋ｉ２）とす
るものである。なお、図７中、ＶCC（＝ＧＮＤ）は高電
位電源、ＶEEは低電位電源である。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＥＣＬ回路にあっては、出力カットオフ状態
を作り出すためにカットオフコントロール端子ＣＣに
“Ｈ”を入力してバイポーラトランジスタＱ１５をオン
させるという構成となっていたため、出力カットオフ状
態でない場合には、定電流源Ｊ１２に、図７中、矢印ａ
に示すような経路でバイポーラトランジスタＱ１３を介
して電流が流れ、定電流源Ｊ１１，Ｊ１２には常に電流
ｉ１，ｉ２が流れている状態となり、消費電流が大とな
るという問題点があった。
うな従来のＥＣＬ回路にあっては、出力カットオフ状態
を作り出すためにカットオフコントロール端子ＣＣに
“Ｈ”を入力してバイポーラトランジスタＱ１５をオン
させるという構成となっていたため、出力カットオフ状
態でない場合には、定電流源Ｊ１２に、図７中、矢印ａ
に示すような経路でバイポーラトランジスタＱ１３を介
して電流が流れ、定電流源Ｊ１１，Ｊ１２には常に電流
ｉ１，ｉ２が流れている状態となり、消費電流が大とな
るという問題点があった。
【０００９】一般に、電流ｉ２は電流ｉ１よりも大きな
値であるため（ｉ２＞ｉ１）、消費電流の増大はかなり
のものとなる。 ［目的］そこで本発明は、消費電流を抑え、低消費電力
の出力カットオフ状態を有するＥＣＬ回路を提供するこ
とを目的としている。
値であるため（ｉ２＞ｉ１）、消費電流の増大はかなり
のものとなる。 ［目的］そこで本発明は、消費電流を抑え、低消費電力
の出力カットオフ状態を有するＥＣＬ回路を提供するこ
とを目的としている。
【００１０】
【課題を解決するための手段】本発明によるＥＣＬ回路
は上記目的達成のため、その原理図を図１に示すよう
に、入力信号を第一トランジスタＱ１のベースに受ける
とともに、基準電圧Ｖｒｅｆを第二トランジスタＱ２の
ベースに受け、該第一トランジスタＱ１及び該第二トラ
ンジスタＱ２のエミッタを共通接続し、該第一トランジ
スタＱ１及び該第二トランジスタＱ２のベース間に電位
差が存在する場合、該第一トランジスタＱ１または第二
トランジスタＱ２のいずれか一方のトランジスタが導通
して流れるコレクタ電流に基づいて所定の電位を出力す
るカレントスイッチ部１と、該カレントスイッチ部１か
らの出力をベースに受け、該出力電位に応じてオン／オ
フし、所定の電位レベルを出力するエミッタホロワトラ
ンジスタＱ３を有する出力部２と、ベースに所定の制御
信号を受ける第三トランジスタＱ４によって生成される
電位レベルに応じてオン／オフする第四トランジスタＱ
５により、該制御信号に基づいて出力カットオフ状態時
にのみ該カレントスイッチ部１の出力点Ａから低電位電
源線側に電流を流し、該カレントスイッチ部１の出力点
Ａ電位レベルを該出力部２の出力点Ｂ電位レベルよりも
低電位レベルとする出力カットオフ部３とを備え、出力
カットオフ状態時にのみ前記出力カットオフ部に電流を
流す電流回路部を有するように構成している。
は上記目的達成のため、その原理図を図１に示すよう
に、入力信号を第一トランジスタＱ１のベースに受ける
とともに、基準電圧Ｖｒｅｆを第二トランジスタＱ２の
ベースに受け、該第一トランジスタＱ１及び該第二トラ
ンジスタＱ２のエミッタを共通接続し、該第一トランジ
スタＱ１及び該第二トランジスタＱ２のベース間に電位
差が存在する場合、該第一トランジスタＱ１または第二
トランジスタＱ２のいずれか一方のトランジスタが導通
して流れるコレクタ電流に基づいて所定の電位を出力す
るカレントスイッチ部１と、該カレントスイッチ部１か
らの出力をベースに受け、該出力電位に応じてオン／オ
フし、所定の電位レベルを出力するエミッタホロワトラ
ンジスタＱ３を有する出力部２と、ベースに所定の制御
信号を受ける第三トランジスタＱ４によって生成される
電位レベルに応じてオン／オフする第四トランジスタＱ
５により、該制御信号に基づいて出力カットオフ状態時
にのみ該カレントスイッチ部１の出力点Ａから低電位電
源線側に電流を流し、該カレントスイッチ部１の出力点
Ａ電位レベルを該出力部２の出力点Ｂ電位レベルよりも
低電位レベルとする出力カットオフ部３とを備え、出力
カットオフ状態時にのみ前記出力カットオフ部に電流を
流す電流回路部を有するように構成している。
【００１１】なお、この場合、前記電流回路部を構成す
るレベルシフト回路５は、所定数のトランジスタ、ダイ
オード、ショットキバリアダイオード、及び抵抗の一部
または全部の組み合わせ回路により構成することが考え
られる。
るレベルシフト回路５は、所定数のトランジスタ、ダイ
オード、ショットキバリアダイオード、及び抵抗の一部
または全部の組み合わせ回路により構成することが考え
られる。
【００１２】
【作用】本発明では、出力カットオフ状態時にのみカレ
ントスイッチ部の出力点から低電位電源線側に電流が流
され、出力カットオフ状態時以外には電流が流れないた
め、出力カットオフ状態時以外の消費電流が低減され
る。また、出力カットオフ状態時においても、レベルシ
フト回路により消費される電流は従来と比較して少ない
ため、消費電流が低減される。
ントスイッチ部の出力点から低電位電源線側に電流が流
され、出力カットオフ状態時以外には電流が流れないた
め、出力カットオフ状態時以外の消費電流が低減され
る。また、出力カットオフ状態時においても、レベルシ
フト回路により消費される電流は従来と比較して少ない
ため、消費電流が低減される。
【００１３】すなわち、動作時の消費電流が低減され、
低消費電力のＥＣＬ回路が提供される。
低消費電力のＥＣＬ回路が提供される。
【００１４】
【実施例】以下、本発明を図面に基づいて説明する。図
２は本発明に係るＥＣＬ回路の実施例１を示す図であ
り、その要部構成を示す回路図である。まず、構成を説
明する。
２は本発明に係るＥＣＬ回路の実施例１を示す図であ
り、その要部構成を示す回路図である。まず、構成を説
明する。
【００１５】なお、図２において、図１に示す原理図に
付された番号と同一番号は同一部分を示す。 本実施例
のＥＣＬ回路は、大別して、カレントスイッチ部である
ＥＣＬ論理部１、出力部であるＥＣＬ出力部２、出力カ
ットオフ部３から構成されている。なお、図中、４は図
７に示す従来例と同様の構成の外付け回路である。
付された番号と同一番号は同一部分を示す。 本実施例
のＥＣＬ回路は、大別して、カレントスイッチ部である
ＥＣＬ論理部１、出力部であるＥＣＬ出力部２、出力カ
ットオフ部３から構成されている。なお、図中、４は図
７に示す従来例と同様の構成の外付け回路である。
【００１６】ＥＣＬ論理部１は、抵抗Ｒ１，Ｒ２、バイ
ポーラトランジスタＱ１，Ｑ２、定電流源Ｊ１から構成
され、バイポーラトランジスタＱ１，Ｑ２によってエミ
ッタカップルトランジスタが形成されている。なお、図
１に示す原理図と同様に、図２中、Ｄａｔａはデータ入
力端子、Ｖｒｅｆは基準電圧入力端子を示す。ＥＣＬ出
力部２は、バイポーラトランジスタＱ３から構成される
エミッタホロワトランジスタから構成され、その出力端
は外付け回路４の抵抗ＲＲ１と抵抗ＲＲ２との接続点で
あるノード（ノードＢに対応）に接続されている。
ポーラトランジスタＱ１，Ｑ２、定電流源Ｊ１から構成
され、バイポーラトランジスタＱ１，Ｑ２によってエミ
ッタカップルトランジスタが形成されている。なお、図
１に示す原理図と同様に、図２中、Ｄａｔａはデータ入
力端子、Ｖｒｅｆは基準電圧入力端子を示す。ＥＣＬ出
力部２は、バイポーラトランジスタＱ３から構成される
エミッタホロワトランジスタから構成され、その出力端
は外付け回路４の抵抗ＲＲ１と抵抗ＲＲ２との接続点で
あるノード（ノードＢに対応）に接続されている。
【００１７】出力カットオフ部３は、第三トランジスタ
であるバイポーラトランジスタＱ４と、レベルシフト回
路５を構成するダイオードＤ１，Ｄ２、抵抗Ｒ３と、第
四トランジスタであるバイポーラトランジスタＱ５と、
抵抗Ｒ４とから構成され、バイポーラトランジスタＱ５
のコレクタを抵抗Ｒ１とバイポーラトランジスタＱ１の
コレクタとの接続点であるノード（ノードＡに対応）
に接続するとともに、エミッタを抵抗Ｒ４に接続し、出
力カットオフ時にノードＡの電位をノードＢの電位より
も低く保つようにするものである。なお、図１に示す原
理図と同様に、図２中、ＣＣはカットオフコントロール
端子を示し、ＶCCは高電位電源、ＶEEは低電位電源を示
す。
であるバイポーラトランジスタＱ４と、レベルシフト回
路５を構成するダイオードＤ１，Ｄ２、抵抗Ｒ３と、第
四トランジスタであるバイポーラトランジスタＱ５と、
抵抗Ｒ４とから構成され、バイポーラトランジスタＱ５
のコレクタを抵抗Ｒ１とバイポーラトランジスタＱ１の
コレクタとの接続点であるノード（ノードＡに対応）
に接続するとともに、エミッタを抵抗Ｒ４に接続し、出
力カットオフ時にノードＡの電位をノードＢの電位より
も低く保つようにするものである。なお、図１に示す原
理図と同様に、図２中、ＣＣはカットオフコントロール
端子を示し、ＶCCは高電位電源、ＶEEは低電位電源を示
す。
【００１８】次に作用を説明する。図３は図２における
各ノード〜の出力波形を示す図であり、図４は図３
に示す各波形を同レベルで表したものである。まず、出
力カットオフ時には、カットオフコントロール端子ＣＣ
に“Ｈ”が入力されることにより、バイポーラトランジ
スタＱ４がオンし、バイポーラトランジスタＱ４、レベ
ルシフト回路５、抵抗Ｒ３は電流Ｉ３が流れ、バイポー
ラトランジスタＱ５のベース電位（ノート）が上昇す
る。
各ノード〜の出力波形を示す図であり、図４は図３
に示す各波形を同レベルで表したものである。まず、出
力カットオフ時には、カットオフコントロール端子ＣＣ
に“Ｈ”が入力されることにより、バイポーラトランジ
スタＱ４がオンし、バイポーラトランジスタＱ４、レベ
ルシフト回路５、抵抗Ｒ３は電流Ｉ３が流れ、バイポー
ラトランジスタＱ５のベース電位（ノート）が上昇す
る。
【００１９】すると、バイポーラトランジスタＱ５がオ
ンし、バイポーラトランジスタＱ５、抵抗Ｒ４に電流Ｉ
２が流れ、ノードの電位が下がるため、出力カットオ
フ時にノードの電位をノードの電位よりも低く保つ
こととなり、カットオフ状態となる。このとき、ＥＣＬ
論理部１に流れる電流をＩ１とすると、電流Ｉ１，Ｉ
２，Ｉ３の関係は、 Ｉ２＞Ｉ１≫Ｉ３ であり、電流Ｉ２が一番大きく、電流Ｉ３は微小電流で
あることがわかる。
ンし、バイポーラトランジスタＱ５、抵抗Ｒ４に電流Ｉ
２が流れ、ノードの電位が下がるため、出力カットオ
フ時にノードの電位をノードの電位よりも低く保つ
こととなり、カットオフ状態となる。このとき、ＥＣＬ
論理部１に流れる電流をＩ１とすると、電流Ｉ１，Ｉ
２，Ｉ３の関係は、 Ｉ２＞Ｉ１≫Ｉ３ であり、電流Ｉ２が一番大きく、電流Ｉ３は微小電流で
あることがわかる。
【００２０】電流Ｉ２，Ｉ３は、出力カットオフ状態時
にのみ流れ、出力カットオフ状態時以外の場合には流れ
ることがない。すなわち、出力カットオフ状態時にのみ
ＥＣＬ論理部１の出力点（ノード）から低電位電源線
側に電流が流され、出力カットオフ状態時以外には従来
例のように無駄な電流が流れないため、出力カットオフ
状態時以外の消費電流が低減される。
にのみ流れ、出力カットオフ状態時以外の場合には流れ
ることがない。すなわち、出力カットオフ状態時にのみ
ＥＣＬ論理部１の出力点（ノード）から低電位電源線
側に電流が流され、出力カットオフ状態時以外には従来
例のように無駄な電流が流れないため、出力カットオフ
状態時以外の消費電流が低減される。
【００２１】また、出力カットオフ状態時においても、
レベルシフト回路５によって流れる電流が低減されるた
め、動作時における無駄な消費電流が低減される。図５
は本発明に係るＥＣＬ回路の実施例２を示す図であり、
その要部構成を示す回路図である。まず、構成を説明す
る。
レベルシフト回路５によって流れる電流が低減されるた
め、動作時における無駄な消費電流が低減される。図５
は本発明に係るＥＣＬ回路の実施例２を示す図であり、
その要部構成を示す回路図である。まず、構成を説明す
る。
【００２２】なお、図５において、図２に示す実施例１
に付された番号と同一番号は同一部分を示す。本実施例
の出力カットオフ部３は、第三トランジスタであるバイ
ポーラトランジスタＱ４と、レベルシフト回路５を構成
するダイオードＤ３、ショットキバリアダイオードＺ
１、抵抗Ｒと、第四トランジスタであるバイポーラトラ
ンジスタＱ５と、バイポーラトランジスタＱ６、抵抗Ｒ
４とから構成され、バイポーラトランジスタＱ６のベー
スをバイポーラトランジスタＱ４のベースと共通にする
とともに、バイポーラトランジスタＱ６のコレクタを抵
抗Ｒ１とバイポーラトランジスタＱ１のコレクタとの接
続点であるノードに接続するものである。
に付された番号と同一番号は同一部分を示す。本実施例
の出力カットオフ部３は、第三トランジスタであるバイ
ポーラトランジスタＱ４と、レベルシフト回路５を構成
するダイオードＤ３、ショットキバリアダイオードＺ
１、抵抗Ｒと、第四トランジスタであるバイポーラトラ
ンジスタＱ５と、バイポーラトランジスタＱ６、抵抗Ｒ
４とから構成され、バイポーラトランジスタＱ６のベー
スをバイポーラトランジスタＱ４のベースと共通にする
とともに、バイポーラトランジスタＱ６のコレクタを抵
抗Ｒ１とバイポーラトランジスタＱ１のコレクタとの接
続点であるノードに接続するものである。
【００２３】すなわち、本実施例では、ダイオードＤ
３、ショットキバリアダイオードＺ１、抵抗Ｒによりレ
ベルシフト回路５が構成されるため、前述の実施例１と
比較してさらに電流低減効果が高められている。図６は
本発明に係るＥＣＬ回路の実施例３を示す図であり、そ
の要部構成を示す回路図である。
３、ショットキバリアダイオードＺ１、抵抗Ｒによりレ
ベルシフト回路５が構成されるため、前述の実施例１と
比較してさらに電流低減効果が高められている。図６は
本発明に係るＥＣＬ回路の実施例３を示す図であり、そ
の要部構成を示す回路図である。
【００２４】まず、構成を説明する。なお、図６におい
て、図２に示す実施例１に付された番号と同一番号は同
一部分を示す。本実施例のＥＣＬ回路は、図２の実施例
１のＥＣＬ回路を相補出力を有する場合に適用したもの
であり、ＥＣＬ出力部２に相補出力のためのバイポーラ
トランジスタＱ３’を、また、出力カットオフ部３に相
補出力のためのバイポーラトランジスタＱ５’、抵抗Ｒ
４’を追加したものである。
て、図２に示す実施例１に付された番号と同一番号は同
一部分を示す。本実施例のＥＣＬ回路は、図２の実施例
１のＥＣＬ回路を相補出力を有する場合に適用したもの
であり、ＥＣＬ出力部２に相補出力のためのバイポーラ
トランジスタＱ３’を、また、出力カットオフ部３に相
補出力のためのバイポーラトランジスタＱ５’、抵抗Ｒ
４’を追加したものである。
【００２５】したがって、以上の回路構成により相補出
力を必要とする場合にも前述の実施例１と同様に、消費
電流を低減することができる。このように本実施例で
は、出力カットオフ時にのみ、出力カットオフ状態を作
り出すための電流を流すことで、無駄な消費電流を抑え
ることができ、低消費電力のＥＣＬ回路を得ることがで
きる。
力を必要とする場合にも前述の実施例１と同様に、消費
電流を低減することができる。このように本実施例で
は、出力カットオフ時にのみ、出力カットオフ状態を作
り出すための電流を流すことで、無駄な消費電流を抑え
ることができ、低消費電力のＥＣＬ回路を得ることがで
きる。
【００２６】
【発明の効果】本発明では、出力カットオフ状態時にの
みカレントスイッチ部の出力点から低電位電源線側に電
流を流し、出力カットオフ状態時以外には電流が流れな
いようにしたため、出力カットオフ状態時以外の消費電
流を低減でき、また、出力カットオフ状態時において
も、電流低減の働きを有するレベルシフト回路により流
れる電流を抑えることができ、消費電流を低減できる。
みカレントスイッチ部の出力点から低電位電源線側に電
流を流し、出力カットオフ状態時以外には電流が流れな
いようにしたため、出力カットオフ状態時以外の消費電
流を低減でき、また、出力カットオフ状態時において
も、電流低減の働きを有するレベルシフト回路により流
れる電流を抑えることができ、消費電流を低減できる。
【００２７】したがって、動作時の消費電流を低減で
き、低消費電力のＥＣＬ回路を提供することができる。
き、低消費電力のＥＣＬ回路を提供することができる。
【図１】本発明のＥＣＬ回路の原理図である。
【図２】実施例１の要部構成を示す回路図である。
【図３】図２における各ノード〜の出力波形を示す
図である。
図である。
【図４】図３に示す各波形を同レベルで表した図であ
る。
る。
【図５】実施例２の要部構成を示す回路図である。
【図６】実施例３の要部構成を示す回路図である。
【図７】従来例の要部構成を示す回路図である。
１ ＥＣＬ論理部（カレントスイッチ部） ２ ＥＣＬ出力部（出力部） ３ 出力カットオフ部 ４ 外付け回路 ５ レベルシフト回路 Ｑ１ バイポーラトランジスタ（第一トランジスタ） Ｑ２ バイポーラトランジスタ（第二トランジスタ） Ｑ３ バイポーラトランジスタ（エミッタホロワトラ
ンジスタ） Ｑ４ バイポーラトランジスタ（第三トランジスタ） Ｑ５ バイポーラトランジスタ（第四トランジスタ） Ｒ１〜Ｒ４ 抵抗 Ｄ１，Ｄ２ ダイオード Ｊ１ 定電流源
ンジスタ） Ｑ４ バイポーラトランジスタ（第三トランジスタ） Ｑ５ バイポーラトランジスタ（第四トランジスタ） Ｒ１〜Ｒ４ 抵抗 Ｄ１，Ｄ２ ダイオード Ｊ１ 定電流源
Claims (2)
- 【請求項１】入力信号を第一トランジスタのベースに受
けるとともに、基準電圧を第二トランジスタのベースに
受け、該第一トランジスタ及び該第二トランジスタのエ
ミッタを共通接続し、該第一トランジスタ及び該第二ト
ランジスタのベース間に電位差が存在する場合、該第一
トランジスタまたは第二トランジスタのいずれか一方の
トランジスタが導通して流れるコレクタ電流に基づいて
所定の電位を出力するカレントスイッチ部と、 該カレントスイッチ部からの出力をベースに受け、該出
力電位に応じてオン／オフし、所定の電位レベルを出力
するエミッタホロワトランジスタを有する出力部と、 ベースに所定の制御信号を受ける第三トランジスタによ
って生成される電位レベルに応じてオン／オフする第四
トランジスタにより、該制御信号に基づいて出力カット
オフ状態時にのみ該カレントスイッチ部の出力点から低
電位電源線側に電流を流し、該カレントスイッチ部の出
力点電位レベルを該出力部の出力点電位レベルよりも低
電位レベルとする出力カットオフ部と、 を備え、 出力カットオフ状態時にのみ前記出力カットオフ部に電
流を流す電流回路部を有することを特徴とするＥＣＬ回
路。 - 【請求項２】前記電流回路部は、所定数のトランジス
タ、ダイオード、ショットキバリアダイオード、及び抵
抗の一部または全部の組み合わせ回路により構成するこ
とを特徴とする請求項１記載のＥＣＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26692592A JPH06120808A (ja) | 1992-10-06 | 1992-10-06 | Ｅｃｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26692592A JPH06120808A (ja) | 1992-10-06 | 1992-10-06 | Ｅｃｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120808A true JPH06120808A (ja) | 1994-04-28 |
Family
ID=17437590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26692592A Withdrawn JPH06120808A (ja) | 1992-10-06 | 1992-10-06 | Ｅｃｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120808A (ja) |
-
1992
- 1992-10-06 JP JP26692592A patent/JPH06120808A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629913A (en) | Circuit arrangement for converting ECL-logic signals to TTL-logic signals | |
| US4518876A (en) | TTL-ECL Input translation with AND/NAND function | |
| US4607177A (en) | Circuit arrangement for conversion TTL logic signals to ECL logic signals | |
| US5202594A (en) | Low power level converter | |
| EP0590247B1 (en) | BICMOS level converter circuit | |
| US4639661A (en) | Power-down arrangement for an ECL circuit | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| JPH06216745A (ja) | 電源依存入力バッファ | |
| US4717839A (en) | Transistor comparator circuit having split collector feedback hysteresis | |
| JP2963188B2 (ja) | スタンバイ電力散逸を減少させたｅｃｌカットオフドライバ回路 | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| JP2546004B2 (ja) | レベル変換回路 | |
| JPH06120808A (ja) | Ｅｃｌ回路 | |
| US5446400A (en) | GTL compatible BICMOS input stage | |
| JP2544826B2 (ja) | 半導体集積回路 | |
| JPH04227326A (ja) | 高速反転用ヒステリシスｔｔｌバッファ回路 | |
| JP2564433B2 (ja) | プッシュプル・オフチップ・ドライバ | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JP3507621B2 (ja) | 半導体集積回路 | |
| US5065051A (en) | Ecl-ttl level converting circuit | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| JP2699821B2 (ja) | レベル変換回路 | |
| JPS5915331A (ja) | 論理ゲ−ト回路 | |
| JP2998368B2 (ja) | Ｔｔｌ論理回路 | |
| JP2655045B2 (ja) | Ｅｃｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |