JPH06124964A - 電極及びパッドの形成方法、これに用いるホトマスクセット - Google Patents

Abstract

(57)【要約】 【目的】 断面形状がＴ字型の微細なゲート電極と断面
形状が台形型のパッドを同時に形成する方法の提供。 【構成】 半導体下地３１上に第１の開口幅を有する第
１のマスク３３ｘと、第１の開口幅より広い第２の開口
幅を有する第２のマスク６３であって、そのパッド部に
当たる部分の開口幅が第１のマスク３３ｘの同様な部分
の開口幅Ｗ₂ より小さい第２のマスクとをこの順に形成
する。これら第１及び第２のマスク形成状態の半導体下
地上にゲート電極形成用薄膜４５を形成する。第２のマ
スク６３を除去することにより、ゲート電極形成用薄膜
４５の不要部分を共に除去（リフトオフ）し、半導体下
地３１上に断面がＴ字型のゲート電極及び断面が台形型
のパッド部を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば微細化された
電界効果トランジスタのゲート電極に適用して好適な、
上部の幅寸法が基部の幅寸法より広くされたＴ字型電極
及びこれに接続されたパッド部の形成方法と、この方法
の実施に用いて好適なホトマスクセットとに関するもの
である。

【０００２】

【従来の技術】電界効果トランジスタ（以下、「ＦＥ
Ｔ」と略称することもある。）のゲート電極を形成する
場合、一般に図５（Ａ）に示したように、本来のゲート
電極１１とこのゲート電極１１を他の配線と接続するた
めのパッド部１３とが一体に形成される。こうすること
で、リソグラフィ工程や電極形成用薄膜の形成工程を省
略できるからである。なお、図５（Ａ）において、１５
は半導体下地（例えば半導体基板）、１７ａ，１７ｂは
ソース・ドレイン領域、１９は、ゲート電極形成のため
の途中工程でエッチング液の流動を図るため形成された
開口にゲート電極形成用薄膜が残存し生じた部分、２１
は集積回路における他のＦＥＴや他の構成成分に至る電
極部である。なお、これら構成成分１５〜２１は、この
発明の説明に対し本質的部分ではない。

【０００３】ところで、ＭＥＳＦＥＴやＨＥＭＴなどの
マイクロ波ＦＥＴの低雑音化のためにはゲート長（図５
中のＬで示した寸法。）の短縮が有効である。しかし、
一般的にゲート長の短縮に伴ってゲート抵抗は増大する
ので、今度はゲート抵抗増大に起因する雑音発生の恐れ
が生じる。そこで、ゲート長の短縮が図れかつゲート抵
抗の増大の防止又は低減が図れる技術の一例として、ゲ
ート電極１１を、ゲート長方向に沿って切った断面形状
がＴ字型の電極、例えば図５（Ａ）のＩ−Ｉ線に沿った
断面が図５（Ｂ）に示したようなＴ字形の電極１１ａで
構成することが試みられている。

【０００４】

【発明が解決しようとする課題】このＴ字型のゲート電
極を形成する方法として、この出願に係る出願人は、特
願平３−３１２８２１号において、次に説明するような
方法を提案していた。図６〜図８はその説明に供する図
である。いずれの図も、主な工程での試料をゲート長方
向に沿って（図５（Ａ）のＩ−Ｉ線相当線に沿って）切
った断面図により示してある。さらに、これら各図で
は、本来のゲート部分の様子と併せてパッド部の様子を
図５（Ａ）のII−II線相当線に沿った断面図により示し
ている。

【０００５】この方法では、先ず、素子間分離領域、ソ
ース・ドレイン領域（いずれも図示せず）の形成の済ん
だ半導体下地としての例えば半導体基板３１上にＳｉＮ
膜３３を形成し（図６（Ａ）、（Ｂ））、さらにこのＳ
ｉＮ膜３３上にネガ型レジスト層を形成し、このレジス
ト層をこの出願の出願人に係る特開平４−７６５５１号
公報（特願平２−１９０１６２：以下、文献Ｉともい
う。）に開示の方法により露光し、その後、この露光済
みレジストを現像してレジストパタン３５を得る（図６
（Ｃ））。ここで、文献Ｉに開示の方法とは、位相シフ
ト法による露光方法であって、位相シフタのエッジと対
応するレジスト部分にエッジライン相当の未露光部が形
成できることを利用した方法である。さらに、この文献
Ｉに開示の方法は、露光量を変えることにより、上記エ
ッジライン相当の未露光部の線幅を可変できるものであ
った。ただし、ここで用いるホトマスク（或いはレチク
ル）は、ＦＥＴの本来のゲート電極に相当する部分が位
相シフタのエッジラインとされ、図５（Ａ）に示したパ
ツド部１３や構成成分１９に対応する部分は遮光部とさ
れているホトマスクである。なお、この文献Ｉの方法
は、この出願に係る出願人により文献II（1990 IEDM Te
chnical Digest p.33.3.1 ）にＰＥＬ法（Phase-Shifte
r Edge-Line 法）としても開示されているので、以下、
説明の都合上、ＰＥＬ法と称する。

【０００６】次に、このレジストパタン３５をマスクと
してＳｉＮ膜３３を選択的にエッチングしこのＳｉＮ膜
３３にゲート部用開口部３３ａとパッド部用開口部３３
ｂとをそれぞれ形成する（図７（Ａ））。これら開口部
３３ａ，３３ｂの形成されたシリコン窒化膜がこの場合
第１のマスク３３ｘとなる。そして、この第１のマスク
３３ｘのゲート部用開口部３３ａの幅Ｗ₀ によって、Ｔ
字型ゲート電極の基部の寸法が決定される。

【０００７】次に、レジストパタン３５を除去する。そ
の後、この試料上に再びネガ型レジスト層３７を形成し
（図７（Ｂ））、その後、このレジスト層３７を上述の
ＰＥＬ法により露光する。この露光は、位相シフタのエ
ッジラインが第１のマスク３３ｘの開口部３３ａと対向
するようにホトマスクを試料にアライメントしかつ第１
回目の露光時の露光量より少ない露光量で行なう。次
に、この露光済みレジスト層を現像しレジストパタン３
７ａ（これを、「第２のマスク３７ａ」ともいう。）を
得る。この第２のマスク３７ａを得る際の露光量を第１
のマスク３３ｘを得る為に用いたレジストパタン３５を
得るときより少なくしたので、第２のマスクのゲート部
用開口部の幅Ｗ（図７（Ｃ）参照）は第１のマスク３３
ｘの開口部の幅Ｗ₀ （図７（Ａ）参照）より広くなる。
この際、図７（Ｃ）に示したようにパッド部における第
２のマスクの開口部の幅Ｗ₁ は第１のマスクの開口部の
幅Ｗ₂ とほぼ同じかそれより若干大きくなる。

【０００８】次に、この場合は、リセスを得るために、
半導体下地３１を一部除去する。これにより、半導体下
地３１のゲート部辺りにリセス３９が形成できると共
に、パッド部にも同様にリセス４１が形成される（図８
（Ａ））。

【０００９】次に、この試料上全面にゲート電極形成用
薄膜４３を形成し（図８（Ｂ））、その後、この薄膜４
３の不要部分を第２のマスク３７ａ（レジストパタン３
７ａ）を除去することにより共に除去（リフトオフ）す
る。これにより所望のＴ字型電極４３ａが得られる。ま
た、パッド部における第２のマスクの開口部の幅Ｗ₁は
第１のマスクの開口部の幅Ｗ₂ とほぼ同じかそれより若
干大きくなっていたため（図７（Ｃ）参照）、ゲート電
極形成用薄膜蒸着時の蒸着物質の回り込みや第１のマス
クと第２のマスクとの位置ずれなどの原因により、ゲー
ト電極形成用薄膜は第１のマスク上にまで形成されるの
で、パッド部のパッド４５はひさし部４５ａを有するも
のになる（図８（Ｃ））。

【００１０】しかしながら、パッド４５がひさし部４５
ａを有するものであると、その後、パッド４５に外部配
線を接続する場合に以下のような問題が生じることがこ
の出願に係る発明者の詳細な研究により判明した。これ
について図９（Ａ）〜（Ｃ）を参照して説明する。ここ
で、図９（Ａ）〜（Ｃ）はパッド部に着目して示した断
面図である。

【００１１】ＦＥＴ製造プロセスでは、一般に、ゲート
電極（パッドも含む）の形成が済むと、図９（Ａ）〜
（Ｃ）に示したように、その試料上には層間絶縁膜４７
が形成され、さらにこの層間絶縁膜４７のパッド４５上
に当たる所定部分にコンタクトホール４９が形成されこ
れを介してパッド４５には外部配線５１が接続される。
しかし、パッド４５に上述のようなひさし部４５ａがあ
ると、外部配線５１の、ひさし部４５ａの下部上に当た
る部分Ｐ（図９（Ｃ）参照）の厚みが、薄くなり易いこ
とが判明した。これは、外部配線５１の配線抵抗を大き
くする原因になったり、また、電流密度が高くなった場
合は断線の原因になる。この問題はＰＥＬ法を用いる場
合に限らず、通常の露光法の場合でも第１のマスクと第
２のマスクの配慮をしない場合は生じてしまう。

【００１２】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は、電極は断面がＴ字
形状のものに形成できパッド部はそうならなくできる、
電極及びパッドの形成方法、並びにこれに用いて好適な
ホトマスクセットを提供することにある。

【００１３】

【課題を解決するための手段】この目的の達成を図るた
め、この出願の第一発明によれば、半導体下地上に第１
の開口幅を有する第１のマスクと前述の第１の開口幅よ
り広い第２の開口幅を有する第２のマスクをこの順に形
成し、これら第１及び第２のマスク形成状態の半導体下
地上に電極形成用薄膜を形成し、前述の第２のマスクを
除去することにより前述のゲート電極形成用薄膜の不要
部分を共に除去し、前述の半導体下地上に断面がＴ字型
の電極及びこれと接続されたパッド部を形成する方法に
おいて、第２のマスクのパッド部に当たる部分の開口幅
が第１のマスクの同様な部分の開口幅より小さくなるよ
うに第２のマスクを形成することを特徴とする。

【００１４】なお、ここで、半導体下地とは、電極及び
パッドを形成した種々のものを意味する。例えば、シリ
コン基板や化合物半導体基板そのもの、これら基板上に
エピタキシャル層が形成されたもの、これら基板に他の
素子が作り込まれたものなどである。

【００１５】また、この出願の第二発明のホトマスクセ
ットによれば、電極及びパッド部形成用部分が所定寸法
とされた第１のホトマスクと、前述の電極形成用部分に
対応する部分の寸法が前述の第１のホトマスクにおける
寸法より大きくされ、かつ、前述のパッド部形成用部分
に対応する部分の寸法が前述の第１のホトマスクにおけ
る寸法より小さくされた第２のホトマスクとから成るこ
とを特徴とする。

【００１６】

【作用】この第一発明の構成によれば、パッド部形成予
定部分では電極形成用薄膜が第２のマスクの開口幅で規
制された状態で半導体下地上に形成され、電極部形成予
定部分では電極形成用薄膜が第１のマスク及び第２のマ
スクの両者の開口幅で規制された状態で半導体下地上に
形成される。

【００１７】また、第二発明のホトマスクによれば、第
一発明を容易に実施できる。

【００１８】

【実施例】以下、この第一発明及び第二発明をリセス構
造を有する電界効果トランジスタ（ＦＥＴ）のゲート電
極（本来のゲート電極部分とパッド部分）を形成する場
合に適用した例により、実施例を説明する。この説明を
従来技術の説明で参照した図５、図６（Ａ）〜（Ｃ）、
図７（Ａ）及び（Ｂ）並びに、図１〜図４を参照して行
なう。ここで、図１〜図３はこの発明の方法の要部を示
す工程図であり、いずれの図も、図６などと同様に図５
に示したゲート電極の本来のゲート部分及びパッド部の
各断面を並べて示してある。また、図４は第１のマスク
形成用のレジストパタンの状態や、第２のマスク形成に
用いるホトマスクの説明に供する平面図である。しか
し、いずれの図もこの発明を理解できる程度に概略的に
示してあるにすぎない。

【００１９】先ず、素子間分離領域、ソース・ドレイン
領域（いずれも図示せず）の形成の済んだ半導体下地と
しての例えばＧａＡｓ基板３１上に、プラズマＣＶＤ法
により、第２のマスク形成用薄膜としてこの場合ＳｉＮ
膜３３を例えば１００ｎｍの膜厚で形成する（図６
（Ａ）、（Ｂ））。

【００２０】次に、このＳｉＮ膜３３上にネガ型レジス
ト層を形成し、このレジスト層を上述のＰＥＬ法により
露光しその後現像してレジストパタン３５を得る。この
ように得られたレジストパタン３５の断面形状は図６
（Ｃ）のようになり、平面形状は図４（Ａ）のようにな
る。この図４（Ａ）において斜線を付した部分がレジス
トが残存している部分である。また、この図４（Ａ）に
おいて、１１ｘ、１３ｘ，１９ｘで示した部分がそれぞ
れレジストが除去されている部分である。これら除去部
分のうちの１１ｘで示した部分は本来のゲートが後にリ
フトオフ法により形成される部分、１３ｘはパッドが同
じく形成される部分、１９ｘはエッチング液の流動を図
るため形成された開口である。なお、レジストとしてこ
の場合ＦＳＭＲ（冨士薬品工業（株）製のネガ型レジス
ト）を用いる。また、レジスト層の厚さを０．７μｍと
している。また、露光装置としてｉ線投影露光装置を用
いる。また、露光量は２５０ｍＪ／ｃｍ² としている。
また、用いるレチクルは、ＦＥＴの本来のゲート電極に
相当する部分が位相シフタのエッジラインとされ、図５
（Ａ）に示したパツド部１３や、エッチング液流動用の
構成成分１９に対応する部分は遮光部とされているレチ
クルである。なお、位相シフタのエッジラインのうち
の、本来のゲート電極部分用ではないエッジラインが未
露光部になるがこの手当ては特開平４−７６５５１号公
報に詳しいので省略する。

【００２１】次に、このレジストパタン３５をマスクと
してＳｉＮ膜３３をＲＩＥ法により選択的にエッチング
しこのＳｉＮ膜３３にゲート部用開口部３３ａとパッド
部用開口部３３ｂとをそれぞれ形成する（図７
（Ａ））。これら開口部３３ａ，３３ｂの形成されたシ
リコン窒化膜がこの場合第１のマスク３３ｘとなる。そ
して、この第１のマスク３３ｘのゲート部用開口部３３
ａの幅Ｗ₀ によって、Ｔ字型ゲート電極の基部の寸法が
決定される。

【００２２】次に、レジストパタン３５を除去する。そ
の後、この試料上に再びネガ型レジスト（ＦＳＭＲ）を
用いてレジスト層３７を形成し（図７（Ｂ））、その
後、このレジスト層３７に対し露光を行なう。この発明
では、この露光の際のホトマスク（レチクル）として、
図４（Ｂ）に示したように、ホトマスクのパッド部形成
用の遮光部に当たる部分Ｑの開口幅が、上述のレジスト
パタン３５を得るために用いたホトマスクの開口幅（図
４（Ａ）中破線Ｒで示したもの）よりこの場合寸法Ｙだ
け小さくされたホトマスク６１（以下、「第２のマスク
形成用ホトマスク６１」という。）を用いる。

【００２３】ここで、上述の寸法Ｙは、この場合主に、 Ｙ＝（後にゲート電極形成用薄膜を形成するためになさ
れる蒸着時の蒸着金属の広がり具合）＋（レジストパタ
ン３５に対する第２のマスク形成用ホトマスク５１のマ
スク合わせ精度） によって決定している。また、この第２のマスク形成用
ホトマスク５１においてゲート部形成用の遮光部に当た
る部分の幅Ｘは、Ｔ字型電極の上部側の幅を規定するも
のである。この幅Ｘは必要とされるゲート抵抗値に応じ
決定すれば良い。

【００２４】図１（Ａ）は、上述の第２のマスク形成用
ホトマスク６１を用いて露光しその後現像して得られた
第２のマスク６３を示した断面図である。この図１
（Ａ）から理解できるように、第２のマスク６３のゲー
ト部での開口幅Ｗと第１のマスク３３ｘのゲート部での
開口幅Ｗ₀ との関係は、従来と同様に（即ち、図７
（Ｃ）と同様に）前者の方が広くなる。しかし、第２の
マスク６３のパッド部での開口幅Ｗ₃ は第１のマスク３
３ｘのパッド部での開口幅Ｗ₂ より狭くなる。さらに、
この場合は、パッド部において第２のマスク６３が第１
のマスク３３ｘを覆うようになっている。第１のマスク
３３ｘを第２のマスク６３により覆うようにすると、第
１のマスク３３ｘ上にゲート電極形成用薄膜が乗り上が
ることを確実に防止できるからである。

【００２５】次に、この場合は、リセスを得るために、
半導体下地３１を好適なエッチャントにより一部除去す
る。これにより、半導体下地３１のゲート部辺りにリセ
ス３９が形成できると共に、パッド部にも同様にリセス
４１が形成される（図２（Ｂ））。

【００２６】次に、この試料上全面にゲート電極形成用
薄膜４３としてこの場合膜厚が２０ｎｍのＴｉ（チタ
ン）膜及び膜厚が５００ｎｍのＡｌ（アルミニウム）膜
を例えば電子ビーム蒸着法により順に形成する（図１
（Ｃ））。その後、第２のマスク６３（レジストパタン
６３）を好適な有機溶剤により除去することにより薄膜
４３の不要部分を共に除去（リフトオフ）する。これに
より、ゲート電極の本来のゲート部分は断面がＴ字型に
なっており、ゲート電極のパッド部は台形型になってい
るゲート電極が得られる（図２（Ａ）参照）。なお、図
２（Ａ）ではゲート電極の本来のゲート部分の図示は省
略しゲート電極のパッド部分４５ｐのみ図示してある
（以下の図２（Ｂ）及び（Ｃ）並びに図３において同
じ）。

【００２７】次に、第１のマスク３３ｘとして用いてい
たシリコン窒化膜をプラズマエッチング法により除去す
る（図２（Ｂ））。次に、その試料上に層間絶縁膜４７
として例えばプラズマＣＶＤ法によりシリコン窒化膜を
形成する（図２（Ｃ））。さらに、この層間絶縁膜４７
のパッド４５ｐ上に当たる所定部分に公知のリソグラフ
ィ技術及びエッチング技術によりコンタクトホール４９
を形成し（図３（Ａ））、さらに、パッド４５ｐに接続
される外部配線５１を公知の方法により形成する（図３
（Ｂ））。

【００２８】この発明の方法では、パッド４５ｐをひさ
し部が無いものとできる。このため、ひさし部を有して
いた従来のパッド部（図９（Ｃ）のパッド４５参照）に
比べ、パッド部上に形成される層間絶縁膜の平坦化も容
易となるので、外部配線のステップカバレージも良好に
なるから、外部配線５１の一部の膜厚が薄くなるような
ことはない。

【００２９】上述においては、この発明の電極及びパッ
ドの形成方法並びにホトマスクセットの実施例について
説明したが、これらの発明は上述の実施例に限られな
い。

【００３０】例えば、上述においてはリセス構造を有す
るＦＥＴのゲート電極形成例を示したがリセスを有しな
いＦＥＴのゲート電極形成にもこの発明は勿論適用でき
る。

【００３１】また、上述においてはゲート電極を形成す
る場合の例を示したがこの発明はＴ字型電極とこれに接
続されるパッドを必要とする場合すべてに適用できるこ
とは明らかである。

【００３２】また、上述の実施例では、第１のマスク３
３ｘを形成するためのレジストパタン３５の露光をＰＥ
Ｌ法により行なった。これは位相シフト法の利点を活か
して微細なゲート長のゲート部を形成できるからであっ
た。しかし、レジストパタン３５形成のための露光を、
位相シフト法によらない通常の露光法で行なっても勿論
良い。

【００３３】また、実施例中で説明した使用材料、成膜
方法及び、膜厚などの条件はこの発明の一例にすぎずこ
れら条件にこの発明が限定されるものではない。例え
ば、第１のマスク３３ｘの形成材料としてシリコン窒化
膜を用いたが、第１のマスク３３ｘの形成材料は、第２
のマスク形成の際に使用されるレジスト、現像液、リン
ス液に溶けることなく、かつ、開口部形成が可能で然も
電極（ゲート電極）形成後に選択的に除去できる材料で
あれば他の材料でも良い。また、上述においてはゲート
電極形成用薄膜を蒸着法で形成していたが、この薄膜を
他の成膜法例えばスパッタ法で行なう場合もこの発明は
適用できる。

【００３４】

【発明の効果】上述した説明からも明らかなように、第
一発明の電極及びパッドの形成方法によれば、所望のＴ
字型の断面形状を有する電極部と、ひさし部が無い断面
例えば台形形状の断面を有するパッド部とを、同時工程
で形成できる。よって、パッド部にひさし部があるため
に従来生じ易かった外部配線の一部の膜厚が薄くなると
いう問題点を解決でき、良好な配線形成が可能になる。

【００３５】また、第二発明のホトマスクセットによれ
ば、第一発明を容易に実施できる。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｃ）は、実施例の要部説明に供する
工程図である。

【図２】（Ａ）〜（Ｃ）は、実施例の要部説明に供する
図１に続く工程図である。

【図３】（Ａ）及び（Ｂ）は、実施例の要部説明に供す
る図２に続く工程図である。

【図４】（Ａ）及び（Ｂ）は、実施例の要部説明に供す
る図である。

【図５】（Ａ）は従来及びこの実施例の説明に供する図
であり、電極とパッドとの関係を説明するための図、
（Ｂ）はＴ字型電極の説明図である。

【図６】（Ａ）〜（Ｃ）は、従来及び実施例の説明に供
する工程図である。

【図７】（Ａ）〜（Ｃ）は、従来及び実施例の説明に供
する図６に続く工程図である。

【図８】（Ａ）〜（Ｃ）は、従来技術の説明に供する図
７に続く工程図である。

【図９】（Ａ）〜（Ｃ）は、従来技術の問題点の説明に
供する図である。

【符号の説明】

３１：半導体下地（例えばＧａＡｓ基板） ３３：第１のマスク形成用薄膜（例えばＳｉＮ膜） ３３ｘ：第１のマスク ３５：第１のマスク形成用のレジストパタン ６３：第２のマスク ４３：ゲート電極
形成用薄膜 ４５ｐ：この発明に係るゲート電極のパッド ４７：層間絶縁膜 ４９：コンタクト
ホール ５１：外部配線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体下地上に第１の開口幅を有する第
   １のマスクと前記第１の開口幅より広い第２の開口幅を
   有する第２のマスクとをこの順に形成し、これら第１及
   び第２のマスク形成状態の半導体下地上に電極形成用薄
   膜を形成し、前記第２のマスクを除去することにより前
   記電極形成用薄膜の不要部分を共に除去し、前記半導体
   下地上に断面がＴ字型の電極及びこれと接続されたパッ
   ド部を形成する方法において、 第２のマスクのパッド部に当たる部分の開口幅が第１の
   マスクの同様な部分の開口幅より小さくなるように第２
   のマスクを形成することを特徴とする電極及びパッドの
   形成方法。
2. 【請求項２】 断面がＴ字型の電極及びこれと接続され
   たパッド部の形成に用いるホトマスクセットであって、 電極及びパッド部形成用部分が所定寸法とされた第１の
   ホトマスクと、 前記電極形成用部分に対応する部分の寸法が前記第１の
   ホトマスクにおける寸法より大きくされ、かつ、前記パ
   ッド部形成用部分に対応する部分の寸法が前記第１のホ
   トマスクにおける寸法より小さくされた第２のホトマス
   クとから成ることを特徴とするホトマスクセット。