JPH05218095A

JPH05218095A - 半導体装置の製造方法

Info

Publication number: JPH05218095A
Application number: JP4297128A
Authority: JP
Inventors: Tadashi Saito; 正齊▲藤▼; 和之 ▲猪▼口; Kazuyuki Inoguchi
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1991-11-27
Filing date: 1992-11-06
Publication date: 1993-08-27

Abstract

(57)【要約】（修正有）【目的】Ｔ字型ゲート電極を有する半導体素子の生産
性を向上する。【構成】レジスト５２を介し下層マスク４８をエッチ
ングし下層マスク４８にゲート電極形成用窓４８ａを形
成する。次に下層マスク４８上に他のレジスト５４を形
成し、上述の露光マスクを用いてレジスト５４を露光す
る。然る後レジスト５４を現像しゲート電極形成用の他
の窓をレジスト５４に形成する。共通の露光マスクを用
いてもレジスト５４の露光量をレジスト５２よりも少な
くすることにより、ゲート電極形成用の他の窓を窓４８
ａよりも幅広く形成できる。従ってＥＢ直接描画法を用
いなくとも縮小投影露光法で露光量を制御することによ
りゲート電極形成用の幅狭な窓４８ａと幅広な他の窓と
を形成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は断面形状がＴ字形状の
電極を形成する方法に関する。

【０００２】

【従来の技術】マイクロ波回路に用いるＭＥＳＦＥＴ、
ＨＥＭＴ等のＦＥＴでは、低雑音化のためにゲート長を
短縮することが望まれる。しかしゲート長の短縮に伴っ
てゲート抵抗が増大する。ゲート抵抗の増大は低雑音化
を妨げるものである。そこでゲート長の短縮とともにゲ
ート抵抗を低減できるＴ字型ゲート電極が提案されてい
る。Ｔ字型ゲート電極の形成方法として、例えば文献
１：電子情報通信学会技術報告ＥＤ９０−９２、ｐｐ３
７〜４３に開示されている方法がある。

【０００３】図１０（Ａ）〜（Ｂ）及び図１１（Ａ）〜
（Ｂ）は上記文献に開示されている従来のＴ字型電極の
形成工程の説明に供する断面図である。

【０００４】従来の形成方法にあっては、まず、図１０
（Ａ）にも示すように、ＧａＡｓ基板１０上に、低感度
で高分解能な下層レジスト１２と高感度な上層レジスト
１４とを順次に積層する。

【０００５】次に図１０（Ｂ）にも示すように、電子ビ
ーム直接描画装置を用いて、上層レジスト１４及び下層
レジスト１２を露光し、然る後、上層レジスト１４及び
下層レジスト１２を現像し、これらレジスト１４及び１
２にＧａＡｓ基板１０を露出する窓１６を形成する。同
じ露光量で上層レジスト１４及び下層レジスト１２を露
光しても、上層レジスト１４は下層レジスト１２よりも
現像液に解ける部分が多くなるので、断面Ｔ字形状の窓
１６を形成出来る。

【０００６】次に図１１（Ａ）にも示すように、ゲート
電極形成用の材料層１８を窓１６を介し露出する基板１
０面及び下層レジスト１２上に積層させる。

【０００７】次に図１１（Ｂ）にも示すように、下層レ
ジスト１２及び上層レジスト１４を除去し、断面形状が
Ｔ字形状のゲート電極２０を得る。ゲート電極２０基部
の幅を狭くすることによってゲート長を実効的に短縮す
ることができ、またゲート電極２０頭部の幅を広くする
ことによってゲート電極２０の抵抗を低減することがで
きる。

【０００８】

【発明が解決しようとする課題】しかしながら電子ビー
ム直接描画装置を用いてレジストを露光する場合、電子
ビームでゲート電極形状を描くようにレジストを露光す
るので、描画に時間がかかり、このため生産性が低くな
る。

【０００９】この発明の目的は、上述した従来の問題点
を解決するため、投影露光法によりＴ字型の電極特にゲ
ート電極を形成できるようにした半導体装置の製造方法
に関する。

【００１０】

【課題を解決するための手段】この目的の達成を図るた
め、この発明の半導体装置の製造方法は、基材上に電極
形成用の下層マスクを形成する工程と、下層マスク上に
ネガ型の第一レジストを塗布する工程と、位相シフタを
備える露光用マスクを用いて第一レジストを露光し、位
相シフタのエッジに対応する細線状の第一未露光部分を
第一レジストに形成する工程と、第一レジストを現像し
て第一未露光部分を除去し、第一レジストパターンを形
成する工程と、下層マスクを第一レジストパターンを介
してエッチングし、下層マスクに基材を露出する細線状
の窓を形成する工程と、第一レジストパターンを除去
し、窓を形成した下層マスク上にネガ型の第二レジスト
を塗布する工程と、露光用マスク用い第一レジストの露
光量よりも少ない露光量で第二レジストを露光し、窓上
に配置され窓よりも広い細線状の第二未露光部分を第二
レジストに形成する工程と、第二レジストを現像して第
二未露光部分を除去し、電極形成用の上層マスクとして
の第二レジストパターンを形成する工程と、下層及び上
層マスクを介して基材上に電極材料を積層した後、これ
ら下層及び上層マスクを除去する工程とを含むことを特
徴とする。

【００１１】

【作用】このような製造方法によれば、露光用マスクの
位相シフタは光の位相をほぼ１８０°ずらし、従って露
光用マスクを位相シフタを介し透過した光の位相と露光
用マスクを位相シフタを介さないで透過した光の位相と
は、ほぼ１８０°ずれる。この露光用マスクを用いて投
影露光法によりネガ型レジストを露光すると、ネガ型レ
ジストの位相シフタエッジに対応する部分（以下、エッ
ジ対応部分と称す）に照射される光の強度は、光の干渉
により弱くなる。

【００１２】従ってエッジ対応部分を現像液に溶解する
性質が失われない程度に露光できるので、エッジ対応部
分に実質的に露光されていない未露光部分を形成でき
る。しかもこのエッジ対応部分に非常に幅狭い細線状の
未露光部分を形成できる。数値をこれに限定するもので
はないが例えば０．２５μｍ以下の幅の未露光部分を形
成することが可能である。そしてエッジ対応部分に形成
される未露光部分の幅（或は面積）は露光量によって制
御できる。露光量を増加させると未露光部分の幅は減少
し、また露光量を減少させると未露光部分の幅は増加す
る。従って第一及び第二レジストの露光に共通の露光用
マスクを用いても、露光量を制御することによって、第
一レジストの未露光部分よりも広い幅を有する未露光部
分を第二レジストに形成できる。

【００１３】

【実施例】以下、図面を参照し、この発明の実施例につ
き一例を挙げて説明する。この実施例では、一例として
Ｔ字型のゲート電極とゲート電極パッドとを並行して形
成する例につき説明する。

【００１４】この実施例では、Ｔ字型のゲート電極の平
面形状を所望の電極パタン形状に形成するため、位相シ
フタを備える露光用マスク（以下、露光用第一マスクと
称す）に加え、位相シフタのエッジの電極パタン部分と
対応する位置に遮光部を備え位相シフタのエッジの非電
極パタン部分と対応する位置に光透過部を備える他の露
光用マスク（以下、露光用第二マスクと称す）を用い
る。

【００１５】図１（Ａ）はこの実施例で用いる露光用第
一マスクの構成を概略的に示す平面図、及び図１（Ｂ）
は図１（Ａ）のＩＢ−ＩＢ線に沿って取った断面図であ
る。この実施例の露光用第一マスク２２は、図１にも示
すように、ゲート電極パッドを形成するのに用いる第一
遮光部２４とＴ字型のゲート電極を形成するのに用いる
位相シフタ２６とを第一の透光性基板の透光部２８に設
けて成り、位相シフタ２８のエッジ２６ａを第一遮光部
２４から透光部２８の第一遮光部２４を設けていない領
域まで延在させて配置する。

【００１６】第一遮光部２４の平面形状は矩形状であ
る。この遮光部２４のＹ方向に延在する第一の辺の長さ
をＷ1 としまた第一の辺と直交してＸ方向に延在する第
二の辺の長さを例えばＷ2 ＋２ＷX としてある。Ｗ1 は
ゲート電極パッドのＸ方向に延在する辺の設計上の実寸
に投影露光装置の縮小比ｔの逆数を乗じた値、及びＷ2
はゲート電極パッドのＹ方向に延在する辺の設計上の実
寸に投影露光装置の縮小比ｔの逆数を乗じた値を示す。

【００１７】またＷX は露光用第一マスク２２と後述す
る露光用第二マスク３０との間のＸ方向における位置ず
れ予想量であり、図１（Ａ）のＸ方向において、第一遮
光部２４の左端位置を、露光用第一マスク２２上でのゲ
ート電極パッド左端に対応する位置からＷX だけ離間さ
せた位置とし、さらに図１のＸ方向において、第一遮光
部２４の右端位置を、露光用第一マスク２２上でのゲー
ト電極パッド右端に対応する位置からＷX だけ離間させ
た位置としている。

【００１８】図２（Ａ）はこの実施例で用いる露光用第
二マスクの構成を概略的に示す平面図、及び図２（Ｂ）
は図２（Ａ）のＩＩＢ−ＩＩＢ線に沿って取った断面図
である。この実施例の露光用第二マスク３０は、図２に
も示すように、ゲート電極パッドを形成するのに用いる
第二遮光部３２とＴ字型のゲート電極を形成するのに用
いる第三遮光部３４とを第二透光性基板の透光部３６に
設けて成る。第二遮光部３２を露光用第一マスク２２の
第一遮光部２４と相対応する位置に配置し、さらに第三
遮光部３４を露光用第一マスク２２のエッジ２６ａのゲ
ート電極パタン部分と相対応させて配置し、これら遮光
部３２及び３４を結合させて設ける。そして露光用第一
マスク２２のエッジ２６ａの非ゲート電極パタン部分と
対応する位置には、第二遮光部３２及び第三遮光部３４
を設けていない透光部３６のみの領域を設ける。

【００１９】第二遮光部３２の平面形状は矩形状であ
る。この遮光部３２のＸ方向に延在する第二の辺の長さ
をＷ2 とし、また第二の辺と直交してＹ方向に延在する
第一の辺の長さをＷ1 ＋２ＷY としてある。ＷY は露光
用第一マスク２２と露光用第二マスク３０との間のＹ方
向における位置ずれ予想量であり、図２（Ａ）のＹ方向
において、第二遮光部３２の上端位置を、露光用第二マ
スク３０上でのゲート電極パッド上端に対応する位置か
らＷY だけ離間させた位置とし、さらに図２（Ａ）のＹ
方向において、第二遮光部３２の下端位置を、露光用第
二マスク３０上でのゲート電極パッド下端に対応する位
置からＷY だけ離間させた位置としている。

【００２０】次に、上述した露光用第一マスク２２及び
第二マスク３０を用いた２度の露光により、レジストに
形成される未露光部分（潜像）につき説明する。

【００２１】レジストを露光用第一マスク２２を用いて
露光し（第１回目の露光）、次いで露光用第二マスク３
０を用いて露光する（第２回目の露光）場合を考える。
図３（Ａ）及び（Ｂ）は第１回目及び第２回目の露光に
より形成されるレジストの未露光部分の様子を示す平面
図である。

【００２２】図３（Ａ）にも示すように、第１回目の露
光では、レジスト３８の第一遮光部２４対応部分にパッ
ド形成用の未露光部分４０が、またレジスト３８の位相
シフタ２６エッジ対応部分にゲート電極形成用の未露光
部分４２が形成される。

【００２３】そして第１回目の露光ののち露光用第二マ
スク３０のマスク合わせを行って、第２回目の露光を行
う。この際、図３（Ａ）にも示すように、露光用第二マ
スク３０の第二遮光部３２の左辺が露光用第一マスク２
２の第一遮光部２４の左辺と重なるようにＸ方向に位置
ずれした状態でマスク合わせが行われたものとする。こ
の場合に、露光用第二マスク３０の第二遮光部３２及び
第三遮光部３４によってレジスト３８上に形成される光
の遮光領域を、図３（Ａ）中、符号４４に付して示す。
この場合でも、露光用第二マスク３０が備える第二遮光
部３２及び第三遮光部３４のＸ方向における幅はマスク
合わせにおける位置ずれ予想量を考慮してあるので、図
３（Ｂ）にも示すように、第２回目の露光において、ゲ
ート電極形成用の未露光部分４２のうちゲート電極パタ
ン部分を露光しないようにしながら非ゲート電極パタン
部分を露光できる。しかもパッド形成用の未露光部分の
Ｘ及びＹ方向における辺の長さを所定の設計寸法Ｗ1 ×
ｔ及びＷ2 ×ｔとすることができる。露光用第二マスク
３０及び露光用第一マスク２２の順にこれらマスクを用
いて、２度の露光を行っても、図３（Ｂ）に示すと同様
のパターン形状を有する未露光部分４０及び４２を形成
できる。この実施例では、露光用第一マスク２２及び露
光用第二マスク３０を用いた２度の露光により、例えば
図３（Ｂ）に示す未露光部分４０及び４２と等価な平面
形状を有するゲート電極パッド及びゲート電極を形成す
る。

【００２４】ここでは露光用第一マスク２２及び露光用
第二マスク３０のマスク合わせでこれらマスクの位置が
Ｘ方向にずれた場合の例を図３に示して説明したのみで
あるが、これらマスクの位置がＸ及び又はＹ方向に位置
ずれしても図３（Ｂ）に示す未露光部分４０と面積及び
形状が等しいパッド形成用の未露光部分を形成すること
ができる。

【００２５】次に上述した露光用第一マスク２２及び露
光用第二マスク３０を用いてＴ字型のゲート電極とゲー
ト電極パッドとを形成する工程につき説明する。図４〜
図６はこの実施例の説明図であり、Ｔ字型のゲート電極
の形成に着目して示す工程図である。これら図は、図３
（Ａ）のＩＩＩ−ＩＩＩ線に沿って取った断面に対応す
る断面を示す。

【００２６】まず、図４（Ａ）にも示すように、Ｔ字型
の電極を形成すべき基材４６を用意する。この実施例で
は、Ｔ字型電極としてゲート電極を形成するので基材４
６は電界効果トランジスタの能動層（図示せず）を備え
る。さらに基材４６は、図示せずも、電界効果トランジ
スタの素子間分離に供するフィールド酸化膜と能動層上
に設けたソース電極（オーミック電極）及びドレイン電
極（オーミック電極）とを備える。

【００２７】次に図４（Ｂ）にも示すように、基材４６
上に電極形成用の下層マスク４８を形成する。この実施
例では下層マスク４８を膜厚１０００Å（オングストロ
ーム）程度のＳｉＮ膜とする。例えばＰＣＶＤ（ｐｌａ
ｓｍａｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔ
ｉｏｎ）法により、ＳｉＮ膜を形成する。

【００２８】基材及び又は電極を実質的に損傷しないよ
うに下層マスク４８をエッチング除去できるのであれ
ば、下層マスク４８をＳｉＮ膜以外のものとしてもよ
い。例えば、下層マスク４８として、ＳｉＯ₂膜、Ｓｉ
ＯＮ膜及びそのほかの無機絶縁膜や、ネガ型レジストと
混和せず従ってネガ型レジストを変質させないレジス
ト、ポリイミド及びそのほかの有機絶縁膜や、ポリシリ
コン膜及びそのほかの導電性膜であってもよい。

【００２９】次に図４（Ｃ）にも示すように、下層マス
ク４８上にネガ型の第一レジスト５０を塗布する。この
実施例では、ネガ型の第一レジスト５０としてＦＳＭＲ
（冨士薬品工業（株）社製）を用い、第一レジスト５０
を膜厚０．７μｍ程度に塗布する。

【００３０】次に図４（Ｄ）にも示すように、位相シフ
タ２６を備える露光用第一マスク２２を用いて第一レジ
スト５０を露光し、位相シフタ２６のエッジ２６ａに対
応する細線状の第一未露光部分５０ｂを第一レジスト５
０に形成する。この実施例では、ステッパとしてｉ線投
影露光装置ＲＡ１０１ＶＬＩＩ（（株）日立製作所製）
を用い、第一レジスト５０の露光量を２５０ｍＪ・ｃｍ
^-2程度とする。

【００３１】第一レジスト５０には、例えば図３（Ａ）
に示す未露光部分４０及び４２と同様にして、パッド形
成用の未露光部分（図示せず）及びゲート電極形成用の
未露光部分５０ｂが形成される。また例えば位相シフタ
２６の膜厚を制御することにより、露光用第一マスク２
２を位相シフタ２６を介し透過する露光光の位相と露光
用第一マスク２２を位相シフタ２６を介さずに透過する
露光光の位相とを１８０°ずらせる。この結果、第一レ
ジスト５０の位相シフタ２６エッジ対応部分の露光量
は、このエッジ対応部分の現像液に対する溶解特性を変
化させない程度に減じられ、従って実質的に露光されて
いない細線状の未露光部分５０ｂをこのエッジ対応部分
に形成できる。

【００３２】次いでこの実施例では、露光用第二マスク
３０を用いて第一レジスト５０を露光し、第一レジスト
５０に所定のパタン形状を有するパッド形成用の未露光
部分（図示せず）及びゲート電極形成用の未露光部分５
０ｂを形成する。この実施例では、例えば図３（Ｂ）に
示す未露光部分４０及び４２と同様にして、第一レジス
ト５０に、所定形状を有するパッド形成用の未露光部分
と所定形状を有するゲート電極形成用の未露光部分５０
ｂとを形成する。

【００３３】次に図５（Ａ）にも示すように、第一レジ
スト５０を現像して未露光部分５０ｂを除去し、第一レ
ジストパターン５２を形成する。この実施例では、第一
レジスト５０を現像してパッド形成用の未露光部分及び
ゲート電極形成用の未露光部分５０ｂを除去し、第一レ
ジスト５０にパッド形成用の窓（図示せず）及びゲート
電極形成用の窓５２ａを形成し、これら窓を有する第一
レジストパターン５２を得る。第一レジストパターン５
２のパッド形成用及びゲート電極形成用の窓を介し下層
マスク４８を部分的に露出する。

【００３４】露光用第一マスク２２を用いて第一レジス
ト５０を露光する際の露光量を２５０ｍＪ・ｃｍ^-2程度
とした場合、窓５２ａのゲート電極長さ方向における開
口長Ｈ１を０．１５μｍ程度とすることができる。ここ
では、ゲート電極長さ方向は位相シフタ２６のエッジと
直交する方向とした。

【００３５】次に図５（Ｂ）にも示すように、下層マス
ク４８を第一レジストパターン５２を介してエッチング
し、下層マスク４８に基材４６を露出する細線状の窓４
８ａを形成する。この実施例では、下層マスク４８を異
方性エッチング例えば反応性イオンエッチングによりエ
ッチングし、下層マスク４８に、パッド形成用の窓（図
示せず）及びゲート電極形成用の窓４８ａを形成する。

【００３６】次に図５（Ｃ）にも示すように、第一レジ
ストパターン５２を除去し、窓４８ａを形成した下層マ
スク４８上にネガ型の第二レジスト５４を塗布する。こ
の実施例では、ネガ型の第二レジスト５４としてＦＳＭ
Ｒ（冨士薬品工業（株）社製）を用い、第二レジスト５
４を膜厚０．７μｍ程度に塗布する。

【００３７】次に図５（Ｄ）にも示すように、露光用第
一マスク２２を用い第一レジスト５０の露光量よりも少
ない露光量で第二レジスト５４を露光し、下層マスクの
窓４８ａ上に配置されこの窓４８ａよりも広い細線状の
第二未露光部分５４ｂを第二レジスト５４に形成する。
この実施例では、第一レジスト５０の露光に用いたステ
ッパを用い、第一レジスト５０の露光量よりも少ない露
光量例えば１００ｍＪ・ｃｍ^-2程度で、第二レジスト５
４を露光し、第二レジスト５４に、パッド形成用の未露
光部分（図示せず）及びゲート電極形成用の未露光部分
５４ｂを形成する。これら第二レジスト５４のパッド形
成用の未露光部分及びゲート電極形成用の未露光部分５
４ｂを、平面的に見て、下層マスク４８のパッド形成用
の窓及びゲート電極形成用の窓４８ａと重なり合うよう
に形成する。第二レジスト５４の露光量を第一レジスト
５０の露光量よりも少なくした場合、第二レジスト５４
及び第一レジスト５０の第一遮光部２４に対応するパッ
ド形成用の未露光部分の平面形状はほぼ等しくなるが、
第二レジスト５４及び第一レジスト５０の位相シフタ２
６に対応するゲート電極形成用の未露光部分の平面形状
は第二レジスト５４のほうがより広くなる。

【００３８】従ってこの場合、現像によりゲート電極形
成用の未露光部分５４ｂが除去されて第二レジスト５４
に形成される窓の、ゲート電極長さ方向における開口長
Ｈ２は、第一レジスト５０に形成されるゲート電極形成
用の窓５２ａの開口長Ｈ１よりも広くなる。第二レジス
ト５４の露光量を１００ｍＪ・ｃｍ^-2程度とした場合に
は、第二レジスト５４の開口長Ｈ２を０．３５μｍ程度
とすることができる。この点につき図７を参照し、説明
する。

【００３９】図７は位相シフタを備える露光用第一マス
クを用いてレジストを露光した場合において、レジスト
の露光量（ドーズ量）とレジストの位相シフタエッジ対
応部分に形成される窓の幅との関係を示す図である。図
７の縦軸に位相シフタエッジ対応部分の窓の、位相シフ
タエッジに直交する方向（この実施例ではゲート電極長
さ方向）における開口長Ｈ２（μｍ）を取り、及び横軸
にレジストの露光量（ｍＪ・ｃｍ^-2）を取って示した。
尚、これら未露光部分の幅及び露光量の関係の詳細につ
いては文献：１９９０ＩＥＤＭＴｅｃｈｎｉｃａｌ
Ｄｉｇｅｓｔｐ３３．３．１〜３３．３．４を参照さ
れたい。

【００４０】図７からも理解できるように、露光用第一
マスク２２を用いてレジストを露光した場合、現像によ
り位相シフタエッジ対応部分に形成れるレジストの窓の
開口長Ｈ２は、このレジストの露光量の減少と共に増加
する。

【００４１】従って共通の露光用第一マスク２２を用い
て第一レジスト５０及び第二レジスト５４を露光して
も、第二レジスト５４の露光量を第一レジスト５０の露
光量よりも少なくすることにより第二レジスト５４の開
口長Ｈ２を第一レジスト５０の開口長Ｈ１よりも広くす
ることができる。下層マスク４８のゲート電極形成用窓
の、ゲート電極長さ方向における開口長Ｈ３は開口長Ｈ
１と等しいので、第二レジスト５４の開口長Ｈ２は下層
マスク４８の開口長Ｈ３よりも広くなる。

【００４２】次いでこの実施例では、露光用第二マスク
３０を用いて第二レジスト５４を露光し、第二レジスト
５４に所定のパタン形状を有するパッド形成用の未露光
部分（図示せず）及びゲート電極形成用の未露光部分５
０ｂを形成する。この実施例では、例えば図３（Ｂ）に
示す未露光部分４０及び４２と同様にして、第二レジス
ト５４に所定形状を有するパッド形成用の未露光部分と
所定形状を有するゲート電極形成用の未露光部分５４ｂ
とを形成する。

【００４３】次に図６（Ａ）にも示すように、第二レジ
スト５４を現像して第二未露光部分５４ｂを除去し、電
極形成用の上層マスクとしての第二レジストパターン５
６を形成する。この実施例では、第二レジスト５４を現
像してパッド形成用の未露光部分（図示せず）及びゲー
ト電極形成用の未露光部分５４ｂを除去し、第二レジス
ト５４にパッド形成用の窓（図示せず）及びゲート電極
形成用の窓５６ａを形成し、これら窓を有する第二レジ
ストパターン５６を得る。第二レジストパターン５６の
パッド形成用及びゲート電極形成用の窓と下層マスク４
８のパッド形成用及びゲート電極形成用の窓を介し基材
４６を部分的に露出する。以下、第二レジストパターン
５６を上層マスク５６と称す。

【００４４】次いでこの実施例では、上層マスク５６及
び下層マスク４８を介し露出する基材４６部分にリセス
５７を形成する。例えばウェットエッチングにより深さ
１０００Å程度のリセス５７を形成する。

【００４５】次に図６（Ｂ）〜（Ｄ）にも示すように、
下層マスク４８及び上層マスク５６を介して基材４８上
に電極材料５８を積層した後、これらマスク４８及び５
６を除去する。この実施例では、電極材料５８は基材４
６側から順次に設けたＴｉ膜及びＡｌ膜からなる２層構
造の膜であり、２層構造の電極材料５８をゲート電極及
びパッド形成用の電極材料とする。そして電子ビーム蒸
着法により、膜厚２００Å程度のＴｉ膜及び膜厚５００
０Å程度のＡｌ膜を順次に電極材料５８として積層させ
る（図６（Ｂ））。次いで有機溶剤を用いて上層マスク
５６を除去することにより電極材料５８をリフトオフす
る。基材４６上に残存する電極材料４８がゲート電極６
０及びパッド（図示せず）を構成する（図６（Ｃ））。
上層マスク５６及び下層マスク４８が備えるパッド形成
用窓の平面形状はほぼ等しいのでパッドの断面形状はほ
ぼ矩形状となるが、上層マスク５６及び下層マスク４８
が備えるゲート電極形成用窓の平面形状は上層マスク５
６のほうがより広いのでゲート電極６０の断面形状はほ
ぼＴ字形状となる。次いで例えばプラズマエッチングに
より、下層マスク４８を基材４８から除去し（図６
（Ｄ））、ゲート電極６０及びパッドの形成を終了す
る。ゲート電極６０のゲート長は下層マスク４８が備え
る窓４８ａの開口長Ｈ３（＝Ｈ１）と等しく、例えば
０．１５μｍ程度となる。

【００４６】次に、この発明の半導体装置の製造方法を
適用したＤＣＦＬ（ＤｉｒｅｃｔＣｏｕｐｌｅｄＦＥ
ＴＬｏｇｉｃ）の製造工程について、図８、９を用い
て説明する。

【００４７】先ず、Ｏ⁺イオン注入により、素子間分離
領域７０が形成されたＧａＡｓ基板７１を準備する。こ
のＧａＡｓ基板７１には、図示していないがエピタキシ
ャル成長法により能動層が形成されている。（図８
（Ａ）参照）

【００４８】次に、ソース・ドレイン電極となるオーミ
ック電極７２は、リフトオフ法を用いて形成する。ここ
で、オーミック電極７２の間隔は３μｍとする。（図８
（Ｂ）参照）

【００４９】次に、ＧａＡｓ基板７１表面とオーミック
電極７２を覆うようにプラズマＣＶＤ（Ｃｈｅｍｉｃａ
ｌＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ）を用いて、
ＳｉＮ膜７３を１０００Å堆積する。（図８（Ｃ）参
照）

【００５０】次に、レジストを全面に塗布した後、この
レジストをパターニングし、このパターニングされたレ
ジスト７４をマスクとしてＲＩＥ（Ｒｅａｃｔｉｖｅ
ＩｏｎＥｔｃｈｉｎｇ）により、Ｅ−ＦＥＴ領域７５
内のオーミック電極７２上のＳｉＮ膜７３を除去する。
（図８（Ｄ）参照）

【００５１】次にレジスト７４を除去後、Ｅ−ＦＥＴ領
域７５及びＤ−ＦＥＴ領域７６用ゲートパターン形成の
ためのレジストを全面に塗布した後、このレジストをパ
ターニングし、このパターニングされたレジスト７７を
形成する。ここで、レジスト７７はネガ型レジストであ
る。レジスト７７はＦＳＭＲ（冨士薬品工業（株）製）
のものを用い、レジスト厚は０．７μｍとした。またレ
ジスト７７の露光はｉ線ステッパを用い、位相シフト法
の１つであるＰＥＬ（Ｐｈａｓｅ−ｓｈｉｆｔｅｒＥ
ｄｇｅＬｉｎｅ）法により行なう。露光条件として
は、Ｅ−ＦＥＴ領域７５のレジストパターンがベストフ
ォーカスで露光されるようにフォーカス条件を設定す
る。この目的は、開口部を逆テーパ状にするためであ
る。また露光量は２００ｍＪ・ｃｍ^-2とする。このと
き、Ｄ−ＦＥＴ領域７６ではオーミック電極７２上にＳ
ｉＮ膜７３があるためＥ−ＦＥＴ領域７５とはパターン
が形成される部分の光強度分布が異なり、Ｅ−ＦＥＴ領
域７５のレジスト断面形状が逆テーパ状になるのに対
し、Ｄ−ＦＥＴ領域７６は順テーパ形状となり、レジス
ト７７上部よりもレジスト下部が狭い形状となる。（図
８（Ｅ）参照）このゲートパターン用レジスト７７をマ
スクとしてＲＩＥによりＳｉＮ膜７３をエッチングす
る。ここでＳｉＮ膜７３の開口幅は、Ｅ−ＦＥＴ領域７
５の方がＤ−ＦＥＴ領域７６よりも広くなり、Ｅ−ＦＥ
Ｔ側で０．２μｍ、Ｄ−ＦＥＴ側で０．１５μｍとな
る。（図９（Ａ）参照）

【００５２】次に、レジスト７５を除去後、ゲートリフ
トオフのためのパターンをレジスト７８により形成す
る。ここでレジスト７８はＦＳＭＲを用い、レジスト厚
は、０．７μｍである。また、Ｅ−ＦＥＴ領域７５とＤ
−ＦＥＴ領域７６のレジスト７８の開口部の形状が逆テ
ーパ状になる理由は、開口幅を広く設定するため、フォ
ーカスマージンが広くなり、下地形状の影響を受け難く
くなるからである。（図９（Ｂ）参照）

【００５３】さらに、レジスト７８をマスクとしてＧａ
Ａｓ基板７１表面を１０００Å深さでリセスエッチング
する。（図９（Ｃ）参照）

【００５４】次に、Ｅ−ＦＥＴ領域７５及びＤ−ＦＥＴ
領域７６の各ゲートメタル７９を形成するため、Ｔｉ／
Ａｌ＝２００Å／５０００Åを電子ビーム蒸着法により
蒸着する。（図９（Ｄ）参照）

【００５５】次に、ゲートメタル７９蒸着後、リフトオ
フ法により、つまりレジスト７８を除去することによ
り、Ｅ−ＦＥＴ領域７５及びＤ−ＦＥＴ領域７６の各ゲ
ート電極８０が形成される。さらにＳｉＮ膜７３を除去
して、Ｅ−ＦＥＴとＤ−ＦＥＴが完成する。ここで、Ｅ
−ＦＥＴのゲート長は、０．２μｍ、Ｄ−ＦＥＴのゲー
ト長は０．１５μｍとなる。このように、この製造工程
によれば、ゲート長を変えて同一基板上にＦＥＴが作れ
るため、短チャネル効果により、同一のリセスエッチン
グであるにもかかわらず、Ｅ−ＦＥＴとＤ−ＦＥＴの作
り分けが可能となる。

【００５６】この発明は上述した実施例にのみ限定され
るものではなく、従って各構成成分の構成、形状、形成
材料、形成方法、数値的条件、配設位置及びそのほかを
任意好適に変更できる。この発明の半導体装置の製造方
法により種々の電気回路素子のＴ字型電極を形成するこ
とができ、例えばこの発明のＴ字型電極の形成方法によ
りＭＥＳＦＥＴ、ＨＥＭＴ、ＭＯＳＦＥＴ、ダイオード
或はバイポーラトランジスタの制御電極を幅が微細なＴ
字型電極として形成するようにしてもよい。またゲート
電極及びパッドの形成方法を上述した実施例のものに限
定するものではない。従ってリセスを形成しないように
してもよいし、或はゲート電極及びパッドを並行して形
成せずにこれらゲート電極及びパッドをそれぞれ個別の
形成工程で形成するようにしゲート電極形成に用いる露
光用第一及び第二マスクからパッド形成用の遮光部を取
り除いてゲート電極を形成するようにしてもよいし、或
はゲート電極及びパッドをそれぞれ個別の形成工程で形
成するようにして基材のゲート電極形成領域にリセスを
形成するようにしてもよい。またゲート電極以外のＴ字
型電極を形成するようにしてもよく、従って露光用第二
マスクを用いずに露光用第一マスクのみを用いてＴ字型
電極を形成するようにしてもよい。

【００５７】

【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体装置の製造方法によれば、露光用マスク
を位相シフタを介し透過した光の位相と露光用マスクを
位相シフタを介さないで透過した光の位相とは、ほぼ１
８０°ずれるので、この露光用マスクを用いて投影露光
法によりネガ型レジストを露光すると、ネガ型レジスト
の位相シフタエッジに対応する部分（エッジ対応部分）
に照射される光の強度は、光の干渉により弱くなる。従
ってエッジ対応部分を現像液に溶解する性質が失われな
い程度に露光できるので、エッジ対応部分に実質的に露
光されていない未露光部分を形成できる。しかもこのエ
ッジ対応部分に非常に幅狭い細線状の未露光部分を形成
できる。

【００５８】さらにエッジ対応部分に形成される未露光
部分の幅（或は面積）は露光量によって制御できるの
で、第一及び第二レジストの露光に共通の露光用マスク
を用いても露光量を制御することによって、第一レジス
トの未露光部分よりも広い幅を有する未露光部分を第二
レジストに形成できる。従ってＥＢ直接描画法を用いる
のではなく投影露光法特に縮小投影露光法により、Ｔ字
型電極を形成できるので、生産性を向上できる。また同
一の露光用マスクを用いても露光量を制御することによ
って第一レジストの未露光部分の幅を所望の幅に変更で
きるので、種々の幅を有するＴ字型電極を露光量の制御
という簡単な手法によって形成することができる。

【図面の簡単な説明】

【図１】（Ａ）及び（Ｂ）はこの発明の実施例で用いる
露光用第一マスクの構成を概略的に示す平面図及び断面
図である。

【図２】（Ａ）及び（Ｂ）はこの発明の実施例で用いる
露光用第二マスクの構成を概略的に示す平面図及び断面
図である。

【図３】（Ａ）及び（Ｂ）は露光用第一及び第二マスク
を用いた２度の露光でレジストに形成される未露光部分
の説明に供する平面図である。

【図４】（Ａ）〜（Ｄ）はこの発明の実施例で形成され
るＴ字型のゲート電極の形成工程を概略的に示す断面図
である。

【図５】（Ａ）〜（Ｄ）はこの発明の実施例で形成され
るＴ字型のゲート電極の形成工程を概略的に示す断面図
である。

【図６】（Ａ）〜（Ｄ）はこの発明の実施例で形成され
るＴ字型のゲート電極の形成工程を概略的に示す断面図
である。

【図７】露光用第一マスクを用いレジストを露光した場
合において、レジストに形成される窓の開口長とレジス
トの露光量との関係を示す図である。

【図８】（Ａ）〜（Ｅ）は、この発明を適用した半導体
装置の製造工程を概略的に示す断面図である。

【図９】（Ａ）〜（Ｅ）は、この発明を適用した半導体
装置の製造工程を概略的に示す断面図である。

【図１０】（Ａ）及び（Ｂ）は従来のＴ字型ゲート電極
の形成工程を概略的に示す断面図である。

【図１１】（Ａ）及び（Ｂ）は従来のＴ字型ゲート電極
の形成工程を概略的に示す断面図である。

【符号の説明】

２２露光用第一マスク（位相シフタを備える露光用
マスク）２４第一遮光部２６位相シフタ２６ａ位相シフタのエッジ２８，３６透光部３０露光用第二マスク（他の露光用マスク）３２第二遮光部３４第三遮光部４６基材４８下層マスク５０第一レジスト５０ｂ第一未露光部分５２第一レジストパターン５２ａ窓５４第二レジスト５４ａ第二未露光部分５６第二レジストパターン（上層レジスト）

Claims

【特許請求の範囲】

【請求項１】基材上に電極形成用の下層マスクを形成
する工程と、前記下層マスク上にネガ型の第一レジストを塗布する工
程と、位相シフタを備える露光用マスクを用いて前記第一レジ
ストを露光し、前記位相シフタのエッジに対応する細線
状の第一未露光部分を前記第一レジストに形成する工程
と、前記第一レジストを現像して第一未露光部分を除去し、
第一レジストパターンを形成する工程と、前記下層マスクを第一レジストパターンを介してエッチ
ングし、前記下層マスクに基材を露出する細線状の窓を
形成する工程と、前記第一レジストパターンを除去し、前記窓を形成した
下層マスク上にネガ型の第二レジストを塗布する工程
と、前記露光用マスクを用い前記第一レジストの露光量より
も少ない露光量で前記第二レジストを露光し、前記窓上
に配置され前記窓よりも広い細線状の第二未露光部分を
前記第二レジストに形成する工程と、前記第二レジストを現像して第二未露光部分を除去し、
電極形成用の上層マスクとしての第二レジストパターン
を形成する工程と、前記下層及び上層マスクを介して基材上に電極材料を積
層した後、これら下層及び上層マスクを除去する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】前記露光用マスクを用いた露光とは別
に、前記位相シフタのエッジの電極パタン部分と対応す
る位置に遮光部を備え前記位相シフタのエッジの非電極
パタン部分と対応する位置に光透過部を備える他の露光
用マスクを用いて、第一及び第二レジストをそれぞれ露
光することを特徴とする請求項１に記載の半導体装置の
製造方法。