JPH06131480A - 積分回路 - Google Patents

Abstract

(57)【要約】 【目的】 ノイズキャンセル電圧発生回路に入力する専
用の制御入力信号を不必要とする。 【構成】 積分回路部分１０は、所定の増幅器を用い
て、入力電圧Ｖinに従った電荷を積分コンデンサ１２に
蓄える。又、該積分回路部分１０は、該蓄えられた電荷
に従った出力電圧Ｖout を出力する。リセットスイッチ
素子１４及びリセット回路１６は、前記積分コンデンサ
１２の蓄積電荷を放電し、リセットする。このリセット
のときなどに生じるスイッチングノイズは、前記リセッ
ト入力信号ＣＴＬに従って、ノイズキャンセルスイッチ
素子２０及びキャンセル電圧発生回路２２によりキャン
セルされる。従って、ノイズキャンセル専用の制御入力
信号が不必要となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、増幅器を用いて、入力
電圧Ｖinに従った電流にて積分コンデンサに電荷を蓄積
し、該積分コンデンサに蓄積された電荷量に従った出力
電圧Ｖout を出力する積分回路に係り、特に、ノイズキ
ャンセル電圧発生回路に入力する専用の制御入力信号を
不必要とすることができる積分回路に関する。

【０００２】

【従来の技術】アナログ演算回路の１つとして、積分回
路は広く知られている。又、このような積分回路には様
々なものがある。

【０００３】図４は、広く知られている比較的簡単な積
分回路の一例の回路図である。

【０００４】この図４において、入力電圧Ｖinは、抵抗
Ｒを介して差動増幅器Ｕ１のマイナス入力へと入力され
る。該差動増幅器Ｕ１のプラス入力は、グランドＧに接
続されている。又、該差動増幅器Ｕ１の出力と前記マイ
ナス入力との間には、積分コンデンサＣとリセットスイ
ッチ素子Ｓ１が並列に接続されている。該差動増幅器Ｕ
１の出力からは、出力電圧Ｖout が出力される。

【０００５】この図４に示される積分回路において、前
記差動増幅器Ｕ１は、前記プラス入力に入力された電圧
と前記マイナス入力に入力された電圧との差を、比較的
大きな増幅率にて増幅した電圧を出力する。該差動増幅
器Ｕ１の出力から前記マイナス入力への負帰還回路に
は、前記積分コンデンサＣが接続されている。

【０００６】従って、当該積分回路において、前記差動
増幅器Ｕ１の前記マイナス入力の電位は、グランドＧに
接続されている前記プラス入力とほぼ等しい電位、即ち
ほぼ０Ｖとなる。従って、前記抵抗器Ｒ及び前記積分コ
ンデンサＣには、次式に示されるような、前記入力電圧
Ｖinに従った電流i が流れる。

【０００７】i ＝Ｖin／Ｒ …（１）

【０００８】従って、前記積分コンデンサＣには、前記
入力電圧Ｖinに従った電荷が蓄積されていく。又、該積
分コンデンサに時間経過に従って電荷が蓄積されていく
と、該蓄積された電荷量に従った電圧が、前記差動増幅
器Ｕ１の出力から前記出力電圧Ｖout として出力され
る。

【０００９】前記図４に示される積分回路においては、
前記リセットスイッチ素子Ｓ１のオン時あるいはオフ時
に、スイッチングノイズが発生してしまうという問題が
ある。図５は、このようなスイッチングノイズをキャン
セルする機能を備えた積分回路の一例の回路図である。

【００１０】この図５に示される積分回路においては、
差動増幅器Ｕ１を用いて、入力電圧Ｖinに従った電流i
にて、積分コンデンサＣ１に電荷が蓄積される。又、前
記差動増幅器Ｕ１を用いて、該積分コンデンサＣ１に蓄
積された電荷量に従った出力電圧Ｖout が出力される。

【００１１】前記積分コンデンサＣ１は、リセット入力
信号ＣＴＬ１に従ってオンオフするリセットスイッチ素
子Ｓ１のオンによって、蓄積電荷が放電され、リセット
される。又、前記コンデンサＣ２は、前記積分コンデン
サＣ１のリセット時等に生じてしまったスイッチングノ
イズ成分を吸収するためのものである。該コンデンサＣ
２は、リセット入力信号ＣＴＬ２に従ってオンオフする
リセットスイッチ素子Ｓ３のオンによって、該スイッチ
ングノイズ成分によって蓄積された電荷が放電され、リ
セットされる。

【００１２】前記リセットスイッチ素子Ｓ１のオンオフ
によって発生してしまうスイッチングノイズ成分の電圧
は、可変抵抗ＶＲ１とコンデンサＣ３とによって構成さ
れる第１キャンセル電圧発生回路で生成されるノイズキ
ャンセル電圧によってキャンセルされる。該ノイズキャ
ンセル電圧は、前記スイッチングノイズ成分の電圧に対
して、逆位相の電圧（信号）となる。該第１キャンセル
電圧発生回路は、前記リセットスイッチ素子Ｓ１がオン
となるときにＬ状態となり、該リセットスイッチ素子Ｓ
１がオフとなるときＨ状態となる、専用の制御入力信号
（（ＣＴＬ１）バー）が入力されている。該第１キャン
セル電圧発生回路にて生成されるノイズキャンセル電圧
の大きさは、前記可変抵抗ＶＲ１にて調整される。

【００１３】一方、前記リセットスイッチ素子Ｓ３のオ
ンオフによって発生してしまうスイッチングノイズ成分
の電圧は、可変抵抗ＶＲ２とコンデンサＣ４とによって
構成される第２キャンセル電圧発生回路で生成されるノ
イズキャンセル電圧にてキャンセルされる。該ノイズキ
ャンセル電圧は、前記スイッチングノイズ成分の電圧に
対して、逆位相の電圧（信号）となる。該第２キャンセ
ル電圧発生回路には、前記リセットスイッチ素子Ｓ３の
オン時にはＬ状態となり、該リセットスイッチ素子Ｓ３
のオフ時にはＨ状態となる、専用の制御入力信号（（Ｃ
ＴＬ２）バー）が入力されている。該第２キャンセル電
圧発生回路にて生成される前記ノイズキャンセル電圧の
大きさは、前記可変抵抗ＶＲ２にて調整される。

【００１４】この図５に示されるような積分回路によれ
ば、前記積分コンデンサＣ１、Ｃ２に蓄積された電荷を
放電し、リセットする際の、スイッチングノイズ成分を
キャンセルすることができる。

【００１５】

【発明が達成しようとする課題】しかしながら、前記図
５を用いて前述した従来のスイッチングノイズキャンセ
ル機能を有する積分回路においては、スイッチングノイ
ズをキャンセルするために、専用の制御入力信号（（Ｃ
ＴＬ１）バー）、（（ＣＴＬ２）バー）を必要とすると
いう問題があった。

【００１６】このように専用の制御入力信号が増加して
しまうと、このための配線の本数が増えてしまったり、
該配線を接続するためのコネクタの大きさが大きくなっ
てしまう。又、実装上の信頼性も低下してしまうという
問題もある。

【００１７】又、インバータゲートを用いて、前記制御
入力信号（（ＣＴＬ１）バー）を、前記リセット入力信
号ＣＴＬ１から生成することも可能である。又、前記制
御入力信号（（ＣＴＬ２）バー）は、前記リセット入力
信号ＣＴＬ２によって生成することも可能である。しか
しながら、この場合、新たに合計２個の前記インバータ
ゲートが必要となってしまうという問題だけでなく、該
インバータゲートの遅延時間も問題となってしまう。

【００１８】本発明は、前記従来の問題点を解決するべ
く成されたもので、スイッチングノイズキャンセル機能
を備えた積分回路において、そのノイズキャンセル電圧
発生回路に入力する専用の制御入力信号を不必要とする
ことができる積分回路を提供することを目的とする。

【００１９】

【課題を達成するための手段】本発明は、増幅器を用い
て、入力電圧Ｖinに従った電流にて積分コンデンサに電
荷を蓄積し、該積分コンデンサに蓄積された電荷量に従
った出力電圧Ｖout を出力する積分回路において、リセ
ット入力信号ＣＴＬに従ってオンオフするリセットスイ
ッチ素子と、該リセットスイッチ素子のオンによって、
前記積分コンデンサの蓄積電荷を放電するリセット回路
と、前記リセット入力信号ＣＴＬに従ってオンオフする
ノイズキャンセルスイッチ素子と、前記リセットスイッ
チ素子のオンオフによって発生してしまうスイッチンク
ノイズ成分の電圧をキャンセルする、ノイズキャンセル
電圧を前記ノイズキャンセルスイッチ素子のオンオフに
従って生成するキャンセル電圧発生回路とを備えたこと
により、前記課題を達成したものである。

【００２０】又、前記積分回路において、前記リセット
スイッチ素子と前記ノイズキャンセルスイッチ素子と
に、共に、同一集積回路中に、同一の仕様として組み込
まれたアナログスイッチを用いることにより、前記課題
を達成すると共に、信頼性をより向上させ、又、ノイズ
キャンセル効果をより向上させたものである。

【００２１】

【作用】図１は、本発明の要旨を示すブロック図であ
る。

【００２２】本願発明の積分回路は、主として、積分コ
ンデンサ１２と、リセットスイッチ素子１４と、リセッ
ト回路１６と、ノイズキャンセルスイッチ素子２０と、
キャンセル電圧発生回路２２とにより構成される。又、
例えば、積分回路部分１０を備える。

【００２３】前記積分回路部分１０は、増幅器、例えば
前記図４や前記図５に示されたような差動増幅器Ｕ１な
どを用いて構成されている。該積分回路部分１０は、例
えば、前記増幅器を用いて、入力電圧Ｖinに従った電流
i にて、積分コンデンサ１２に電荷を蓄積する。又、該
積分回路部分１０は、前記増幅器を用いて、該積分コン
デンサ１２に蓄積された電荷量q に従った出力電圧Ｖou
t を出力する。

【００２４】このような積分回路において、前記入力電
圧Ｖinに従って前記積分コンデンサ１２に電荷を蓄積す
るにあたっては、前記リセットスイッチ素子１４及び前
記リセット回路１６によって、前記積分コンデンサ１２
に蓄積されている電荷を放電し、リセットする。前記リ
セットスイッチ素子１４は、当該積分回路に入力される
リセット入力信号ＣＴＬに従ってオンオフする。

【００２５】又、前記積分コンデンサ１２の蓄積電荷を
放電するときなど、前記リセットスイッチ素子１４のオ
ンオフ時に発生してしまうスイッチングノイズは、前記
ノイズキャンセルスイッチ素子２０と、前記キャンセル
電圧発生回路２２とによって生成されるノイズキャンセ
ル電圧によってキャンセルされる。前記ノイズキャンセ
ルスイッチ素子２０は、前記リセット入力信号ＣＴＬに
従ってオンオフする。

【００２６】以上説明した通り、本発明においては、前
記ノイズキャンセル電圧は前記リセット入力信号ＣＴＬ
のオンオフによって発生しているので、前記図５に示さ
れる従来の積分回路に必要としたような、専用の制御入
力信号を不必要とすることができる。又、本発明では、
前記リセット入力信号ＣＴＬに従って、前記リセットス
イッチ素子１４と前記ノイズキャンセルスイッチ素子２
０とが並行して動作することとなるので、前記制御入力
信号（（ＣＴＬ１）バー）や（（ＣＴＬ２）バー）を生
成する前述したインバータゲートの遅延の問題などは生
じない。

【００２７】なお、本発明はこれに限定されるものでは
ないが、前記リセットスイッチ素子１４と前記ノイズキ
ャンセルスイッチ素子２０とに、共に、同一集積回路中
に、同一の仕様として組み込まれたアナログスイッチを
用いるようにしてもよい。これらリセットスイッチ素子
１４とノイズキャンセルスイッチ素子２０とに、同一集
積回路中のアナログスイッチを用いることによって、そ
の信頼性をより向上させることが可能である。又、これ
らリセットスイッチ素子１４とノイズキャンセルスイッ
チ素子２０とに、同一仕様のアナログスイッチ、しかも
同一の集積回路に組み込まれたものを用いることによっ
て、互いにその動作速度をより等しく揃えることが可能
であり、従って、より効果的にスイッチングノイズをキ
ャンセルすることが可能である。

【００２８】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００２９】図２は、本発明が適用された実施例の積分
回路の回路図である。

【００３０】この図２に示される積分回路は、スイッチ
ングノイズキャンセル機能を備えている。該積分回路
は、主として、差動増幅器Ｕ１と、積分コンデンサＣ１
と、コンデンサＣ２〜Ｃ４と、抵抗Ｒ、Ｒ１、Ｒ２と、
可変抵抗ＶＲ１、ＶＲ２と、更に、集積回路Ｕ２とによ
り構成されている。

【００３１】又、前記集積回路Ｕ２は、単一のリセット
入力信号ＣＴＬ１に従って互いに独立した回路をオンオ
フするスイッチＳ１及びスイッチＳ２を備えている。
又、該集積回路Ｕ２は、単一のリセット入力信号ＣＴＬ
２に従って、互いに独立した回路をオンオフするスイッ
チＳ３とスイッチＳ４とを備えている。これらスイッチ
Ｓ１〜Ｓ４は、動作速度など、共に同一の仕様となって
いる。

【００３２】この図２に示される前記実施例の積分回路
において、前記図１に示される前記積分回路部分１０
は、前記差動増幅器Ｕ１と前記抵抗Ｒとに対応してい
る。前記積分コンデンサ１２は、前記積分コンデンサＣ
１に対応している。前記リセットスイッチ素子１４は、
前記スイッチＳ１に対応している。前記リセット回路１
６は、前記積分コンデンサＣ１と前記スイッチＳ１とを
結ぶ配線に対応している。前記ノイズキャンセルスイッ
チ素子２０は、前記スイッチＳ２〜Ｓ４に対応してい
る。前記キャンセル電圧発生回路２２は、前記抵抗Ｒ
１、Ｒ２と、前記可変抵抗ＶＲ１、ＶＲ２と、前記コン
デンサＣ２〜Ｃ４とによって構成される回路、又、該回
路に関する諸配線に対応している。

【００３３】図３は、前記実施例の動作を示すタイムチ
ャートである。

【００３４】この図３のタイムチャートでは、上から順
に、クロックＣＬＫと、信号取得信号（（ＳＥＬ）バ
ー）と、前記リセット入力信号ＣＴＬ１と、前記リセッ
ト入力信号ＣＴＬ２と、共に同一の動作を行う前記スイ
ッチＳ１及びＳ２と、共に同一の動作を行う前記スイッ
チＳ３及びＳ４と、前記図２に示されているノイズキャ
ンセル信号（（ＣＴＬ１）バー）と、同じく前記図２に
示されているノイズキャンセル信号（（ＣＴＬ２）バ
ー）と、前記積分コンデンサＣ１の出力と、前記コンデ
ンサＣ２の出力との動作タイミングが示されている。

【００３５】前記クロックＣＬＫは、当該実施例の積分
回路や、該積分回路を用いる他の回路に共通に用いられ
ているクロックである。前記信号取得信号（（ＳＥＬ）
バー）は、当該積分回路の動作を開始させる信号であ
る。前記クロックＣＬＫ、前記信号取得信号（（ＳＥ
Ｌ）バー）、前記リセット入力信号ＣＴＬ１及びＣＴＬ
２は、当該積分回路の外部から、当該積分回路へと入力
される信号である。又、前記ノイズキャンセル信号
（（ＣＴＬ１）バー）及び（（ＣＴＬ２）バー）は、当
該積分回路内部で生成される信号である。前記積分コン
デンサＣ１の出力は、該積分コンデンサＣ１の前記差動
増幅器Ｕ１に接続されている端子の、前記グランドＧに
対する電位を示す。前記コンデンサＣ２の出力は、該コ
ンデンサＣ２の前記出力Ｖout 側の電位を示す。

【００３６】この図３において、まず、時刻 t₂ におい
て、前記信号取得信号（（ＳＥＬ）バー）がＬ状態とな
り、且つ、前記クロックＣＬＫがＬ状態となると、当該
積分回路の積分が開始される。このとき、前記リセット
入力信号ＣＴＬ１は既にＬ状態となっており、又、前記
リセット入力信号ＣＴＬ２も該時刻 t₂ にてＬ状態とな
る。

【００３７】該時刻 t₂ にて積分動作が開始されるにあ
たっては、前記積分コンデンサＣ１及び前記コンデンサ
Ｃ２はいずれも蓄えられている電荷が放電され、リセッ
トされている。従って、前記積分コンデンサＣ１の出力
は０Ｖであり、前記コンデンサＣ２の出力も０Ｖであ
る。当該時刻 t₂ から時刻 t₄ まで、それぞれ電荷が蓄
積されるに従って、前記積分コンデンサＣ１の出力の電
圧は低下し、前記コンデンサＣ２の出力の電圧も低下す
る。

【００３８】この後、時刻 t₄ において、前記リセット
入力信号ＣＴＬ１がＨ状態となると、前記スイッチＳ１
及びＳ２がいずれもオンとなる。該スイッチＳ１のオン
によって、前記積分コンデンサＣ１に蓄えられていた電
荷が放電され、リセットされる。又、該スイッチＳ２の
オンによって、前記ノイズキャンセル信号（（ＣＴＬ
１）バー）がＬ状態となる。該ノイズキャンセル信号
（（ＣＴＬ１）バー）によって、所定のノイズキャンセ
ル電圧が生成される。

【００３９】同じく、時刻 t₄ において、前記リセット
入力信号ＣＴＬ２がＨ状態となると、これによって前記
スイッチＳ３及びＳ４がいずれもオン状態となる。該ス
イッチＳ３がオンとなると、前記コンデンサＣ２に蓄え
られていた電荷が放電され、リセットされる。又、該ス
イッチＳ４がオンとなると、これによって前記ノイズキ
ャンセル信号（（ＣＴＬ２）バー）がＬ状態となる。該
ノイズキャンセル信号（（ＣＴＬ２）バー）によって、
所定のノイズキャンセル電圧が生成される。

【００４０】次に、時刻 t₅ では、前記リセット入力信
号ＣＴＬ１がＬ状態となり、これに伴って、前記スイッ
チＳ１及びＳ２がいずれもオフとなる。該スイッチＳ１
がオフとなると、前記積分コンデンサＣ１のリセットが
終了する。又、該スイッチＳ２がオフとなると、前記ノ
イズキャンセル信号（（ＣＴＬ１）バー）がＨ状態とな
る。該ノイズキャンセル信号（（ＣＴＬ１）バー）がＨ
状態となると、所定のノイズキャンセル電圧が生成され
る。この図３の符号Ａ３にて示されるノイズキャンセル
電圧は、前記可変抵抗ＶＲ１にて調整される。

【００４１】この後、時刻 t₆ では、前記時刻 t₂ と同
様に、再び前記信号取得信号（（ＳＥＬ）バー）がＬ状
態となり、且つ、前記クロックＣＬＫがＬ状態となり、
次の積分動作が開始される。該時刻 t₆ では、前記リセ
ット入力信号ＣＴＬ２がＬ状態となり、これに伴って、
前記スイッチＳ３及びＳ４がいずれもオフとなる。該ス
イッチＳ３がオフとなると、前記コンデンサＣ２のリセ
ットが終了する。又、該スイッチＳ４がオフとなると、
前記ノイズキャンセル信号（（ＣＴＬ２）バー）がＨ状
態となり、これに伴って所定のノイズキャンセル電圧が
生成される。

【００４２】なお、この図３において、符号Ａ１は、前
記入力電圧Ｖinに従った電流i にて前記積分コンデンサ
Ｃ１に蓄えられた電荷による信号レベルである。又、符
号Ａ２は、前記コンデンサＣ２に蓄えられた電荷による
信号レベルである。該符号Ａ２に示される該信号レベル
は、前記可変抵抗ＶＲ２にて調整されるクランプレベル
である。

【００４３】以上説明した通り、本実施例によれば、前
記リセット入力信号ＣＴＬ１及びＣＴＬ２に従って、前
記積分コンデンサＣ１のリセット時などに発生するスイ
ッチングノイズをキャンセルするためのノイズキャンセ
ル電圧を発生することができる。従って、前記図５に示
された従来のスイッチングノイズキャンセル機能を備え
た積分回路が入力していた、ノイズキャンセル専用の制
御入力信号を不必要とすることができる。又、本実施例
では、前記積分コンデンサＣ１リセットと、該リセット
のスイッチングノイズをキャンセルする動作とを、前記
スイッチＳ１〜Ｓ４を用いて並行に動作させることがで
きるので、相互の動作時間のずれ等が生じてしまう恐れ
がない。特に、これらスイッチＳ１〜Ｓ４は、単一の集
積回路中に、同一の仕様で組み込まれたものであり、動
作時期のずれが少なく、ノイズキャンセル効果をより向
上させることができる。

【００４４】

【発明の効果】以上説明した通り、本発明によれば、前
述のようなノイズキャンセル電圧発生回路に入力する専
用の制御入力信号を不必要とすることができるという優
れた効果を得ることができる。従って、積分回路に接続
される配線の本数を減少することができ、信頼性の向上
などを図ることが可能である。

【図面の簡単な説明】

【図１】本発明の要旨を示すブロック図

【図２】本発明が適用された実施例の積分回路の回路図

【図３】前記実施例の動作を示すタイムチャート

【図４】広く知られている簡単な積分回路の一例の回路
図

【図５】従来のスイッチングノイズキャンセル機能を備
えた積分回路の一例の回路図

【符号の説明】

１０…積分回路部分 １２、Ｃ、Ｃ１…積分コンデンサ １４…リセットスイッチ素子 １６…リセット回路 ２０…ノイズキャンセルスイッチ素子 ２２…キャンセル電圧発生回路 Ｖin…入力電圧 Ｖout …出力電圧 ＣＴＬ１、ＣＴＬ２…リセット入力信号 （（ＣＴＬ１）バー）、（（ＣＴＬ２）バー）…ノイズ
キャンセル信号 Ｕ１…差動増幅器 Ｒ、Ｒ１、Ｒ２…抵抗 ＶＲ１、ＶＲ２…可変抵抗 Ｃ２〜Ｃ４…コンデンサ Ｓ１〜Ｓ４…スイッチ t₁ 〜 t₆ …時刻

Claims (2)

【特許請求の範囲】
1. 【請求項１】増幅器を用いて、入力電圧Ｖinに従った電
   流にて積分コンデンサに電荷を蓄積し、該積分コンデン
   サに蓄積された電荷量に従った出力電圧Ｖout を出力す
   る積分回路において、 リセット入力信号ＣＴＬに従ってオンオフするリセット
   スイッチ素子と、 該リセットスイッチ素子のオンによって、前記積分コン
   デンサの蓄積電荷を放電するリセット回路と、 前記リセット入力信号ＣＴＬに従ってオンオフするノイ
   ズキャンセルスイッチ素子と、 前記リセットスイッチ素子のオンオフによって発生して
   しまうスイッチンクノイズ成分の電圧をキャンセルす
   る、ノイズキャンセル電圧を前記ノイズキャンセルスイ
   ッチ素子のオンオフに従って生成するキャンセル電圧発
   生回路とを備えたことを特徴とする積分回路。
2. 【請求項２】請求項１において、 前記リセットスイッチ素子と前記ノイズキャンセルスイ
   ッチ素子とに、共に、同一集積回路中に、同一の仕様と
   して組み込まれたアナログスイッチを用いることを特徴
   とする積分回路。