JPH06132467A

JPH06132467A - マルチチップモジュール

Info

Publication number: JPH06132467A
Application number: JP3361045A
Authority: JP
Inventors: David B Tuckerman; ビータッカーマンディヴィッド; Pandharinath A Mhasker; エイマスカーパンドハリナス; Donald Benson; ベンソンドナルド; Yogendra Bobra; ボブラヨゲンドラ; Charles R Lang; アールラングチャールズ; Garunada N Thalapeneni; エヌタラパネニガルナダ; Joseph Schoenholtz Jr; ショーエンホルツジュニアジョセフ; M Mcwilliams Bruce; エムマックウィリアムスブルース; Nicholas E Brathwaite; イーブラスウェイトニコラス
Original assignee: nCHIP Inc
Current assignee: nCHIP Inc
Priority date: 1990-12-17
Filing date: 1991-12-17
Publication date: 1994-05-13
Anticipated expiration: 2017-01-21
Also published as: JP3374138B2; EP0492933A2; JP3249162B2; CA2057744C; CA2057744A1; EP0492933A3; JP2002124621A

Abstract

(57)【要約】（修正有）【目的】複数の集積回路を相互接続するためのマルチチ
ッフモジュール。【構成】２０μｍまでの厚さの二酸化シリコン層が誘電
体として機能し、電力プレーン及びグラウンドプレーン
から金属信号層を分離する。マルチチップモジュールは
導電性でないことが必要とされる支持基部材料上に形成
された容量（コンデンサー）を有している。マルチチッ
プモジール用の金属相互接続構造が複数の集積回路を相
互接続するための使用される。モジュールの相互接続
に、終端抵抗器を設けることができ、またマルチバッド
出力を有する様に構成することができる。逆楔状ワイヤ
ーボンディングはまた集積回路をモジュールに電気的に
接続し、より大きなチップ密度をモジュール面上に可能
とする。チップ／モジュールアッセンブリは次にプリン
ト回路ボード上に取り付けることができ、モジュールリ
ードは直接ボードに配線される。

Description

【発明の詳細な説明】

【産業上の技術分野】本発明は集積回路（ＩＣ）の相互
接続及びパッケージングに関する。より詳細には、本発
明は、マルチチップモジュール上のＩＣのパッケージン
グに関する。

【従来の技術】シリコン素子の形態が縮小するに従っ
て、ＩＣの密度及び速度性能が大きく改善されている。
例えば、現在入手可能なＩＣの幾つかは、一チップ当た
り数１０万個のゲートと３００個の入力／出力ピン（Ｉ
／Ｏ）を含んでいる。これら素子を有するシステムはサ
ブナノ秒でスイッチする。更に、これらの値を越えるチ
ップ密度及び性能の進展が期待されている。これらの半
導体素子を接続する従来のパッケージング及びプリント
回路ボード相互接続システムは、相互接続、長い信号経
路及び高誘電性材料を含んでいる。これらの特性は、グ
ラウンドバウンス、スイッチングノイズ及び伝達遅延を
システムに導入する。グラウンドバウンス、ノイズ及び
伝達遅延のシステムへの影響はチップのＩ／Ｏの数及び
作動速度に比例する。従って、チップの性能が改善され
るにつれて、回路の設計は最早パッケージング及び相互
接続の設計と分けて考えることができない。パッケージ
ング及び相互接続ハードウエアーは結果のシステム性能
に不利益をもたらす。商業的に入手可能な、従来のパッ
ケージングの制限に対抗して、最高性能のコンピュータ
の設計者はしばしば特製の相互接続パッケージを開発し
ている。これらのパッケージの開発は高価であり、改良
されたプロセッサーの販売時機を後らせる。しかなが
ら、図１に示される様に、特製パッケージを製造するた
めに費やされた努力にも関わらず、システム設計者はＩ
Ｃ技術の発展が進行するに連れて、裸のチップ速度にシ
ステム速度を適合することの困難が増大する。この性能
ギャップ５は図１に表される。パッケージの性能及びシ
ステム速度を改良するための方法はマルチチップモジュ
ールを提供することによる。マルチチップモジールは高
密度の相互接続基板に取り付けられたＩＣチップの集合
体であり、大規模な、特定用途集積回路と似ており、こ
れと同様に機能する。本明細書で使用される用語「マル
チチップ」モジュールは、ＩＣチップを有している物及
びＩＣチップを有していない物の両方の構造を意味して
いる。従来の技術の典型的なマルチチップがＨｅｒｒｒ
ｅｒｏ他の米国特許大４，６７５，７１７号に示されて
いる。このモジュールはパワー及びグラウンドプレーン
を有するドープされた基板からなる。このドープされた
基板及びグラウンドプレーンは断絶コンデンサーの一方
の極板を形成する。パワープレーンはコンデンサーの他
方の極板を形成する。パワー及びグラウンドプレーンの
上には、金属の相互接続層が存在する。ＩＣは、金属の
相互接続層に結合されたフリップチップであるか、又は
結合材料を使用して固定され、従来のワイヤーボンディ
ング技術を使用する金属の相互接続層に電気的に結合さ
れる。他の従来のモジュールは、金属相互接続層間の誘
電体として機能するポリイミドの層を含む。上述された
形態のマルチチップモジュールは、幾つの手段でシステ
ムの性能を改善している。第１に、チップ間相互接続の
容量は従来のパッケージングと比較して４倍改善され、
信号伝達遅延及び電力消費を減少している。ワイヤーボ
ンディングがより短くなると、相互接続のインダクタン
スが減少し、結果のモジュールが、従来のパッケージン
グシステムと比較して信号遅延をより短くする。図２は
マルチチップモジュールの使用によって従来のパッケー
ジングと比較して達成される性能上の利点を図示してい
る。グラフから明らかな様に、マルチチップモジュール
に固有の性能上のギャップ３０は、従来のパッケージで
生じるキャップよりも著しく小さい。

【発明が解決しようする課題】これらの機能上の改良に
も関わらず、典型的なマルチチップモジュールは、シス
テムの性能を制限し、収率を減少し、選択された使用者
の比較的狭い分野にマルチチップモジュールの使用が制
限されるという幾つかの不利益を有している。これらの
欠点の或るものは、ポリイミド及び他の有機材料を誘電
体として用いることから生じる。ポリイミド誘電体を形
成するのに必要な生材料は、シリコンを基材とする材料
よりも高価であり、完全な製品を形成するのにより多く
の工程を必要とする。ポリイミド誘電体の特徴はマルチ
チップモジュールのコストを増大し、収率を減少する。
更に、ポリイミドの機械的な特性が、マルチチップシス
テムの設計を制約する。ポリイミドは、シリコンを基材
とするＩＣとは異なる不十分な熱伝導率及び熱膨張係数
を有している。従って、ポリイミド構造は、適当な熱伝
導及び釣り合いのとれた熱応力を保証するために、ダイ
下に別の熱金属材料ピラーを必要とする。ピラーによっ
て使われる領域は相互接続には使用できない。また、ポ
リイミド誘電体は、処理の後に張力が加わり、この張力
は、金属膜の張力と結合した時、強く撓んだ内側に応力
が懸かった構造を結果する。この撓んだ構造はモジュー
ルの信頼性に関する問題を引き起こす。なお、ポリイミ
ドは湿気を吸う傾向がある。この特徴は部品の寿命を減
少する場合があるので、腐食を防ぐ特別の処理が必要と
される。マルチチップモジュールの特徴の更になる制限
が、ドープされたシリコンをモジュール基板に使用する
ことから生じる。このドープされたシリコンは、金属膜
よりも高い電流拡散抵抗を有する。更に、基板により高
くドープするという要求は、かなりモジュール材料のコ
ストを増大する。

【課題を解決するための手段】本発明は、現在入手可能
なマルチチップの上述の制限を解消するマルチチップモ
ジュールを作成し、別の利点を与えるマルチチップモジ
ュール及び製造方法を与える。本発明の一つの実施例に
よると、陽極酸化可能な金属の層から成るパワー及びグ
ラウンドプレーンが、シリコンで形成された非導電性ウ
エーハの全頂面に上に形成される。誘電体材料の層がパ
ワー及びグラウンドプレーンとの間に設置され、金属の
陽極酸化により形成される。結果として得られる集積化
減結合電気容量は、モジュールを形成するために必要な
パターンニングの量を減少し、コストを減少する。本発
明の別の実施例に従うと、接続がビア（経路）を介して
直接パワー及びグラウンドプレーンに成される。この直
接接続は、下方の支持基材を電気伝導率との関係をなく
し、支持基材がドープされないシリコン又はポリシリコ
ン又は他の材料から形成することを可能とし、モジュー
ルのコストを減少し、且つ電気的特性を改良している。
本発明の他の実施例に従うと、二酸化シリコンの薄膜
が、ポリイミド誘電体の替わりに使用される。シリコン
材料は、湿気を吸わず、ポリイミド材料よりも処理工程
が少なくて済む。更に、モジュールチャンバーを制御
し、モジュールの処理応力をバランスする様二酸化シリ
コンは制御された応力の下で堆積される。酸化シリコン
はひび割れなしに２０μｍの厚さに堆積される。本発明
の更に別の実施例に従うと、ダイヤモンド又は窒化硼素
含有エポキシー材料が、集積回路をマルチチップモジュ
ールに機械的に取り付けるために使用される。これはシ
リコン回路基板（ＳｉＣＢ）と呼ばれる。このエポキシ
ー材料はこのエポキシーの熱伝導性を増大し、エポキシ
ーの下方に走る信号ライン容量を実質的に増大すること
なしに、放熱性を改善する。エポキシー材料は大原子量
粒子が混入されて、接着物の空隙のＸ線検査を可能とし
ている。本発明に更に別の実施例に従うと、集積回路の
ＳｉＣＢに対して、反転楔状ボンディングワイヤーが使
用される。この反転楔状ボンディングワイヤーは、ワイ
ヤーの送りと隣接するチップとのクリアランスを改善
し、集積回路がチップ上ので互いにより近接することを
可能とする。本発明の他の実施例に従うと、モジュール
／集積回路アッセンブリはプリント回路基板上に直接マ
ウントされる。ＳｉＣＢは回路基板に直接配線される。
本発明に従うと、相互接続層を有するマルチチップモジ
ュールには、相互接続層に対する終端抵抗器が設けられ
ている。これらの終端抵抗器を製造するための工程は提
供される。本発明の他の実施例に従うと、金属相互接続
層は電気的にワイヤーストラップにより接続される。こ
のワイヤーストラップは、電気容量を大きく増大するこ
となしに、相互接続ラインの抵抗を減少する。金属相互
接続層を形成してパターニングして、モジュールにボン
ドパッドの複数の組みを設ける様にできる。マルチチッ
プパッド出力構造は２以上の製造者のＩＣに適合し、マ
ルチチップモジュールシステムＩＣ部品上の所定のボン
ドパッド位置内でセカンドソースを使用することを回路
設計者に可能とする。本発明の他の構成上の特徴及び利
点及び製造方法は本明細書中により詳しく記述される。

【実施例】図３は本発明の一実施例に従って製造された
マルチチップモジュールの断面図を示す。このモジュー
ルは支持基部４０を含んでおり、この基部上にパワープ
レーン４２及びグラウンドプレーン４４が位置する。パ
ワープレーン４２及びグラウンドプレーン４４への接続
が、これら面を構成する金属に直接成すことができるの
で、支持基部４０は導電性である必要がある。この理由
のために、支持基部４０をドープする必要がなく、支持
基部４０がシリコン又はポリシリコン又は他の材料で形
成することができる。如何なる形態の支持基部を使用す
ることができる。支持基部４０からなる材料に対して電
気的な要請が存在しないと、支持基部４０は、通常スク
ラップ材料として扱われる端部を含む生のシリコンイン
ゴットから製造することができる。生の材料コストが従
って減少され、シリコンのドーピングの付加的な処理工
程が除去される。支持基部材料としてシリコンの使用
は、種々の性能上の利益をもたらす。シリコンは高熱伝
導率を有し、マルチチップパッケージの残り及び付着さ
れたＩＣに対して良好な熱膨張適合性を与える。しかし
ながら、他の材料は支持基部４０を形成する様使用する
ことができる。これらの材料はＡｌＮ、Ａｌ_２Ｏ_３及び
銅タングステン合金を含む。更に、シリコン及びＢｅＯ
からの複合サンドイッチ構造は、シリコン基部チップと
異なるＧａＡｓから成る熱膨張特性に適合するさせるた
めに使用することができる。支持基部４０の頂部上に導
電面が形成される。この面は図３に示される実施例にお
いては、パワープレーン４２及びグラウンドプレーン４
４からなり、これらの面は酸化物層４６によって支持基
部４０から分離されている。別の酸化物層４６が、電気
的な分離を与え、アルミニュウムとシリコンとの相互作
用を防止する冶金バリアーを形成する。パワープレーン
４２及びグラウンドプレーン４４はアルミニュウム層か
らなる。導電層４４の上面が陽極酸化材料で形成される
場合、他の電気的導電材料を同様に使用することができ
る。例えば、タンタル接着層を有する銅導電性層を層４
４を構成するのに使用することができる。パワープレー
ン４２をグラウンドプレーン４４からの分離は、アルミ
ニュウム層４４の陽極酸化によって形成されたＡｌ_２Ｏ
_３の誘電体層４８である。陽極酸化工程は、ピンポール
の無い電気容量の誘電体を与え、改良された電気特性を
与える。二酸化シリコン又は窒化シリコンの層をＡｌ_２
Ｏ_３層に渡って付随的に設置して、Ａｌ_２Ｏ_３層のピン
ホール無し特性を改良することができる。グラウンドプ
レーン４４、パワープレーン４２及び誘電体層４８が集
積減結合容量（コンデンサー）４９を形成している。容
量４９は直列インダクタンス及びグラウンドバウンスの
減少を助ける。パワー及びグラウンドプレーン及び容量
４９が、回路の相互接続のパターンニングが行われる前
に、モジュールの全面に渡って形成される。この構造的
な特徴は、モジュールのサイズが増大した場合この容量
の大きさを増大することを可能とし、電気容量形成中の
パターンニングの必要を除去する。製造工程の初期の接
続ビアを形成するマスキング工程を除去すると、略完成
したモジュールを「在庫目録」中に置くことを可能とす
る。これにより以下に説明される様にコストを最小し、
且つ出荷時間を短縮する。容量４９の製造中の粒子の汚
染の確率を大幅に減少することにより収率が大きく増大
する。パワープレーン４２及びグラウンドプレーン４４
への接続が、プレーンを形成する金属に直接ビアを介し
て成される。図４はグラウンドプレーン４４へのグラウ
ンドビアが形成されたモジールの断面形状を示してい
る。モート（堀）６３はビア６２からパワープレーン４
２を電気的に分離する。パワープレーン及びグラウンド
プレーンへの直接接続が支持基部４０が導電性であると
の要求を除去し、以前に記述された利点を結果する。金
属への直接接続は拡散抵抗を減少し、更にマルチチップ
の性能を改善する。一つのパワープレーン及び一つのグ
ラウンドプレーンのみが図３に示されているが、所望の
多くのパワープレーン及びグラウンドプレーンを上述さ
れた構造に設けることができる。更に、モジュールには
図３に示されたよりも少ないプレーンを設けることがで
き、パワー及びグラウンドプレーンは図示されたシーク
エンスで構成される必要はない。複数のパワー及びグラ
ウンドプレーンは、複数の電圧をモジュールにパッケー
ジされたＩＣに与えることを可能する。本発明のマルチ
チップモジュールは従って種々の半導体技術、例えば、
ＣＭＯＳ、ｎＭＯＳ、ＧａＡｓ及びバイポーラ技術で使
用することができる。別のパワープレーン６４及びグラ
ウンドプレーン６５が図４に示される。これらの層の接
続はモジュールの何処か別の所にあり、図には示されて
いない。パワープレーン及びグラウンドプレーンの頂部
に位置しているのは誘電体層７０であり、金属信号搬送
層７６及び７７からパワープレーン４２及びグラウンド
プレーン４４を絶縁している。本発明において、誘電体
７０は２０μｍ厚までの二酸化シリコンによって形成さ
れる。二酸化シリコン層の厚さは低い相互接続誘電容量
を与える。本発明の開発に先立って、二酸化シリコンは
誘電体７０を形成する材料としては選ばれていなかっ
た。従来の製造工程は、張力又は過度の圧縮力下で二酸
化シリコンを堆積していた、これらの方法を使用して堆
積された二酸化シリコンの厚い層は、図４の多重層構造
のひび割れ又は剥離を引き出す傾向がある。マルチチッ
プモジュールの誘電体を形成するための所望の厚さ（≧
５μｍ）を有する二酸化シリコンの層は従って本発明以
前には実行可能或いは実用的なものでは無かった。ひび
割れ無しに所望の厚さのシリコン誘電体層を得るため
に、二酸化シリコンは圧力下で堆積され、強化ガラス又
はプレストレスコンクリートで達成されるものと同様な
利益を与える。二酸化シリコンのプラズマ促進化学気相
堆積（ＰＣＶＤ）は、厳密に制御され、他の処理の応力
と適合し、モジュールチャンバーを事実上除去する。こ
れと対比すると、本質的に全ての高分子誘電体が、その
高膨張係数のために処理の後に張力を受ける。この張力
は金属箔と結合して撓んだ、内側に応力を受けた基板を
作り出す。圧力下で二酸化シリコンを堆積する一つの工
程が、「ＩｍｐｒｏｖｅｄＰｌａｓｍａＥｎｈａｎ
ｃｅｄＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎＰｒｏｃｅｓｓ」と題されるＳｃｈｏｅｎｈ
ｏｌｔｚの米国特許出願第０７／６２９，４９９に記述
されている。他の工程及び装置を使用することができ
る。より大きな張力（典型的には２×１０^９ダイン／ｃ
ｍ^２圧まで）が許容されるが、しかしながら、一般的に
は、応力レベルは例えば１×１０^９ダイン／ｃｍ^２より
低く小さく保たれるべきである。誘電体層７０を形成す
るための二酸化シリコンの使用が、誘電体層を形成する
ためのポリイミドの使用と比較して幾つかの他の利点を
有している。第１に、二酸化シリコンは、ポリイミド構
造が行う様には湿気を吸収しない。従って、腐食の問題
が解決され、モジュールの金属信号層を障壁金属内に閉
じ込めるという費用が除かれる。腐食の問題が除去され
ると、完成したモジュール／ＩＣ構造の非気密パッケー
ジングを可能する。二酸化シリコンはポリイミドと同様
のより良い熱特性を保有する。二酸化シリコンの改善さ
れた熱伝導率が、より良い放熱性を与え、これにより熱
ビア又はピラーに対する要請を除去する。得られるモジ
ュールは、ポリイミド材料を組み込むモジュールより高
い後の処理の温度に耐える。金属信号、又は相互接続層
７６及び７７は、二酸化シリコン層７０の頂部に存在
し、モジュール上に取り付けられるＩＣ中の信号を搬送
する。図３の構造において、層７７内の接続の一般的な
方向は層７６の向きに垂直である。二酸化シリコン７８
の第２の誘電体層は金属層７６を金属信号層７６から分
離する。金属相互接続層は、スパッタされたアルミニュ
ウム、スパッタされた銅又は電気メッキされた銅で形成
することができ、或る実施例においては、他の導電性材
料により形成することが出来る。図示された形態に加え
て、３以上の信号接続を可能とする信号層を形成するこ
とができる。金属信号層７６及び７７は金属スパッタ技
術により同様に具体化することができる。金属信号層７
６および７７を形成するのに使用される薄膜金属がモジ
ュール面上の有意な部分を被覆する。従って、長さによ
る層の抵抗がモジュールの性能を制限する。これらの層
の抵抗は層の厚さを増大することにより減少されるが、
各信号層を形成するためのコストは層の厚さと共に増大
する。金属ストラップ技術はラインの抵抗が関係する場
所の信号経路に特に有効である。図５は、金属ストラッ
プ技術を使用して形成された金属信号層である。金属信
号層７６及び７７の一方は他方の上に位置している。層
７６は、本発明の別の実施例に従う層間の周辺容量を減
少するために通常行われている様に層７７より若干狭く
することができる。層７６及び７７は同じ信号を搬送す
る。２つの層は周期的に例えばビア７９ａ及び７９ｂ又
はトレンチ（図示せず）と結ばれる。金属ストラップ技
術は容量を大幅に増大することを招くことなく信号ライ
ンの抵抗を減少する。本発明の別の実施例に従うと、モ
ジュールの電気的性能は、金属信号層７６及び７７の下
部を除いた全て部分から露出する誘電体層７０を除去
し、図６の台脚状構造を形成することにより更に上昇す
ることができる。図６において、金属信号層７６及び７
７は二酸化シリコン層の台脚状構造状に存在する。７６
及び７７は、図６に示される様には互いに平行に走る必
要はない。周辺及び相互接続容量が減少すると、信号伝
播遅延及びシステム電力消費が減少する。図５の金属ス
トラップ技術は図６の台脚状構造と関連して使用するこ
とができる。終端抵抗器（図示せず）は又別の処理工程
を加えることにより金属信号層７６の端部に形成するこ
とができる。この終端抵抗器は相互接続層を形成したの
と同じ設計ルール（ライン幅及び空間）で形成され、別
のモジュール領域を費やすことはない。層７６及び７７
を形成するのに使用された金属膜の幾何的及び電気的特
性は知られているので、終端抵抗器の面積は容易に決定
でき、金属膜がパターン化されて所望の抵抗器か与えら
れる。金属層７６及び７７の頂部には不動態化層８０が
位置している。図３を参照。この不動態化層８０は、二
酸化シリコン層８４と窒化シリコン層のキャップ８６と
により好ましくは形成されており、モジュールを汚染か
ら絶縁し、モジュールを摩損から保護する。典型的に
は、ＩＣ９０は、不動態化層８０上に位置する熱伝導性
接着層９４によって機械的にモジュール上に取り付けら
れている。この接着は、極めて高い絶縁電流を有するこ
となく電気的に絶縁することが好ましい。本発明の実施
例において、窒化硼素又はダイヤモンド添加エポキシー
が接着材料を含んでいる。これらの材料はエポキシーの
熱伝導率を増加し、エポキシーの下方を走る信号ライン
の容量を実質的に増大しないで、改善した放熱を与え
る。接着物９４には、大きな原子量の粒子を含み、接着
性ダイ取り付け内の空隙に対する接着のＸ線検査を容易
にする。大原子量の粒子はＸ線が通常の様に露光される
べき程高い原子番号をする有するが、不透過でない様に
充分低い必要がある。ゲルマニュウムは好適な材料の一
例である。ＩＣに裏面接続が必要とされる場合、電気伝
導性接着物（例えば、銀含有物）を同様に使用できる。
最適な裏面接続には非導電性物であるが熱伝達性のエポ
キシー材料を、ＳｉＣＢボンドパッドが露出するホール
を残して、使用することができる。導電性エポキシー層
が次にこの層上に堆積されて裏面接続が可能とされる。
この二重層取り付け構造は、単一の銀含有エポキシー取
付け構造と比較して、ＩＣの下部を走る金属信号層の容
量を実質的に増大することなしに、改善された熱伝達性
を与える。更に、銀含有エポキシー層を除去することが
できる。この場合、ワイヤが非導電性接着物内の穴を介
してＩＣの裏面からＳｉＣＢボンドパッドに走ってい
る。モジュールへのＩＣ９０の電気的接続は、逆楔状ワ
イヤーボンディングを使用して達成され、ＩＣリード９
８がボンディング又はダイパッド（図示せず）に取り付
けられる。これとは別に、ＩＣ９０は通常のワイヤーボ
ンディング又はフリップフロップ技術を使用してマルチ
チップモジュールに電気的に接続することができる。パ
ッドは、ビアを介して下方の金属層に接続される。減結
合容量及び終端抵抗器への接続が、モジュールの何れか
でビアを介して成されるので、コンデンサー及び抵抗器
の表面取り付け、及びこれらの素子をマルチチップに直
接機械的に接続することが必要とされない。このため
に、ＩＣ９０はモジュールボンディングパッド及び隣接
のＩＣに極めて近接して設置することができる。図７は
従来のワイヤーボンディング１００によって費やされる
スペースを、本発明の実施例に従ってＩＣ９０をモジュ
ールボンドパッドに接続するために使用される反転楔状
ワイヤーボンディングによって使用されるスペースと比
較している。反転楔状ワイヤーボンディングにおいて、
結合が先ずモジュールボンドパッドに次にチップ成され
る。図から明らかな様に、反転楔状ワイヤーボンド技術
は、従来のワイヤーホンディング技術と比較してワイヤ
ーリングの密度を改善している。これは、反転楔状ワイ
ヤーリングツール１０１のワイヤーの送りが、従来のツ
ール１０３のワイヤーの送りよりも少ないクリアランス
しか必要としないためである。改良されたクリアランス
はワイヤーボンドを差し挟むことを可能とする。この反
転楔状ワイヤーボンド技術は、表面に取り付けられるコ
ンデンサー及び終端抵抗器を除去することに加えて、チ
ップの密度を大幅に改善し、モジュールの表面の約７５
パーセントがＩＣ９０によってカバーされることを可能
とする。終端抵抗器、減結合容量及びワイヤーボンディ
ング／基板オンボート取り付け技術から生じる改善され
たチップ密度が、本発明のマルチチップモジュールが二
以上のボンドパット構成、例えば、二つ以上の回路又は
システムを有することを経済的に可能とする。典型的な
ボードにおいて、ボンドバッド及びリードは、多重パッ
ド出力構成がボードの性能に影響を及ぼす様な大きさを
有している。本発明に従うマルチチップモジュール用多
重バッド出力構造が図８に示されている。ここで、パッ
ド１２０が一つの回路構成を支えている。パッド１２４
は第２の回路構成を支えている。複数のパッド出力構造
手段は、本発明の単一のマルチチップモジュールが二以
上一つのチップ形状を経済的に支えており、各マルチチ
ップモジュールは用途限定型ではないことを意味してい
る。例えば、多重パッド出力構造は、異なる製造者のメ
モリーチップが同じＳｉＣＢ上で使用されることを可能
とする。これらの特徴は、システム設計者及び統合者が
個別の構成ＩＣに対して第２のソースを達成することを
可能とする。図９は多数のＩＣ９０の数が取り付けられ
るモジールを示している。ＩＣが取り付けられたこのモ
ジュールは、気密にシールされたパッケージ１２８内に
封入することができ、プリント回路ポードに至るパッケ
ージリード１３０によってシステムの残りの部分に接続
される。これとは別に、基板オンボード技術をモジール
を回路ボードに取り付けるのに使用することができる。
図１０に示されるこのパーケジング手法において、参照
番号１３４によって示されるモジュールがうつ伏せに取
り付けられており、モジュールボンドバッドが直接プリ
ント回路ボード１４０にワイヤーで繋がれている。ワイ
ヤーボンディング以外の電気的取り付け方法を使用する
ことができる。例えば、テープを使用することができ
る。ワイヤーボンド１３８はＩＣ９０をモジュールに接
続する。ヒートシンク１３７はシステムを冷却する。ボ
ード上の基板は気密パッケージの除去を可能とする。本
発明のマルチチップモジュールを製造する工程は図１１
乃至図１２のフローチャートを参照して記述される。以
下の製造工程の記述において、図３及び６の構造の製造
は説明のための一例として使用される。完成されたマル
チチップモジュールの構造の記述されたもの以外に全て
の対応物が、図３及び６に見出される。製造工程の全て
が、図１１乃至１２において見出すことができる。この
工程は未処理の標準サイズのウエーハを用いてステップ
２００で開始する。標準ウエーハは直径１２５ｍｍ及び
厚さ０．５ｍｍの有している。非標準サイズのウエーハ
を使用することができ、ウエーハ以外の種々の形状を使
用することができる。未処理のウエーハは、Ａｌ
_２Ｏ_３、ＡｌＮ、銅タングステン合金、ＢｅＯ、石英、
ガラス又は他の公知の材料からなる複合サンドイッチ構
造を含む種々の材料から形成することがデキル。本発明
は好適な実施例において、ウエーハはシリコン又は多結
晶シリコンの何れかからなり、マルチチップモジュール
の支持基盤４０を形成する。ウエーハを検査して後、酸
化物層４６はウエーハ４０の頂面上に約０．８μｍ厚ま
でステップ２０２で熱成長される。アルミニュウム膜又
はＴａ／Ｃｕ／Ｔａサンドウイッチの様な陽極酸化可能
な金属の頂面を有する別の導電体を用いることができる
金属膜が、ステップ２０４で酸化物層４６に渡って堆積
される。この金属膜又は金属層Ｍ_０は最終的に図３に示
されるグラウンド面を形成する。アルミニュウム膜は当
業者に良く知られる様に真空堆積技術を使用して、酸化
別層４６の頂部に堆積される。本発明の好適な実施例は
スパッタ真空堆積を使用する。この堆積工程は、構造の
全面に渡って約１．２５から２．２５μｍ厚さのアルミ
ニュウム膜を堆積する。金属層Ｍ_０の堆積の後、略０．
２μｍ厚のＡｌ_２Ｏ_３の層が金属層Ｍ_０をステップ２０
６で陽極酸化することにより形成される。従って、この
陽極酸化工程は層Ｍ_０の部分を費やし、約１−２μｍの
Ｍ_０層を残す。この結果のＡｌ_２Ｏ_３層は誘電体４８と
して機能し、モジュール構造の全表面に渡って形成され
る。層Ｍ_０はアルミニュウム以外の材料からなる場合、
陽極酸化工程は使用される材料の酸化物を形成する。こ
の構造の全面に渡って金属膜の第２の真空堆積がステッ
プ２０８で発生する。この金属層Ｍ_１はパワープレート
４２を形成し、好適な形態ではアルミニュウムから成
る。層Ｍ_１が最終のパワー／グラウンド層から成る場
合、金属膜が１−２μｍの厚さに堆積される。図３は単
一のパワー及び単一のグラウントプレーンを示している
が、複数のパワー及びグランドプレーンを形成して、Ｉ
Ｃ９０を複数の電圧に接続することを可能とすることか
できる。別の金属化が望まれる場合、製造のステップ２
０６及び２０８が繰り返される。金属層Ｍ_１は従って
１．２５から２．２５μｍの厚さに堆積され、陽極酸化
工程中に材料が消費されることを可能とすべきである。
この製造のステップ２０８の後に、図１３に示される構
造が結果される。開口が従って層４２及び４８を通して
形成され、グランドプレーン４４を形成する層Ｍ_０に接
続することを可能とする必要がある。開口は当業者によ
く知られるホトリソグラフィー技術を使用してステップ
２１０でパターンニングされ図１４に示される構造が形
成される。湿式化学エッチは、レジストによって被覆さ
れていない金属Ｍ_１の領域ををエッチングし、Ａｌ_２Ｏ
_３層４８を露出し、図１５の構造を形成する。このレジ
ストは次に通常の方法を使用して除去することができ
る。残りの金属Ｍ_１をマスクとして使用し、Ａｌ_２Ｏ_３
の露出領域が、約６５−８５度ＣのＣｒＯ_３とＨ_３ＰＯ
_４との混合水からなる化学エッチ剤でエッチされる。２
パーセントのＣｒＯ_３と５パーセントのＨ_３ＰＯ_４の混
合水を使用することかできる。これとは別に、当業者に
通常知られている添加物を含むフッ化アンモニュウムを
主体とする水溶液を使用することができる。ステップ２
１２の完了時に、プレーン４４へのビア６２を有する図
１６の構造が結果される。Ｍ_１は次にステップ２１４を
完了することによって層Ｍ_０に接続するのに使用される
ビア６２から電気的に絶縁される必要がある。金属Ｍ_１
は次に通常のホトリソグラフィー使用して再びマスクさ
れ、湿式化学エッチでエッチされ、ビアに隣接する領域
２１７及び２１８内の金属Ｍ_１を除去する。例えば、分
離されたパワープレーンを製造ためのＭ_１内の他の所望
される切り込みを同時に行うことができる。図１７を見
よ。Ａｌ_２Ｏ_３の環状頂部面が従って露出して残され
る。所望の金属層へのビアはステップ２１０及び２１２
（必要な場合、２１４）を繰り返すことにより形成され
る。不都合にホトレジスタをアタックしないでＡｌ_２Ｏ
_３をエッチングすることが可能な場合（例えば、ＢＣｌ
_３プラズマ又はあるウエットエッチを使用する場合）、
ステップ２１０、２１２、２１４に別の工程を使用する
ことができる。ここで、Ｍ_１は、ステップ２１４の一部
としてではなく、Ｍ_１に全ての所望の切り込みがこのス
テップで行われることを除いて、ステップ２１０と同様
に従来通り処理することができる。次にこのホトレジス
トが除去される。新たなホトレジストパターンが次に形
成され、（グラウンド接続が望まれる場所の）Ｍ_１の開
口内部にこれと同心状にビアが形成される。Ａｌ_２Ｏ_３
が次いでエッチングされ、ホトレジストが除去される。
この処理工程はより簡単である。つまりステップ２１４
が除去されて、より高い容量性のグラウンド接続が発生
され、上述された（ホトレジストを浸食する場合のあ
る）Ｈ_３ＰＯ_４／ＣｒＯ_３／Ｈ_２Ｏ混合液以外のエッチ
ング剤を必要とする。上述した及びステップ２１０−２
１４におけるのとば別の導電層Ｍ_０及びＭ_１への接続を
形成する付加的な工程も存在する。この別の工程シーク
エンスにおいて、層Ｍ_１は下層の金属層Ｍ_０への接続が
最終的に所望される位置で、層Ｍ_１がステップ２１０で
パターン化され、エッチングされる。誘電体層Ｍ_０をエ
ッチングするステップ２１２及びステップ２１４は今回
は使用されない。導電性層の接続を形成するための工程
において、この工程はボックス２１０に存在する矢印２
２３によって示されるステップ２２２に直接進む。金属
被覆化の後、ＳｉＯ_２の厚い層がステップ２２２の構造
に渡って堆積される。このＳｉＯ_２の層は誘電体７０を
形成し、プラズマ促進化学気相堆積（ＰＣＶＤ）を使用
して７−１５μｍの厚さに堆積される。この層は、必要
な場合、パワー及びグラウンド層に関係する信号層７６
及び７７に必要な低容量を与えるよう２０μｍまでの厚
さに堆積することができる。これらの厚さを得るため
に、ＳｉＯ_２は、面内の二軸圧縮応力を緩和するように
堆積される。一般に、基上の残留圧縮酸化物の応力は１
×１０^９ダイン／ｃｍ^２以下に保持されべきである。こ
れらの応力の制限を達成するための、プラズマ促進化学
気相堆積を使用する圧縮力下でシリコンを堆積する一つ
の方法は、「ＩｍｐｒｏｖｅｄＰｌａｓｍａＥｎｈａ
ｎｃｅｄＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓ
ｉｔｉｏｎＰｒｏｃｅｓｓ」と題されるＳｃｈｏｅｎ
ｈｏｌｔｚの前記米国特許出願に記述されている。ステ
ップ２２４において、二酸化シリコンの誘電体層７０は
ホトリソグラフィー技術を使用してパターン化され、金
属層Ｍ_０に至るビアを形成する様エッチングされ，必要
な金属層Ｍ_１に接触するビアが形成される。ステップ２
２２及び２２４の後、図１７に示す様なマルチチップモ
ジュールが現れる。ステップ２２２で二酸化シリコン層
を堆積した後、矢印２２３を含む製造工程が使用される
場合、パターンニング及びエッチングステップ２２４は
金属層Ｍに至るビアを開口することを含み、必要な場合
は金属Ｍ_１によって被覆されない誘電体層の部分を露出
するビアを開ける。誘電体層のこの露出部分は次に、モ
ジュールをＨ_３ＰＯ_４／ＣｒＯ_３／Ｈ_２Ｏエッチング液
に浸すことにより除去することができ、Ｍ_０接続に対す
るビアが開口される。この矢印２２３を含む製造工程
は、従って本明細書で記述された他の可能な工程と比較
してマスク工程を減少し、モジュールのコストを更に減
少する。製造工程の残りは、抵抗層が金属信号層７６及
び７７に必要か否かに依存して変化する。信号層がアル
ミニュウムから形成されている場合、終端抵抗器は、比
較的高いアルミニュウムのためにモジュール信号層構造
から通常除去される。この場合、この工程はステップ２
３０に進む。このステップでは、アルミニュウムがスパ
ッタで堆積され、パターン化され、典型的に２−３μｍ
の厚さを典型的に有する金属信号層７６又はＭ_２が形成
される。しかしながら、信号層は銅から形成される時、
例えば、終端抵抗器は信号層構造の一部を形成する。金
属信号層７６は従って図１８に示される様に３層の金属
サンドウィッチにより構成される。このサンドイッチ構
造は窒化タンタル層２４６、銅層２４８及びタンタル上
部層２５０からなる。付随的に、窒化タンタルを上部層
２５０を形成するに使用することができる。窒化タンタ
ル層２４６は、製造工程の完了時に終端抵抗器を最終的
に形成し、接着層として機能する。銅層２４８は信号を
搬送し、タンタル層２５０は、銅層２４８の上部面と下
層のＳｉＯ_２との間の付加的な接着層として機能する。
図１９のサンドイッチ信号層は、誘電体７０に渡って約
０．２μｍの窒化タンタル層２４６を堆積することによ
り図１７から得られる。工程２６０を参照。窒化タンタ
ル層に渡って、ステップ２３０において、銅層２４８が
３−４μｍの厚さにスパッタ堆積される。タンタル層２
５０が次に銅層２４８上に０．０５μｍ以下の厚さで堆
積され、必要な場合は、ステップ２３０において金属信
号層の形成を完了する。ステップ２６２においてステッ
プ２３０において堆積された信号層がパターン化され、
エッチングされ、下部の層への接続が可能とされる。金
属信号層が終端抵抗構造により構成される場合、タンタ
ルの層２５０は、信号搬送銅層２４８及び終端抵抗層２
４６への接続が望まれる場所がエッチングで除去される
必要がある。ドライエッチングはステップ２６８におい
て層２５０を除去する。銅層２４８はステップ２６８に
おいて同様にエッチングされ、抵抗層２４６が露出され
る。図１９はステップ２６８の完了の際の終端抵抗器接
続２７２を含む複合金属信号層の斜視図である。図２１
はアルミニュウム又は銅の何れかを上述の様に有する信
号層７６の金属被覆の後の部分的に完成したマルチチッ
プモジュールを示している。金属被覆が完了した後、Ｓ
ｉＯ_２の絶縁層７８はステップ２８０で金属層Ｍ_２上に
堆積され、層７８を形成する。層７８はプラズマ促進化
学気相堆積（ＰＣＶＤ）を使用して堆積される。ステッ
プ２８２において、ＳｉＯ_２の層７８は次にパターン化
され、エッチングされて、所望の下層金属層Ｍ_２へのビ
アを開ける。層Ｍ_２上に残る二酸化シリコンは典型的な
厚さ３μｍを有している。絶縁層７８上に、第２の金属
被覆が行われ、Ｍ_３が形成され、図３の金属信号層７７
を形成するのに使用される。層を形成する金属膜がアル
ミニュウムから成る場合、層を単一の堆積ステップ２８
４で形成することができる。金属膜が銅の様な他の金属
から成る場合、複合金属サンドイッチ構造を信号層７７
を形成するために構築する必要がある。この構造を形成
するための工程がステップ２８５−２８９で生じ、これ
は、終端抵抗器が形成されない以外はステップ２６０−
２６４の工程と幾分類似している。金属信号層７７は、
完成した時約３−４μｍの厚さを有する。図３に示され
る２つの層以外の別の金属信号層はステップ２６０から
２９４を繰り返すことにより形成される。層Ｍ_３はＭ_２
から独立した信号層を形成している場合、層Ｍ_３はしば
しば図２３に示される様に層Ｍ_２に垂直に配向される。
図５のワイヤーストラップ法が使用される場合、層Ｍ_３
は図２２に示される様に層Ｍ_２上を走る。層Ｍ_３は若干
層Ｍ_２と幅が異なっており、端部が一致することを避け
ていることに注意せよ。金属ストラップ構造が採用され
るかされ、金属Ｍ_３が次にステップ２９４でパターン化
され、エッチングされて、所望の相互接続パターンが形
成される。Ｍ_３が複合金属構造で形成され、順次エッチ
ングが、ステップ２９４で達成され、金属層が除去され
る。図６に示される減少された容量の構造が必要な場
合、ステップ２９８が達成される必要がある。このステ
ップにおいて、金属層７６−７７は下方の二酸化シリコ
ン誘電体層７８及び７０の異方性エッチングの為のマス
クとして使用される。図２２はこれらのステップの完了
の際のワイヤーストラップを有するマルチチップモジュ
ールの斜視図を示し、図２３は互いに９０度配向した２
つの異なる信号層を有する構造を図示している。不動態
化層８０がステップ３２０に堆積されている。不動態化
層は、窒化シリコンキャップ８６上の二酸化シリコン層
８４から成る。二酸化シリコン及び窒化シリコンはフラ
ズマ促進化学気相堆積を使用して堆積される。不動態化
層８０は約２−６μｍ厚であり、摩損及び汚染からモジ
ュールを保護する様機能する。不動態層８０は次にステ
ップ３２２でパターン化され、エッチングされ、モジュ
ールへのＩＣ９０のワイヤーボンディングのためのパッ
ドを露出する。不動態層の形成及びエッチングがウエー
ハの製造を完了する。ウエーハ及びＩＣのマルチチップ
モジュールへのアッセンブリは、完成したウエーハを個
々のモジュール又はシリコン回路基板（ＳｉＣＢ）に、
ウエーハソーによって分離することから開始される。ス
テップ３２４参照。モジュールが通常通り取り付けられ
る必要のある場合、製造／アッセンブリ工程のステップ
３２６が、モジュール／チップアッセンブリの回路基板
への後での取り付けのためのリードを含む気密パッケー
ジ内にモジュールを設置する。ステップ３２８におい
て、ＩＣ９０がＳｉＣＢに結合される。ＩＣ９０は、図
８に示される様に逆楔状ワイヤーボンディングを使用す
るＳｉＣＢに電気的に接続される。ステップ３３０参
照。反転楔状ワイヤボンドはモジュールのより少ない面
を費やし、より高いチップ密度を可能とする。ワイヤボ
ンドが同様にパッケージ及びＳｉＣＢとの間でなされ
る。ステップ３３６参照。完成した従来のパッケージが
図９に示されている。ＩＣ９０／モジュールアッセンブ
リは今プリント印刷ボートに容易に接続する様に準備さ
れる。図１０に以前示された基板オンボード取り付け技
術が使用される場合、ＳｉＣＢが先ずステップ３３８に
於ける銅タングステンの様な支持構造を形成する堅い裏
打ち材に取り付けられる。好適には、この裏打ち材はＳ
ｉＣＢに略一致する熱膨張を有した良好な熱導電体であ
るべきである。可能な裏打ち材の例としては、上述した
銅タングステン材料に加えて、モリブデン及び銅／イン
バーサンドイッチを含む。チップは次にステップ３４０
で取り付けられる。このチップがＳｉＣＢにワイヤーボ
ンドされ、次いで、このチップ又はＳｉＣＢの内部表面
部分が例えばエポキシーで封じ込められる。これとは別
に、回路ボードへのＳｉＣＢの電気的接続が当業者に知
られる他の手段、例えばテープを使用して達成できる。
図１１のステップ３３４−３４８参照。本発明の実施例
が説明されたが、変形及び改良は当業者に直ちに明らか
になるであろう。本発明は特許請求の範囲に照らして構
築されるべきである。

【図面の簡単な説明】

【図１】ＩＣチップ速度と従来のパッケージンク速度と
の比較のグラフ、

【図２】ＩＣチップ速度とマルチチップモジュール速度
及び従来のパッケージング速度との比較のグラフ、

【図３】本発明の実施例に従うマルチチップモジールの
断面図、

【図４】本発明の実施例に従ってパワープレーンとグラ
ンドプレーンに接続するのに使用されるビアの部分断面
図、

【図５】金属信号ラインの金属ストラッピングを示す断
面図、

【図６】本発明の実施例に従う金属相互接続構造の図、

【図７】従来のワイヤーボンディングと反転楔状ワイヤ
ーボンディングとの比較、

【図８】本発明の実施例に従うマルチチップモジュール
の多重パッド出力構造を示す、

【図９】本発明の実施例に従うモジュールの頂部面の図
であり、多くの集積回路が取り付けられている。

【図１０】本発明の実施例に従う基板オンボード取り付
け技術の図、

【図１１】本発明の実施例に従うマルチチップモジュー
ルを形成するための処理工程の流れ図。

【図１２】図１１の続き。

【図１３】本発明の実施例に従って部分的に完成された
マルチチップモジュールの断面図、

【図１４】本発明の実施例に従ってマスクされた部分的
に完成したマルチチップモジュールの断面図、

【図１５】本発明の実施例に従って部分的にエッチング
された、部分的に完成したマルチチップモジュールの断
面図、

【図１６】本発明の実施例に従ってビアが形成された部
分的に完成したマルチチップモジュールの断面図、

【図１７】他の金属層に接続するために使用されるビア
から第１の金属層を電気的に分離している、部分的に完
成したマルチチップモジールを示す断面図、

【図１８】本発明の実施例に従って、二酸化シリコン誘
電体層を堆積した後の部分的に完成したモジュールの断
面図、

【図１９】本発明の実施例に従って、金属信号層を形成
するのに使用されるサンドイッチ構造の断面図、

【図２０】本発明の実施例に従った、信号ビア及び終端
ビアを有する完成した金属信号層の斜視図、

【図２１】本発明の実施例に従って、第１の信号層の金
属膜を付着した後の部分的に完成したモジュールの断面
図、

【図２２】本発明の実施例に従った、マルチチップモジ
ールの斜視図、

【図２３】本発明の別の実施例に従った、マルチチップ
モジールの斜視図。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号０７／６３０４６９ (32)優先日 1990年12月17日 (33)優先権主張国米国（ＵＳ） (72)発明者パンドハリナスエイマスカーアメリカ合衆国カリフォルニア州 95131 サンホセゴールデンレイクロード 1438 (72)発明者ドナルドベンソンアメリカ合衆国カリフォルニア州 94043 マウンテンヴィュースペースパークウェイ 1075−129 (72)発明者ヨゲンドラボブラアメリカ合衆国カリフォルニア州 95129 サンホセブラックオークウェイ 5499 (72)発明者チャールズアールラングアメリカ合衆国カリフォルニア州 95127 サンホセホームズドライヴ 56 (72)発明者ガルナダエヌタラパネニアメリカ合衆国カリフォルニア州 94587 ユニオンシティーデロアーズコート 4652 (72)発明者ジョセフショーエンホルツジュニアアメリカ合衆国カリフォルニア州 94306 パロアルトエフカレッジアベニュー 254 (72)発明者ブルースエムマックウィリアムスアメリカ合衆国カリフォルニア州 94566 プレザントンデルソルアベニュー 435 (72)発明者ニコラスイーブラスウェイトアメリカ合衆国カリフォルニア州 94544 ヘイワードヒースコート 190− 715

Claims

【特許請求の範囲】

【請求項１】集積化減結合容量を形成するための方法で
あり、この方法が、（ａ）支持基部を与え、（ｂ）前記モジュールの前記支持基部上に陽極酸化可能
金属の層を堆積し、（ｃ）陽極酸化可能金属層を堆積して、誘電体層を形成
し、（ｄ）前記誘電体層上に金属層を堆積する各工程を含む
集積化減結合容量を形成する方法。
【請求項２】前記陽極酸化可能金属を堆積する工程がア
ルミニュウムをスパッタする工程からなることを特徴と
する請求項１記載の集積化減結合容量を形成する方法。
【請求項３】前記支持基部が、結晶シリコン、多結晶シ
リコン、Ａｌ_２Ｏ_３、ＡｌＮ、銅タングステン合金、石
英、ガラス及びＢ_ｅＯシリコン複合体の内から選択され
た一つであることを特徴とする請求項１記載の集積化減
結合容量を形成する方法。
【請求項４】前記誘電体層と前記金属層との間に二酸化
シリコンの層を堆積する工程を更に含む請求項１記載の
集積化減結合容量を形成するための方法。
【請求項５】前記誘電体層と前記金属層との内に窒化シ
リコンの層を堆積する工程を更に含む請求項１記載の集
積化減結合容量を形成するための方法。
【請求項６】前記支持基部と前記陽極酸化可能金属との
間に絶縁層を形成する工程を更に含む請求項１記載の集
積化減結合容量を形成するための方法。
【請求項７】前記集積化容量が前記モジュールの略全面
に渡って形成さることを特徴とする請求項１記載の集積
化減結合容量を形成するための方法。
【請求項８】前記金属層が第２の陽極酸化可能金属層か
ら成り、（ｅ）前記第２の陽極酸化可能金属層を陽極酸化し
て、第２の誘電体層を形成し、（ｆ）前記第の２誘電体層に上に第２の金属層を堆積
する各工程を含む請求項１記載の集積化減結合容量を形
成するための方法。
【請求項９】（ｇ）工程（ｄ）を繰り返し、（ｈ）工程（ｅ）を繰り返す工程を更に含む請求項８記
載の集積化減結合容量を形成するための方法。
【請求項１０】集積化減結合容量を有するマルチチップ
モジュールを製造するための方法であり、（ａ）前記モジュールに支持基部を与え、（ｂ）前記ウエーハの表面領域上に陽極酸化可能金属層
の堆積し、（ｃ）前記陽極酸化可能金属層を陽極酸化して誘電体層
を形成し、（ｄ）前記誘電体層上に金属層を堆積し、（ｅ）絶縁層を堆積し、そして（ｆ）前記絶縁層の頂部に単一の金属層を堆積し、（ｇ）前記陽極酸化可能金属に接続する第１のビアを形
成し、（ｆ）前記第２の金属層に接続する第２のビアを形成す
る工程からなる集積化減結合容量を有するマルチチップ
モジュールを製造するための方法。
【請求項１１】前記誘電体層と前記金属層との間に二酸
化シリコンの層を堆積する工程を更に含む請求項１０記
載のマルチチップモジュールを製造するための方法。
【請求項１２】前記誘電体と前記金属との間に窒化シリ
コンの層を堆積する工程を更に含む請求項１０記載のマ
ルチチップモジュールを製造するための方法。
【請求項１３】前記金属層が陽極酸化可能金属からな
り、（ｉ）前記陽極酸化可能金属の第２の層を陽極酸化し、
第２の誘電体層を形成し、そして（ｊ）前記誘電体層上に第２金属層を堆積する工程を更
に含む請求項１０記載のマルチチップモジュールを製造
するための方法。
【請求項１４】（ｋ）工程（ｄ）を繰り返し、そして（ｌ）工程（ｉ）を繰り返す工程を更に含む請求項１３
記載のマルチチップモジュールを製造するための方法。
【請求項１５】前記金属信号層上に不動態化層を形成
し、そして、前記不動態化層をエッチングして集積回路を前記マルチ
チップモジュールに電気的に接続するためのボンドパッ
ドを形成する各工程を更に含む請求項１０記載のマルチ
チップモジュールを製造するための方法。
【請求項１６】前記陽極酸化可能金属層を堆積する工程
が、アルミニュウムをスパッタする工程からなる請求項
１０記載のマルチプモジュールを製造するための方法。
【請求項１７】前記支持基部が結晶シリコン、多結晶シ
リコン、Ａｌ_２Ｏ_３、ＡｌＮ、銅タングステン合金、石
英、ガラス、及びＢｅＯシリコン複合体の内から選択さ
れる一つであることを特徴とする請求項１０記載の方
法。
【請求項１８】前記支持基部と前記第１の陽極酸化可能
金属との間に絶縁層を形成するための工程を更に含むこ
とを特徴とする請求項１０記載の方法。
【請求項１９】前記集積化容量が前記モジュールの略全
面に渡って形成されていることを特徴とする請求項１０
記載の方法。
【請求項２０】陽極酸化可能金属から形成される第１の
プレート、前記第１のプレートの陽極酸化によって形成された誘電
体層、及び前記誘電体上に金属から形成された第２のプ
レートから成るマルチチップモジュール用集積化減結合
容量。
【請求項２１】前記第１のプレートが上部に位置する支
持基部を含む請求項２０の集積化減結合容量。
【請求項２２】前記容量が前記支持基部の略全面上に前
記容量が形成されることを特徴とする請求項２１記載の
集積化減結合容量。
【請求項２３】前記第２の金属プレートの陽極酸化によ
って形成された第２の誘電体層を含み、前記第２のプレ
ートが陽極酸化可能金属から成る請求項２０に記載の集
積化減結合容量。
【請求項２４】前記支持基部が、シリコン、多結晶シリ
コン、Ａｌ_２Ｏ_３、ＡｌＮ、銅タングステン合金、石
英、ガラス及びＢｅＯシリコン複合体の内から選択され
ることを特徴とする請求項２１記載の集積化減結合容
量。
【請求項２５】前記陽極酸化可能金属がアルミニュウム
から成る請求項２０記載の集積化減結合容量。
【請求項２６】複数の集積化回路を相互接続するための
マルチチップモジュールであり、支持基部、前記支持基部上に形成された陽極酸化可能金属層、陽極酸化可能金属層の陽極酸化によって形成された誘電
体層、前記誘電体層上に位置する金属層、前記金属層上に位置する絶縁層、及び前記絶縁層上に位
置する金属信号層から成る複数の集積化回路を相互接続
するためのマルチチップモジュール。
【請求項２７】前記支持基部が、結晶シリコン、多結晶
シリコン、Ａｌ_２Ｏ_３、ＡｌＮ、銅タングステン合金、
石英、ガラス、及びＢ_ｅＯシリンコ複合体から選択され
ることを特徴とする請求項２６記載のマルチチップモジ
ュール。
【請求項２８】陽極酸化可能金属からなる前記第２の金
属層の陽極酸化によって形成された第２の誘電体層、及
び前記第２の誘電体層と前記絶縁層との間に堆積された
第３の層を更に含む請求項２６記載のマルチチップモジ
ュール。
【請求項２９】前記陽極酸化可能金属がアルミニュウム
から成ることを特徴とする請求項２６記載のマルチチッ
プモジュール。
【請求項３０】前記誘電体層と前記金属層との内に堆積
された二酸化シリコン層を更に含むことを特徴とする請
求項２６記載のマルチチップモジュール。
【請求項３１】前記誘電体層との前記金属層との間に設
置された窒化シリコン層を更に含み請求項２６記載のマ
ルチチップモジュール。
【請求項３２】前記誘電体層と前記第２のプレートとの
間に設置された二酸化シリコンの層を更に含むことを特
徴とする請求項２０記載の集積化減結合容量。
【請求項３３】前記誘電体と前記第２のプレートとの間
に設置された窒化シリコン層を更に含む請求項２０記載
の集積化減結合容量。
【請求項３４】約５から２０ミクロンの間の厚さを有す
る二酸化シリコン層から成り、マルチチップモジュール
内の導電プレートから金属信号層を絶縁するための絶縁
層。
【請求項３５】約２×１０^９ダイン／ｃｍ^２より少ない
残留圧縮応力及び約５から２０ミクロンの間の厚さの二
酸化シリコン層から成り、マルチチップモジュール内の
電力供給から金属信号層を絶縁するための絶縁層。
【請求項３６】前記残留圧縮応力が１×１０^９ダイン／
ｃｍ^２より小さい請求項３５記載の絶縁層。
【請求項３７】支持基部、導電性プレーン、金属信号層、及び約２×１０^９よりも少ない残留圧縮応
力及び５から２０ミクロンの間の厚さを有し、前記金属
層を前記導電性プレーンから絶縁するための二酸化シリ
コン絶縁層からなる複数の集積回路を相互に接続するた
めのマルチチップモジュール。
【請求項３８】前記残留圧縮応力が、約１×１０^９ダイ
ン／ｃｍ^２よりも小さいことを特徴とする請求項２７記
載のマルチチップモジュール。
【請求項３９】前記導電性プレーンが、パワープレーン、及びグラウンドプレーンからなること
を特徴とする請求項３７記載のマルチチップモジュー
ル。
【請求項４０】前記導電性プレーンが更に前記パワープ
レーンとグラウンドプレーンとの間に設置された誘電体
を更に含むことを特徴とする請求項３９記載のマルチチ
ップモジュール。
【請求項４１】残留圧縮応力が約２×１０^９ダイン／ｃ
ｍ^２よりも小さくなる様に二酸化シリコン層を堆積する
工程を含み、マルチチップモジユール内の絶縁層を製造
し、前記マルチップモジュールの導電性プレーンを前記
マルチチップモジュールの金属信号層から絶縁する方
法。
【請求項４２】前記絶縁層を堆積する工程が、約５から
２０ミクロンの厚さに前記絶縁層を堆積する工程からな
ることを特徴とする請求項４１記載のマルチチップモジ
ュールに絶縁層を製造するための方法。
【請求項４３】二酸化シリコン層を堆積する前記工程
が、プラズマ促進化学気相堆積を使用して前記シリコン
層を堆積する工程からなる請求項４１記載の絶縁層を製
造するための方法。
【請求項４４】前記マルチチップモジュールの金属信号
層から前記マルチチップモジュールの導電性プレーンを
絶縁するために、マルチチップモジュール用の絶縁層を
製造するための方法であり、この方法が、その残留圧縮応力が、約１×１０ダイン／ｃｍ^２よりも
小さくなる様に二酸化シリコンの層を堆積する工程を含
みマルチチップモジュール用の絶縁層を製造するための
方法。
【請求項４５】前記絶縁層を堆積する前記工程が、約５
から２０ミクロンの間の厚さに絶縁層を堆積する工程か
らなることを特徴とする請求項４４記載のマルチチップ
モジュール用の絶縁層を製造するための方法。
【請求項４６】二酸化シリコンの層を堆積するための前
記工程が、プラズマ促進化学気相堆積を使用する二酸化
シリコン層を堆積することからなることを特徴とする請
求項４４記載の絶縁層を製造するための方法。
【請求項４７】複数の集積回路を相互接続するためのマ
ルチチップモジュールを製造するための方法であり、こ
の方法が、支持基部を与え、この支持基部上に導電性プレーンを形成し、約２×１０^９ダイン／ｃｍ^２よりも少ない残留圧縮応力
及び約５から２０ミクロンの厚さを有する二酸化シリコ
ン層を前記導電プレーン上に堆積し、二酸化シリコン上に金属信号層を形成する工程からなる
マルチチップモジュールを製造するための方法。
【請求項４８】二酸化シリコンを堆積する前記工程が、
プラズマ促進化学気相堆積を使用して二酸化シリコンを
堆積することから成る請求項４７記載のマルチチップモ
ジュールを製造するための方法。
【請求項４９】前記二酸化シリコン及び前記金属信号層
を通して、前記導電性プレーンと接続するビアを形成す
ることを更に含む請求項４７記載のマルチチップモジュ
ールを製造するための方法。
【請求項５０】前記金属信号層上に不動態化層を形成
し、前記不動態化層を介して前記金属層に接続するビアを形
成する工程を更に含む請求項４７記載のマルチチップモ
ジュールを製造するための方法。
【請求項５１】導電性プレーンを形成する前記工程が、パワープレーン、及びグラウンドプレーンを形成する工
程を更に含む請求項４７記載のマルチチップモジュール
を製造するための方法。
【請求項５２】導電性プレーンを形成する前記工程が、
前記パワープレーンと前記グランドプーンとの間に誘電
体を設置する工程からなる請求項５１記載のマルチチッ
プを製造するための方法。
【請求項５３】支持基部を与え、前記支持基部上に導電性プレーンを形成し、約１×１０^９ダイン／ｃｍ^２以下の残留圧縮応力及び約
５から２０ミクロン厚の二酸化シリコン層を前記導電性
プレーン上に堆積し、前記二酸化シリコン層上に金属信号層を形成する工程か
ら成る複数の相互接続回路を相互接続するためのマルチ
チップモジュールを製造するための方法。
【請求項５４】二酸化シリコンを堆積する前記工程が、
プラズマ促進化学気相堆積を使用して二酸化シリコンを
堆積する工程であることを特徴とする請求項５３記載の
マルチチップモジュールを製造するための方法。
【請求項５５】前記二酸化シリコン層及び前記金属信号
層を介して前記導電層に接続するビアを形成する工程か
らなる請求項５３記載のマルチチップモジュールを製造
するための方法。
【請求項５６】前記金属信号層上に不動態化層を形成
し、前記不動態化層を介して前記金属信号層に接続するビア
を形成する工程を含む請求項５３記載のマルチチップモ
ジュールを製造するための方法。
【請求項５７】導電性プレーンを形成する前記工程が、パワープレーンを形成し、グラウンドプレーンを形成する工程を更に含む請求項５
３記載のマルチチップモジュールを製造するための方
法。
【請求項５８】導電性プレーンを形成する前記工程が、前記パワープレーン及び前記グラウンドプレーンとの間
に誘電体層を設置する工程を更に含む請求項５７記載の
マルチチップモジュールを製造するための方法。
【請求項５９】エポキシー材料、このエポキシー材料内に設置された大きな原子番号の材
料からなる、集積回路をシリコン回路ボードに機械的に
取り付けるための物質。
【請求項６０】前記集積回路を前記シリコン回路ボード
に反転楔状ワイヤーボンディングにより接続する工程か
ら成る、集積回路をシリコン回路ボードに電気的に接続
するための方法。
【請求項６１】前記集積回路と前記シリコン回路ボード
との間に接着材料を設置し、前記集積回路を前記シリコ
ン回路に機械的に固定し、前記集積化回路を前記シリコン回路ボードに電気的に接
続するために、前記集積回路を前記シリコン回路ボート
に反転楔状ワイヤーボンディングにより接続する工程を
含む、集積回路をシリコン回路ボードに固定する方法。
【請求項６２】接着材料を設置する前記工程が、大きい
原子番号の材料が分散されたエポキシー材料を付与する
工程を含むことを特徴とする請求項６１記載の集積回路
をシリコン回路ボードに固定する方法。
【請求項６３】接着材料を設置する前記工程が、ダイア
モンド微粒子が分散されたエポキシー材料を付与する工
程を含むことを特徴とする請求項６１記載の集積回路を
シリコン回路ボードに固定する方法。
【請求項６４】エポキシー材料を設置する前記工程が、
窒化硼素が分散されたエポキシー材料を付与する工程を
含むことを特徴とする請求項６１記載の集積回路をシリ
コン回路ボードに固定する方法。
【請求項６５】接着材料を設置する前記工程が、電気的
に絶縁で且つ熱的に伝導性の接着材を付与する工程を含
むことを特徴とする請求項６１記載の集積回路をシリコ
ン回路ボードに固定する方法。
【請求項６６】複数の集積回路を集合して、マルチチッ
プモジュールを形成し、このマルチチップモジュールを
プリント回路ボートに接続する方法であり、この方法
が、シリコン回路ボードを剛性の支持材料上に取り付け、前記複数の集積回路を前記シリコン回路ボードに機械的
に取り付けてマルチチップモジュールを形成し、複数の前記集積回路を前記シリコン回路ボードに電気的
に接続し、前記マルチチップモジュールの少なくも内部表面部分を
包囲し、前記マルチモジュールマルチチップモジュールを前記プ
リント回路ボード上に取り付け、そして前記プリント回
路基板を前記マルチチップモジュールのボンドパッドに
電気的に接続する各工程からなることを特徴とする複数
の集積回路を集合する方法。
【請求項６７】結果として得られるプリント回路ボード
及びマルチチップモジュール構造を包囲する工程を更に
含む請求項６６記載の複数の集積回路を集合する方法。
【請求項６８】複数の集積回路を前記シリコン回路基板
に電気的に接続する前記工程が反転楔状ワイヤーボンデ
ィングからなる請求項６６記載の複数の集積回路を集合
する方法。
【請求項６９】前記複数の回路を前記シリコン回路ボー
ドに機械的に接続する前記工程が、大きい原子番号材料
を有するエポキシー材料を付与する工程からなる請求項
６６記載の複数の集積回路を集合する方法。
【請求項７０】複数の集積回路を前記シリコン回路ボー
ドに機械的に取り付ける前記工程が、ダイアモンド微粒
子が分散されたエポキシー材料を付与する工程を含む請
求項６６記載の複数の集積回路を集合する方法。
【請求項７１】複数の集積回路を前記シリコン回路ボー
ドに機械的に取り付ける前記工程が、窒化硼素が分散さ
れたエポキシー材料を付与することを含む請求項６６記
載の複数の集積回路を集合する方法。
【請求項７２】複数の集積回路を前記シリコン回路ボー
ドに機械的に取り付ける前記工程が、非導電性であり、
且つ熱伝導性である接着材を調整することを含む請求項
６６記載の複数の集積回路を集合する方法。
【請求項７３】前記プリント回路ボードをボンドバッド
に電気的に接続する前記工程が、ワイヤーボンディング
であることを特徴とする請求項６６記載の複数の集積回
路を集合する方法。
【請求項７４】前記複数の集積回路を前記シリコン回路
ボードに機械的に取り付け且つ電気的に接続する前記工
程が、前記シリコン回路ボードの下層のボンドパッドを露出す
る空隙を有して堆積された非導電性且つ熱伝導性接着材
をシリコン回路ボードの表面上に与え、前記非導電性、熱伝導性接着材上の前記空隙内に導電性
接着材を与える工程からなることを特徴とする請求項６
６記載の複数の集積回路を集合する方法。
【請求項７５】前記シリコン回路ボードの下層のボンド
パッドを露出する空隙を有して堆積された非導電性且つ
熱伝導性接着材をシリコン回路ボードの表面上に与える
工程、及び導電性材料を前記集積回路の裏面及び前記ボ
ンドパッドに付着する工程を更に含む請求項６６記載の
方法。
【請求項７６】前記シリコン回路ボードの下層のボンド
パッドを露出する空隙を有して堆積された非導電性且つ
熱伝導性接着材をシリコン回路ボードの表面上に与える
工程、及び前記非導電性且つ熱伝導性接着材を前記空隙
内に付与する工程からなる集積回路をシリコン回路ボー
ドに機械的電気的に接続する方法。
【請求項７７】非導電性且つ熱伝導性接着材を付与する
前記工程が、窒化硼素が分散されたエポキシー材料を付
与する工程からなる集積回路をシリコン回路ボードに機
械的電気的に接続する方法。
【請求項７８】非導電性且つ熱伝導性接着材を付与する
前記工程が、ダイアモンド微粒子が分散されたエポキシ
ー材料を付与する工程からなる請求項７６記載の集積回
路をシリコン回路ボードに機械的電気的に接続する方
法。
【請求項７９】前記シリコン回路ボードの下層のボンド
パッドを露出する空隙を有して堆積される非伝導性且つ
熱伝導性接着材を前記シリコン回路ボードの表面に与
え、前記集積回路の前記ボンドパッド及び裏面に導電性材料
を付着する工程からなる集積回路をシリコン回路ボード
に機械的電気的に接続する方法。
【請求項８０】非導電性且つ熱伝導性接着材を調整する
工程が窒化硼素が分散されたエポキシー材料を付与する
工程からなる請求項７９記載の集積回路をシリコン回路
ボードに機械的電気的に接続する方法。
【請求項８１】非導電性且つ熱伝導性接着材を調整する
前記工程が、ダイアモンド微粒子が分散されたエポキシー材料を付与
する工程からなる請求項７９記載の集積回路をシリコン
回路ボードに機械的電気的に接続する方法。
【請求項８２】導電性プレーン、金属信号層、前記導電プレーンと金属信号層との間に設置された絶縁
層、前記マルチチップモジュールの頂部表面上に位置する不
動態化層、前記不動態化層をエッチングすることにより形成され、
前記金属信号層を露出し、前記複数の集積回路の一つ
が、その位置で前記マルチチップモジュールに電気的に
結合するとこのできる複数のパッド出力領域、及び各々
異なる幾何学形状を有し、パット出力領域の少なくとも
一つ内に含まれる少なくとも２組みのボンディグワイヤ
ーから成る複数の集積回路を相互接続するマルチチップ
モジュール。
【請求項８３】前記導電体プレーンに隣接して位置する
支持基部を更に含む請求項８２記載のマルチチップモジ
ュール。
【請求項８４】前記導電性プレーンが、グランドプレーン、及び電力プレーンからなる請求項８
２記載のマルチップモジュール。
【請求項８５】金属信号層を有するマルチチップモジュ
ール内にパット出力構造を製造するための方法であり、
この方法が、前記信号層上に不動態層を形成し、前記不動態化層をエッチングして、前記金属信号層を露
出して、復数のバッド出力を形成し、単一の集積回路が
所定のパッド出力領域の位置に前記マルチチップモジュ
ールに電気的に接続可能とされ、各々異なる形状を有し、前記ハッド出力領域の少なくと
も一つ内に少なくとも二組みのパッドを形成するため工
程を含むパット出力構造を製造するための方法。
【請求項８６】窒化タンタル層、この窒化タンタル層の上に存在し、前記窒化タンタル層
に電気的に接続するビアを有して抵抗器を形成する導電
性材料層からなるマルチチップモジールの金属信号層。
【請求項８７】前記導電層が、銅層、及び前記銅層上に存在するタンタル層から成るこ
とを特徴とする請求項８６記載の金属信号層。
【請求項８８】前記導電性材料層が、銅層、及び前記銅層上に存在する窒化タンタル層から成
ることを特徴とする請求項８６記載の金属信号層。
【請求項８９】窒化タンタル層を堆積し、窒化タンタル層上に導電性層を堆積し、前記導電性層を介するビアを形成して、前記窒化タンタ
ル層を露出して抵抗領域を形成する各工程からなるマル
チチップモジュールに金属信号層に形成するための方
法。
【請求項９０】導電層の堆積する前記工程が、銅層を堆
積する工程からなることを特徴とする請求項８９記載の
金属信号層を形成するための方法。
【請求項９１】導電性層を堆積するための前記工程が、銅層を堆積し、且つ銅層上に接着層を堆積する工程を更
に含むことを特徴とする請求項８９記載の金属信号層を
形成するための方法。
【請求項９２】接着層を堆積するための前記工程がタン
タルを堆積することからなる請求項９１記載の金属信号
層を形成するための方法。
【請求項９３】接着層を堆積するための前記工程が窒化
タンタルを堆積することからなる請求項９１記載の金属
信号層を形成するための方法。
【請求項９４】第１の金属層、第２の金属層、前記第１及び第２の金属層の間に設置され、開口を有す
る絶縁層、及び前記開口に位置され、前記第１及び第２
の金属層に接続され、前記第１の金属層を前記第２の金
属層に電気的に接続する金属ストラップからなる金属信
号層構造。
【請求項９５】前記第１の金属層がアルミニュムからな
る請求項９４記載の金属信号層構造。
【請求項９６】前記第１の金属層が、接着層、及び前記接着層上に位置する導電性層を更に含
むことを特徴とする請求項９４記載の金属信号層構造。
【請求項９７】前記導電性層が更に第２の接着層を含む
ことを特徴とする請求項９６記載の金属信号層構造。
【請求項９８】前記接着層が窒化タンタルからなり、前記導電性層が銅からなることを特徴とする請求項９６
記載の金属信号層構造。
【請求項９９】前記導電性層が、更に前記銅層上にタン
タル層を更に含むことを特徴とする請求項９８記載の金
属信号層構造。
【請求項１００】前記導電性層が前記銅層上に窒化タン
タル層を更に含むことを特徴とする請求項９８記載の金
属信号層構造。
【請求項１０１】前記導電層がビアを有して、前記窒化
タンタル層を露出して、且つ抵抗器を形成していること
を特徴とする請求項９８記載の金属信号層構造。
【請求項１０２】前記第１の金属層が更に抵抗器を更に
含む請求項９４記載の金属信号層構造。
【請求項１０３】前記第１の金属層がアルミニュウムか
らなることを特徴とする請求項９４記載の金属信号層構
造。
【請求項１０４】前記金属信号層が、接着層、及び前記接着層上に位置する導電性層からなる
ことを特徴とする請求項９４記載の金属信号層構造。
【請求項１０５】前記導電性層が第２の接着層を更に含
むことを特徴とする請求項９４記載の金属信号層構造。
【請求項１０６】前記接着層が窒化タンタルからなり、
そして前記導電性層が銅からなることを特徴とする請求
項９４記載の金属信号層構造。
【請求項１０７】前記絶縁層が二酸化シリコンからなる
ことを特徴とする請求項９４記載の金属信号層構造。
【請求項１０８】第１の金属層を堆積し、第２の金属層を堆積し、前記第１の金属層と前記第２の金属層との間に絶縁層を
堆積し、前記第２の金属層と前記第２の金属層を通過し、前記第
１の金属層を露出する開口を形成し、前記開口に、前記第１の金属層を前記第２の金属層に結
合する金属ストラップを形成する工程からなるマルチチ
ップモジュール内に金属信号層構造を形成するための方
法。
【請求項１０９】第１の金属層を堆積する前記工程が、
アルミニュウムを堆積することからなる請求項１０８記
載の金属信号層を形成するための方法。
【請求項１１０】第２の金属層を堆積する前記工程が、
アルミニュウムを堆積することからなる請求項１０８記
載の金属信号層を形成するための方法。
【請求項１１１】前記絶縁層を堆積するための前記工程
が、二酸化シリコンを堆積するための工程からなること
を特徴とする請求項１０８記載の金属信号層を形成する
ための方法。
【請求項１１２】第１の金属層を堆積するための前記工
程が、接着層を堆積し、導電性層を堆積する工程からなることを特徴とする請求
項１０８記載の金属信号層を形成するための方法。
【請求項１１３】前記導電性層を通過し、前記接着層を
露出して抵抗器領域を形成するビアを形成する工程を更
に含むことを特徴とする請求項１１２記載の金属信号層
を形成するための方法。
【請求項１１４】接着層を堆積するための前記工程が窒
化タンタルを堆積する工程からなることを特徴とする請
求項１１２記載の金属信号層を形成するための方法。
【請求項１１５】導電性層を堆積するための前記工程
が、銅を堆積する工程からなることを特徴とする請求項
１１２記載の金属信号層を形成するための方法。
【請求項１１６】導電性層を堆積するための前記工程
が、銅層を堆積し、この銅層上に窒化タンタル層を堆積する工程からなるこ
とを特徴とする請求項１１２記載の金属信号層を形成す
るための方法。
【請求項１１７】導電性層を堆積するための前記工程
が、銅層を堆積し、この銅層上にタンタル層を堆積する工程からなることを
特徴とする請求項１１２記載の金属信号層を形成するた
めの方法。
【請求項１１８】第２の金属層を堆積する前記工程が、接着層を堆積し、この接着層上に導電性層を堆積する工程からなることを
特徴とする請求項１０８記載の金属信号層を形成するた
めの方法。
【請求項１１９】接着層を堆積する前記工程が窒化タン
タルを堆積する工程からなることを特徴とする請求項１
１８記載の金属信号層を形成するための方法。
【請求項１２０】導電性層を堆積する前記工程が、銅層を堆積し、前記銅層上にタンタル層を堆積する工程からなることを
特徴とする請求項１１８記載の金属信号層を形成するた
めの方法。
【請求項１２１】導電性層を堆積する前記工程が、銅層を堆積し、前記銅層上に窒化タンタル層を堆積する工程からなるこ
とを特徴とする請求項１１８記載の金属信号層を形成す
るための方法。