JPH06132526A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH06132526A JPH06132526A JP30152592A JP30152592A JPH06132526A JP H06132526 A JPH06132526 A JP H06132526A JP 30152592 A JP30152592 A JP 30152592A JP 30152592 A JP30152592 A JP 30152592A JP H06132526 A JPH06132526 A JP H06132526A
- Authority
- JP
- Japan
- Prior art keywords
- field
- region
- breakdown voltage
- concentration impurity
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ドレイン耐圧およびソース耐圧を高くする。
【構成】 ＮＭＯＳトランジスタのｐ形シリコン基板１
の表面は、ＬＯＣＯＳ法によって形成されたフィールド
酸化膜２により素子分離されている。この場合、フィー
ルド反転防止のため、フィールド酸化膜２の形成前に、
ｐ形シリコン基板１の素子分離領域にｐ型高濃度不純物
領域からなるフィールドドープ層３が形成されている。
ｎ型高濃度不純物領域からなるドレイン領域７とフィー
ルドドープ層３とは離間され、その間にｐ形シリコン基
板１の一部からなるｐ型低濃度不純物領域１１が介在さ
れている。したがって、ドレイン領域７とフィールドド
ープ層３とその間のｐ型低濃度不純物領域１１とで構成
されるダイオードの逆方向耐圧が高くなり、ドレイン耐
圧を高くすることができる。同様に、ソース耐圧も高く
することができる。
の表面は、ＬＯＣＯＳ法によって形成されたフィールド
酸化膜２により素子分離されている。この場合、フィー
ルド反転防止のため、フィールド酸化膜２の形成前に、
ｐ形シリコン基板１の素子分離領域にｐ型高濃度不純物
領域からなるフィールドドープ層３が形成されている。
ｎ型高濃度不純物領域からなるドレイン領域７とフィー
ルドドープ層３とは離間され、その間にｐ形シリコン基
板１の一部からなるｐ型低濃度不純物領域１１が介在さ
れている。したがって、ドレイン領域７とフィールドド
ープ層３とその間のｐ型低濃度不純物領域１１とで構成
されるダイオードの逆方向耐圧が高くなり、ドレイン耐
圧を高くすることができる。同様に、ソース耐圧も高く
することができる。
Description
【０００１】
【産業上の利用分野】この発明は電界効果型トランジス
タに関する。
タに関する。
【０００２】
【従来の技術】電界効果型トランジスタにはＬＯＣＯＳ
法により素子分離したものがあり、例えば図２に示すよ
うなＮＭＯＳトランジスタが知られている。このＮＭＯ
Ｓトランジスタは、ｐ形シリコン基板（あるいはｐウェ
ル層）１の表面にＬＯＣＯＳ法によって形成されたフィ
ールド酸化膜２により素子分離されている。この場合、
フィールド反転防止のため、フィールド酸化膜２の形成
前に、ｐ形シリコン基板１の素子分離領域にボロンイオ
ン注入によりｐ型高濃度不純物領域からなるフィールド
ドープ層３が形成されている。ｐ形シリコン基板１のチ
ャネル領域４の表面には酸化シリコンからなるゲート絶
縁膜５が形成され、ゲート絶縁膜５の上面にはポリシリ
コンからなるゲート電極６が形成されている。ゲート電
極６の両側におけるｐ形シリコン基板１の表面側にはリ
ンイオン注入によりｎ型高濃度不純物領域からなるドレ
イン領域７およびソース領域８が形成されている。
法により素子分離したものがあり、例えば図２に示すよ
うなＮＭＯＳトランジスタが知られている。このＮＭＯ
Ｓトランジスタは、ｐ形シリコン基板（あるいはｐウェ
ル層）１の表面にＬＯＣＯＳ法によって形成されたフィ
ールド酸化膜２により素子分離されている。この場合、
フィールド反転防止のため、フィールド酸化膜２の形成
前に、ｐ形シリコン基板１の素子分離領域にボロンイオ
ン注入によりｐ型高濃度不純物領域からなるフィールド
ドープ層３が形成されている。ｐ形シリコン基板１のチ
ャネル領域４の表面には酸化シリコンからなるゲート絶
縁膜５が形成され、ゲート絶縁膜５の上面にはポリシリ
コンからなるゲート電極６が形成されている。ゲート電
極６の両側におけるｐ形シリコン基板１の表面側にはリ
ンイオン注入によりｎ型高濃度不純物領域からなるドレ
イン領域７およびソース領域８が形成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このようなＮＭＯＳトランジスタでは、ｎ型高濃度不純
物領域からなるドレイン領域７およびソース領域８とｐ
型高濃度不純物領域からなるフィールドドープ層３とが
接触しているので、ドレイン領域７およびソース領域８
とフィールドドープ層３とで構成されるダイオードの逆
方向耐圧が弱く、ドレイン耐圧およびソース耐圧が低い
という問題があった。なお、ＰＭＯＳトランジスタの場
合も同様の問題があった。この発明の目的は、ドレイン
耐圧とソース耐圧とのうち少なくとも一方を高くするこ
とのできる電界効果型トランジスタを提供することにあ
る。
このようなＮＭＯＳトランジスタでは、ｎ型高濃度不純
物領域からなるドレイン領域７およびソース領域８とｐ
型高濃度不純物領域からなるフィールドドープ層３とが
接触しているので、ドレイン領域７およびソース領域８
とフィールドドープ層３とで構成されるダイオードの逆
方向耐圧が弱く、ドレイン耐圧およびソース耐圧が低い
という問題があった。なお、ＰＭＯＳトランジスタの場
合も同様の問題があった。この発明の目的は、ドレイン
耐圧とソース耐圧とのうち少なくとも一方を高くするこ
とのできる電界効果型トランジスタを提供することにあ
る。
【０００４】
【課題を解決するための手段】この発明は、フィールド
ドープ層の上に形成されたフィールド酸化膜により素子
分離され、ドレイン領域およびソース領域が高濃度不純
物領域によって構成された電界効果型トランジスタにお
いて、前記ドレイン領域と前記ソース領域とのうち少な
くとも一方と前記フィールドドープ層とを離間させるよ
うにしたものである。
ドープ層の上に形成されたフィールド酸化膜により素子
分離され、ドレイン領域およびソース領域が高濃度不純
物領域によって構成された電界効果型トランジスタにお
いて、前記ドレイン領域と前記ソース領域とのうち少な
くとも一方と前記フィールドドープ層とを離間させるよ
うにしたものである。
【０００５】
【作用】この発明によれば、ドレイン領域とソース領域
とのうち少なくとも一方とフィールドドープ層とを離間
させているので、ドレイン領域とソース領域とのうち少
なくとも一方とフィールドドープ層との間に低濃度不純
物領域が介在されることとなり、このためドレイン領域
とソース領域とのうち少なくとも一方とフィールドドー
プ層とその間の低濃度不純物領域とで構成されるダイオ
ードの逆方向耐圧を高くすることができ、したがってド
レイン耐圧とソース耐圧とのうち少なくとも一方を高く
することができる。
とのうち少なくとも一方とフィールドドープ層とを離間
させているので、ドレイン領域とソース領域とのうち少
なくとも一方とフィールドドープ層との間に低濃度不純
物領域が介在されることとなり、このためドレイン領域
とソース領域とのうち少なくとも一方とフィールドドー
プ層とその間の低濃度不純物領域とで構成されるダイオ
ードの逆方向耐圧を高くすることができ、したがってド
レイン耐圧とソース耐圧とのうち少なくとも一方を高く
することができる。
【０００６】
【実施例】図１はこの発明の一実施例を適用したＮＭＯ
Ｓトランジスタの要部を示したものである。この図にお
いて、図２と同一名称部分には同一の符号を付し、その
説明を適宜省略する。このＮＭＯＳトランジスタでは、
ドレイン領域７およびソース領域８とフィールドドープ
層３とが離間され、その各間にｐ形シリコン基板１の各
一部からなるｐ型低濃度不純物領域１１、１２が介在さ
れている。したがって、このＮＭＯＳトランジスタで
は、ｎ型高濃度不純物領域からなるドレイン領域７とｐ
型高濃度不純物領域からなるフィールドドープ層３とそ
の間のｐ型低濃度不純物領域１１とで構成されるダイオ
ードの逆方向耐圧が高くなる。すなわち、ドレイン領域
７とフィールドドープ層３との間にｐ型低濃度不純物領
域１１が介在されているので、ドレイン領域７とフィー
ルドドープ層３との接合部分の不純物濃度が低くなり、
このため電圧印加時に空乏層が広がりやすくなり、この
結果ダイオードの逆方向耐圧を高くすることができ、ひ
いてはドレイン耐圧を高くすることができる。同様に、
ｎ型高濃度不純物領域からなるソース領域８とｐ型高濃
度不純物領域からなるフィールドドープ層３とその間の
ｐ型低濃度不純物領域１２とで構成されるダイオードの
逆方向耐圧も高くなり、したがってソース耐圧も高くす
ることができる。ところで、ドレイン領域７およびソー
ス領域８とフィールドドープ層３との離間距離Ｌ1は、
素子を小さくしても、例えばフィールドドープ層３とゲ
ート電極６との離間距離Ｌ2を８μｍ程度としても、
０．５〜１．５μｍ程度確保した方が望ましい。
Ｓトランジスタの要部を示したものである。この図にお
いて、図２と同一名称部分には同一の符号を付し、その
説明を適宜省略する。このＮＭＯＳトランジスタでは、
ドレイン領域７およびソース領域８とフィールドドープ
層３とが離間され、その各間にｐ形シリコン基板１の各
一部からなるｐ型低濃度不純物領域１１、１２が介在さ
れている。したがって、このＮＭＯＳトランジスタで
は、ｎ型高濃度不純物領域からなるドレイン領域７とｐ
型高濃度不純物領域からなるフィールドドープ層３とそ
の間のｐ型低濃度不純物領域１１とで構成されるダイオ
ードの逆方向耐圧が高くなる。すなわち、ドレイン領域
７とフィールドドープ層３との間にｐ型低濃度不純物領
域１１が介在されているので、ドレイン領域７とフィー
ルドドープ層３との接合部分の不純物濃度が低くなり、
このため電圧印加時に空乏層が広がりやすくなり、この
結果ダイオードの逆方向耐圧を高くすることができ、ひ
いてはドレイン耐圧を高くすることができる。同様に、
ｎ型高濃度不純物領域からなるソース領域８とｐ型高濃
度不純物領域からなるフィールドドープ層３とその間の
ｐ型低濃度不純物領域１２とで構成されるダイオードの
逆方向耐圧も高くなり、したがってソース耐圧も高くす
ることができる。ところで、ドレイン領域７およびソー
ス領域８とフィールドドープ層３との離間距離Ｌ1は、
素子を小さくしても、例えばフィールドドープ層３とゲ
ート電極６との離間距離Ｌ2を８μｍ程度としても、
０．５〜１．５μｍ程度確保した方が望ましい。
【０００７】なお、上記実施例ではこの発明をＮＭＯＳ
トランジスタに適用した場合について説明したが、同様
の構造のＰＭＯＳトランジスタにも適用し得ることはも
ちろんである。この場合、ｐ型高濃度不純物領域からな
るドレイン領域およびソース領域とｎ型高濃度不純物領
域からなるフィールドドープ層とその間のｎ型低濃度不
純物領域とで構成されるダイオードの逆方向耐圧を高く
することができる。また、ドレイン耐圧とソース耐圧の
双方ではなく、そのいずれか一方のみの耐圧の向上を図
るようにすることもできる。
トランジスタに適用した場合について説明したが、同様
の構造のＰＭＯＳトランジスタにも適用し得ることはも
ちろんである。この場合、ｐ型高濃度不純物領域からな
るドレイン領域およびソース領域とｎ型高濃度不純物領
域からなるフィールドドープ層とその間のｎ型低濃度不
純物領域とで構成されるダイオードの逆方向耐圧を高く
することができる。また、ドレイン耐圧とソース耐圧の
双方ではなく、そのいずれか一方のみの耐圧の向上を図
るようにすることもできる。
【０００８】
【発明の効果】以上説明したように、この発明によれ
ば、ドレイン領域とソース領域とのうち少なくとも一方
とフィールドドープ層とを離間させているので、ドレイ
ン領域とソース領域とのうち少なくとも一方とフィール
ドドープ層との間に低濃度不純物領域が介在されること
となり、このためドレイン領域とソース領域とのうち少
なくとも一方とフィールドドープ層とその間の低濃度不
純物領域とで構成されるダイオードの逆方向耐圧を高く
することができ、したがってドレイン耐圧とソース耐圧
とのうち少なくとも一方を高くすることができる。
ば、ドレイン領域とソース領域とのうち少なくとも一方
とフィールドドープ層とを離間させているので、ドレイ
ン領域とソース領域とのうち少なくとも一方とフィール
ドドープ層との間に低濃度不純物領域が介在されること
となり、このためドレイン領域とソース領域とのうち少
なくとも一方とフィールドドープ層とその間の低濃度不
純物領域とで構成されるダイオードの逆方向耐圧を高く
することができ、したがってドレイン耐圧とソース耐圧
とのうち少なくとも一方を高くすることができる。
【図１】この発明の一実施例を適用したＮＭＯＳトラン
ジスタの要部の断面図。
ジスタの要部の断面図。
【図２】従来のＮＭＯＳトランジスタの一例の一部の断
面図。
面図。
１ ｐ形シリコン基板 ２ フィールド酸化膜 ３ フィールドドープ層 ７ ドレイン領域 ８ ソース領域 １１、１２ ｐ型低濃度不純物領域
Claims (2)
- 【請求項１】 フィールドドープ層の上に形成されたフ
ィールド酸化膜により素子分離され、ドレイン領域およ
びソース領域が高濃度不純物領域によって構成された電
界効果型トランジスタにおいて、 前記ドレイン領域と前記ソース領域とのうち少なくとも
一方と前記フィールドドープ層とが離間されていること
を特徴とする電界効果型トランジスタ。 - 【請求項２】 前記ドレイン領域と前記ソース領域との
うち少なくとも一方と前記フィールドドープ層との離間
距離は０．５〜１．５μｍであることを特徴とする請求
項１記載の電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30152592A JPH06132526A (ja) | 1992-10-15 | 1992-10-15 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30152592A JPH06132526A (ja) | 1992-10-15 | 1992-10-15 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132526A true JPH06132526A (ja) | 1994-05-13 |
Family
ID=17897984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30152592A Pending JPH06132526A (ja) | 1992-10-15 | 1992-10-15 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132526A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997019516A1 (en) * | 1995-11-21 | 1997-05-29 | Information Storage Devices, Inc. | A clocked high voltage switch |
-
1992
- 1992-10-15 JP JP30152592A patent/JPH06132526A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997019516A1 (en) * | 1995-11-21 | 1997-05-29 | Information Storage Devices, Inc. | A clocked high voltage switch |
| US5723985A (en) * | 1995-11-21 | 1998-03-03 | Information Storage Devices, Inc. | Clocked high voltage switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001298184A (ja) | 半導体装置とその製造方法 | |
| US4924277A (en) | MIS transistor device | |
| US6599782B1 (en) | Semiconductor device and method of fabricating thereof | |
| JPS59193066A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0637305A (ja) | Ｌｄｄ構造を有する半導体装置及びその製造方法 | |
| US5138409A (en) | High voltage semiconductor device having silicon-on-insulator structure with reduced on-resistance | |
| US4213140A (en) | Insulated-gate semiconductor device | |
| JP2800702B2 (ja) | 半導体装置 | |
| US4853340A (en) | Semiconductor device isolated by a pair of field oxide regions | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| US5238857A (en) | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure | |
| JPH0770717B2 (ja) | 半導体装置 | |
| JP3363811B2 (ja) | 半導体装置とその製造方法 | |
| US4916500A (en) | MOS field effect transistor device with buried channel | |
| JP3363810B2 (ja) | 半導体装置とその製造方法 | |
| JPH06132526A (ja) | 電界効果型トランジスタ | |
| KR940002839B1 (ko) | Soi형 반도체장치 및 그 제조방법 | |
| JPH04346272A (ja) | 半導体装置及びその製造方法 | |
| JP3413039B2 (ja) | 半導体装置 | |
| JPH0613399A (ja) | Ｐｍｏｓトランジスタ | |
| JPS62274778A (ja) | 半導体装置 | |
| JP2545987B2 (ja) | 高耐圧ｍｏｓ型半導体装置 | |
| JPH06112478A (ja) | 半導体装置及びその製造方法 | |
| JP3089720B2 (ja) | Ｎｍｏｓトランジスタ |