JPH0613390A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0613390A JPH0613390A JP19031192A JP19031192A JPH0613390A JP H0613390 A JPH0613390 A JP H0613390A JP 19031192 A JP19031192 A JP 19031192A JP 19031192 A JP19031192 A JP 19031192A JP H0613390 A JPH0613390 A JP H0613390A
- Authority
- JP
- Japan
- Prior art keywords
- gettering
- semiconductor device
- porous layer
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 本発明は、比較的低温工程で、ＥＧ効果が持
続し、不純物による汚染や、ゲッタリングの核から発生
するキャリアによるＩＣ不良や、コストアップ等のない
エクストリンジックゲッタリング技術による半導体装置
の製造方法を提供することを目的とする。 【構成】 半導体基板１上に形成された多孔質層２を、
エクストリンジックゲッタリングの核として使用するこ
とを特徴とする半導体装置の製造方法。また、半導体基
板上に形成される半導体装置３の近傍に、多孔質層２を
形成することを特徴とする半導体装置の製造方法であ
り、前記エクストリンジックゲッタリング終了後に、前
記多孔質層２を半導体基板から除去することを特徴とす
る。
続し、不純物による汚染や、ゲッタリングの核から発生
するキャリアによるＩＣ不良や、コストアップ等のない
エクストリンジックゲッタリング技術による半導体装置
の製造方法を提供することを目的とする。 【構成】 半導体基板１上に形成された多孔質層２を、
エクストリンジックゲッタリングの核として使用するこ
とを特徴とする半導体装置の製造方法。また、半導体基
板上に形成される半導体装置３の近傍に、多孔質層２を
形成することを特徴とする半導体装置の製造方法であ
り、前記エクストリンジックゲッタリング終了後に、前
記多孔質層２を半導体基板から除去することを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、多孔質半導体（特にシ
リコンのそれ）をエクストリンジックゲッタリング（Ｅ
Ｇ）の核に用いて結晶欠陥を低減せしめる半導体装置の
製造方法に関する。
リコンのそれ）をエクストリンジックゲッタリング（Ｅ
Ｇ）の核に用いて結晶欠陥を低減せしめる半導体装置の
製造方法に関する。
【０００２】
【従来の技術】従来のゲッタリング技術は、イントリン
ジックゲッタリング（ＩＧ）とエクストリンジックゲッ
タリング（ＥＧ）に大別される。
ジックゲッタリング（ＩＧ）とエクストリンジックゲッ
タリング（ＥＧ）に大別される。
【０００３】ＩＧは、ウェハ中心部にゲッタリング核を
形成し、結晶欠陥の捕獲中心とするものである。
形成し、結晶欠陥の捕獲中心とするものである。
【０００４】ＥＧには、（１）ウェハ裏面にバックダメ
ージと呼ばれる荒れた面を形成し、捕獲中心とするも
の、（２）ウェハ裏面にリン（Ｐ）等を導入し、結晶状
態を劣化させて捕獲中心とするもの、（３）ポリシリコ
ン、窒化膜等の薄膜をデポ（deposition) し、それによ
って生ずるストレス等を利用して捕獲中心を形成するも
の等がある。
ージと呼ばれる荒れた面を形成し、捕獲中心とするも
の、（２）ウェハ裏面にリン（Ｐ）等を導入し、結晶状
態を劣化させて捕獲中心とするもの、（３）ポリシリコ
ン、窒化膜等の薄膜をデポ（deposition) し、それによ
って生ずるストレス等を利用して捕獲中心を形成するも
の等がある。
【０００５】
【発明が解決しようとしている課題】ＩＧ法は、ＥＧ法
と比べるとゲッタリング効果は小さいが、他の悪影響が
少ないために主として用いられる。ただし核となる部分
が半導体装置（以下ＩＣ）が形成される表面よりも離れ
ているために、前記表面の結晶欠陥を除去するには、前
記欠陥要因を拡散後、捕獲するための高温の工程を必要
とする。
と比べるとゲッタリング効果は小さいが、他の悪影響が
少ないために主として用いられる。ただし核となる部分
が半導体装置（以下ＩＣ）が形成される表面よりも離れ
ているために、前記表面の結晶欠陥を除去するには、前
記欠陥要因を拡散後、捕獲するための高温の工程を必要
とする。
【０００６】また前記核は、キャリヤの発生源ともなる
ため、寄生的なリーク電流（暗電流）が生じ、前記ＩＣ
の不良要因となる恐れが有る。
ため、寄生的なリーク電流（暗電流）が生じ、前記ＩＣ
の不良要因となる恐れが有る。
【０００７】また、従来の技術に前述したＥＧ法につい
ても、以下の解決すべき課題がある。
ても、以下の解決すべき課題がある。
【０００８】（１）のＥＧ法は比較的広く用いられてい
るものであるが、主に機械的加工によりダメージを導入
しているために、ＩＣの製造工程の途中には入れづらい
といった難点が有る。この欠点は、前記ダメージ導入に
レーザー、イオンビーム等を用いれば解消することがで
きるが、工程途中の物理的な切削は、破片、熱、ストレ
ス等の発生によって前記ＩＣの品質を劣化させる恐れが
ある。
るものであるが、主に機械的加工によりダメージを導入
しているために、ＩＣの製造工程の途中には入れづらい
といった難点が有る。この欠点は、前記ダメージ導入に
レーザー、イオンビーム等を用いれば解消することがで
きるが、工程途中の物理的な切削は、破片、熱、ストレ
ス等の発生によって前記ＩＣの品質を劣化させる恐れが
ある。
【０００９】（２）のＥＧ法は（１）と併用して用いら
れることが多いが、高濃度の導入したＰによる汚染（オ
ートドーピング）が生じるため、全ての製造工程で用い
ることができるわけではない。
れることが多いが、高濃度の導入したＰによる汚染（オ
ートドーピング）が生じるため、全ての製造工程で用い
ることができるわけではない。
【００１０】（３）のＥＧ法は、ＥＧ効果が弱く持続し
ない、ポリシリコンデポ工程、除去工程等の工程増によ
るコストアップ等の理由により余り用いられることはな
い。即ち、従来のゲッタリング技術には、高温の工程を
必要とすることや、前記核が、キャリヤの発生源ともな
るため、ＩＣの不良要因となる恐れや、品質を劣化させ
る恐れや、Ｐによる汚染（オートドーピング）が生じる
恐れや、ＥＧ効果が弱く持続しないという欠点や、工程
増によるコストアップ等の解決すべき課題があった。
ない、ポリシリコンデポ工程、除去工程等の工程増によ
るコストアップ等の理由により余り用いられることはな
い。即ち、従来のゲッタリング技術には、高温の工程を
必要とすることや、前記核が、キャリヤの発生源ともな
るため、ＩＣの不良要因となる恐れや、品質を劣化させ
る恐れや、Ｐによる汚染（オートドーピング）が生じる
恐れや、ＥＧ効果が弱く持続しないという欠点や、工程
増によるコストアップ等の解決すべき課題があった。
【００１１】本発明は、比較的低温工程で、ＥＧ効果が
持続し、不純物による汚染や、ゲッタリングの核から発
生するキャリアによるＩＣ不良や、コストアップ等のな
いエクストリンジックゲッタリング技術による半導体装
置の製造方法を提供することを目的とする。
持続し、不純物による汚染や、ゲッタリングの核から発
生するキャリアによるＩＣ不良や、コストアップ等のな
いエクストリンジックゲッタリング技術による半導体装
置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、半導体基板上に形成され
た多孔質層をエクストリンジックゲッタリングの核とし
て使用することを特徴とする半導体装置の製造方法を有
する。
を解決するための手段として、半導体基板上に形成され
た多孔質層をエクストリンジックゲッタリングの核とし
て使用することを特徴とする半導体装置の製造方法を有
する。
【００１３】また、多孔質層を半導体基板上に形成され
る半導体装置の近傍に形成することを特徴とし、また、
多孔質層が形成された半導体基板を、エクストリンジッ
クゲッタリングを行う工程以前に、酸化雰囲気、あるい
はリン雰囲気、あるいは水素雰囲気、あるいはハロゲン
雰囲気中で熱処理することを特徴とし、また、エクスト
リンジックゲッタリング終了後に多孔質層を半導体基板
から除去することを特徴とし、また、前記多孔質層が除
去された半導体基板を用いてＳＯＩ基板を形成すること
を特徴とし、また、前記半導体はシリコンであることを
特徴とする半導体装置の製造方法を有するものである。
る半導体装置の近傍に形成することを特徴とし、また、
多孔質層が形成された半導体基板を、エクストリンジッ
クゲッタリングを行う工程以前に、酸化雰囲気、あるい
はリン雰囲気、あるいは水素雰囲気、あるいはハロゲン
雰囲気中で熱処理することを特徴とし、また、エクスト
リンジックゲッタリング終了後に多孔質層を半導体基板
から除去することを特徴とし、また、前記多孔質層が除
去された半導体基板を用いてＳＯＩ基板を形成すること
を特徴とし、また、前記半導体はシリコンであることを
特徴とする半導体装置の製造方法を有するものである。
【００１４】
【作用】本発明は、化学的に安価に形成した多孔質の半
導体基板を、ＥＧに用いることによって、強力で清浄な
ＥＧを長期間に渡って提供することができる。
導体基板を、ＥＧに用いることによって、強力で清浄な
ＥＧを長期間に渡って提供することができる。
【００１５】即ち、本発明によれば、前記多孔質基板は
ＨＦ溶液中での陽極酸化等で形成可能であるため、比較
的安価に形成が可能である。
ＨＦ溶液中での陽極酸化等で形成可能であるため、比較
的安価に形成が可能である。
【００１６】また、ＥＧを発揮させるには半導体プロセ
スの通常の熱工程で充分であるのでコストアップを招く
ことはない。
スの通常の熱工程で充分であるのでコストアップを招く
ことはない。
【００１７】また、前記多孔質形成は液体中で化学的に
行われるために、パーティクル、不純物、結晶欠陥等の
汚染の無い清浄な基板が形成可能である。
行われるために、パーティクル、不純物、結晶欠陥等の
汚染の無い清浄な基板が形成可能である。
【００１８】同様にＥＧを発揮させる工程が通常の半導
体熱工程であるためにコンタミ（contamination: 汚染
物質）を生じる恐れはない。
体熱工程であるためにコンタミ（contamination: 汚染
物質）を生じる恐れはない。
【００１９】また、前記多孔質部分をＩＣが形成される
表面近傍まで形成する、あるいは前記多孔質基板上に半
導体材料をエピタキシャル成長させる等の手段によっ
て、前記多孔質部分とＩＣとの距離を最小にすることが
できる。ゲッタリング効果は通常ＩＣ部分からゲッタリ
ング核となる部分までの熱拡散現象によって律速される
ため、拡散する距離が小さいほど、より低温で前記ゲッ
タリング効果を生じさせることが可能となる。即ち、本
発明では、ＩＣが形成されるウェハ表面からはるかに離
れた部分にゲッタリング核が形成されるＩＧ法などに比
べて、はるかに近い位置にゲッタリング核を配置するこ
とができ、それだけ低温で前記ゲッタリング効果が生じ
る。
表面近傍まで形成する、あるいは前記多孔質基板上に半
導体材料をエピタキシャル成長させる等の手段によっ
て、前記多孔質部分とＩＣとの距離を最小にすることが
できる。ゲッタリング効果は通常ＩＣ部分からゲッタリ
ング核となる部分までの熱拡散現象によって律速される
ため、拡散する距離が小さいほど、より低温で前記ゲッ
タリング効果を生じさせることが可能となる。即ち、本
発明では、ＩＣが形成されるウェハ表面からはるかに離
れた部分にゲッタリング核が形成されるＩＧ法などに比
べて、はるかに近い位置にゲッタリング核を配置するこ
とができ、それだけ低温で前記ゲッタリング効果が生じ
る。
【００２０】また、キャリヤの発生源となる欠点は、例
えば前記多孔質部分をゲッタリング終了後除去すること
で排除することが可能である。
えば前記多孔質部分をゲッタリング終了後除去すること
で排除することが可能である。
【００２１】
【実施例】図１に本発明の一実施例の工程断面図を示
す。１は基板となるＰ型（１００）シリコン基板であ
る。前記基板１を５０％ＨＦ溶液中で陽極酸化を行い、
１００Å程度の孔の明いた厚さ〜２００μｍの多孔質層
２を形成する（ｂ）。
す。１は基板となるＰ型（１００）シリコン基板であ
る。前記基板１を５０％ＨＦ溶液中で陽極酸化を行い、
１００Å程度の孔の明いた厚さ〜２００μｍの多孔質層
２を形成する（ｂ）。
【００２２】次いで、前記多孔質層２を核としてエピタ
キシャル成長を行い、厚さ１０μｍのＰ型シリコン層３
を形成する（ｃ）。これらは既存の製造方法であり、例
えば特願平０２−２０６５４８号に記載されている。
キシャル成長を行い、厚さ１０μｍのＰ型シリコン層３
を形成する（ｃ）。これらは既存の製造方法であり、例
えば特願平０２−２０６５４８号に記載されている。
【００２３】次に、ゲッタリングの手始めとして、まず
ＩＧと同様に非酸化性の雰囲気で１０５０〜１２００
℃、数時間の高温処理を行う。これにより前記エピタキ
シャル層３の表面近傍の固溶していた酸素が外方にぬけ
出るために、前記表面近傍にデヌーテッドゾーンが形成
される。
ＩＧと同様に非酸化性の雰囲気で１０５０〜１２００
℃、数時間の高温処理を行う。これにより前記エピタキ
シャル層３の表面近傍の固溶していた酸素が外方にぬけ
出るために、前記表面近傍にデヌーテッドゾーンが形成
される。
【００２４】次いで、ＩＧ処理では、６５０〜８００℃
の低温処理によって析出核を生成するが、本発明では、
既に析出核に相当する多孔質層２が存在するために、前
記工程は不要である。
の低温処理によって析出核を生成するが、本発明では、
既に析出核に相当する多孔質層２が存在するために、前
記工程は不要である。
【００２５】更に、ＩＧ処理では、前記核を成長させる
ための９００〜１０５０℃の中温処理が行われることも
あるが、本発明では核に相当する多孔質層２が多数存在
するために、基本的には必要ない。ただし、ＩＧと類似
の酸素析出核によるゲッタリングを希望する場合には、
同工程が必要である。
ための９００〜１０５０℃の中温処理が行われることも
あるが、本発明では核に相当する多孔質層２が多数存在
するために、基本的には必要ない。ただし、ＩＧと類似
の酸素析出核によるゲッタリングを希望する場合には、
同工程が必要である。
【００２６】次いで、既存の方法で前記シリコン層３に
ＩＣの活性領域４を形成する（ｄ）。既存の製造方法を
用いれば、ＭＯＳＦＥＴ，ＢＪＴ等任意のデバイスが形
成可能であり、その際に加わる熱処理によって本発明の
ＥＧ効果が得られる。
ＩＣの活性領域４を形成する（ｄ）。既存の製造方法を
用いれば、ＭＯＳＦＥＴ，ＢＪＴ等任意のデバイスが形
成可能であり、その際に加わる熱処理によって本発明の
ＥＧ効果が得られる。
【００２７】シリコン中のゲッタリング効果は、「Ｓｉ
中の不純物の挙動とゲッタリング」応用物理第６０巻第
８号ｐｐ７８２等にも記述されているように、格子間シ
リコン（Ｉ）の振舞と関係が深い。前記Ｉは、不純物元
素と相互作用を起こしながら、捕獲中心である多孔質層
２へと熱的に拡散輸送される。
中の不純物の挙動とゲッタリング」応用物理第６０巻第
８号ｐｐ７８２等にも記述されているように、格子間シ
リコン（Ｉ）の振舞と関係が深い。前記Ｉは、不純物元
素と相互作用を起こしながら、捕獲中心である多孔質層
２へと熱的に拡散輸送される。
【００２８】本発明では、ＩＧウェハ等と比べると、前
記ＩＣの活性領域４と、前記多孔質層２との距離が１０
μｍ以下と比較的近いため、低温の小さな拡散係数でも
充分にＩ及び不純物元素は多孔質層２まで輸送される。
従って前記活性領域４を形成する熱処理の温度が、ＩＧ
効果の得にくい９００℃以下の低温になっても本発明の
ＥＧは有効である。
記ＩＣの活性領域４と、前記多孔質層２との距離が１０
μｍ以下と比較的近いため、低温の小さな拡散係数でも
充分にＩ及び不純物元素は多孔質層２まで輸送される。
従って前記活性領域４を形成する熱処理の温度が、ＩＧ
効果の得にくい９００℃以下の低温になっても本発明の
ＥＧは有効である。
【００２９】また、前記多孔質層２は表面が大きく、そ
の表面でシリコンが未結合手、あるいはＨ，Ｏと結合し
た手を多く有するために、前記ＩＣに有害となる他の不
純物原子を捕獲、結合する力が強い。従って強いゲッタ
リング作用を期待することができる。また同様に表面積
が大きいこと等から、大量の不純物元素を捕獲可能であ
り、ＩＣの製造プロセス全般に渡って、安定したゲッタ
リング作用を得ることができる。
の表面でシリコンが未結合手、あるいはＨ，Ｏと結合し
た手を多く有するために、前記ＩＣに有害となる他の不
純物原子を捕獲、結合する力が強い。従って強いゲッタ
リング作用を期待することができる。また同様に表面積
が大きいこと等から、大量の不純物元素を捕獲可能であ
り、ＩＣの製造プロセス全般に渡って、安定したゲッタ
リング作用を得ることができる。
【００３０】最後に、キャリヤの発生、再結合中心とな
る恐れのある多孔質層２以下の部分をフッ硝酸等の通常
のシリコンエッチング液で除去する（ｅ）。
る恐れのある多孔質層２以下の部分をフッ硝酸等の通常
のシリコンエッチング液で除去する（ｅ）。
【００３１】（他の実施例）本発明の他の実施例の工程
断面図を、図２に示す。
断面図を、図２に示す。
【００３２】本実施例では、エピタキシャル層を形成す
ることなしに、多孔質層１２を裏面から表面近くまで形
成し（ｂ）、次いでＩＣの活性領域１３を形成する
（ｃ）。本実施例に於ても、前述の実施例と同様の効果
が得られる。
ることなしに、多孔質層１２を裏面から表面近くまで形
成し（ｂ）、次いでＩＣの活性領域１３を形成する
（ｃ）。本実施例に於ても、前述の実施例と同様の効果
が得られる。
【００３３】また、本発明の他の実施例として、図３に
示すように、ゲッタリング、ウェハラッピング終了後の
薄膜化ウェハ２１を、絶縁性基板２２上に載せて張り付
け（ｂ）、ＳＯＩ基板化することも考えられる。本実施
例によれば、安価、容易にＳＯＩ ＩＣを製造すること
ができる。
示すように、ゲッタリング、ウェハラッピング終了後の
薄膜化ウェハ２１を、絶縁性基板２２上に載せて張り付
け（ｂ）、ＳＯＩ基板化することも考えられる。本実施
例によれば、安価、容易にＳＯＩ ＩＣを製造すること
ができる。
【００３４】本発明の更なる実施例として、ＥＧを行う
前の多孔質基板を酸化、あるいはリン、あるいは水素、
あるいはハロゲン雰囲気で処理することも考えられる。
前の多孔質基板を酸化、あるいはリン、あるいは水素、
あるいはハロゲン雰囲気で処理することも考えられる。
【００３５】酸化雰囲気に前記基板をさらすことによっ
て、前記基板中にＩＧ法と同様な酸素析出物が形成され
る。それによってＩＧ法と同様な効果が期待できる。
て、前記基板中にＩＧ法と同様な酸素析出物が形成され
る。それによってＩＧ法と同様な効果が期待できる。
【００３６】また、ＰＯＣｌ3 等で代表されるリン雰囲
気で処理する場合には、余分な部分にリンが導入される
のを防ぐために酸化膜等の保護膜が必要である。ＭＯＳ
製造工程の場合には、通常のＥＧ処理と同様にゲート電
極であるポリシリコンへのリン拡散処理が前記リンの導
入工程となる。１１００℃、１時間程度の熱処理によっ
て導入されたリンは、重金属のゲッタリングサイトとな
る。またリンの導入によって、前記多孔質層２にも多少
のミスフィット転位網が生じるため、結晶欠陥の元とな
る微小欠陥のゲッタとも成り得る。
気で処理する場合には、余分な部分にリンが導入される
のを防ぐために酸化膜等の保護膜が必要である。ＭＯＳ
製造工程の場合には、通常のＥＧ処理と同様にゲート電
極であるポリシリコンへのリン拡散処理が前記リンの導
入工程となる。１１００℃、１時間程度の熱処理によっ
て導入されたリンは、重金属のゲッタリングサイトとな
る。またリンの導入によって、前記多孔質層２にも多少
のミスフィット転位網が生じるため、結晶欠陥の元とな
る微小欠陥のゲッタとも成り得る。
【００３７】水素雰囲気中で熱処理をした場合は、前記
多孔質基板の穴の表面のシリコンが水素（Ｈ）によって
ターミネートされた状態となる。この、表面が水素でタ
ーミネートされた状態は、熱処理以前の状態と比べて安
定である。従ってウェハを清浄に保つことができる。前
記水素雰囲気中の熱処理を４５０℃ ３０分程度の低温
で行った場合には、前記ターミネートした水素は、高温
の熱処理で比較的活性となり、安易に他の汚染元素と置
換を行う。従って、良好なゲッタ核となり得る。
多孔質基板の穴の表面のシリコンが水素（Ｈ）によって
ターミネートされた状態となる。この、表面が水素でタ
ーミネートされた状態は、熱処理以前の状態と比べて安
定である。従ってウェハを清浄に保つことができる。前
記水素雰囲気中の熱処理を４５０℃ ３０分程度の低温
で行った場合には、前記ターミネートした水素は、高温
の熱処理で比較的活性となり、安易に他の汚染元素と置
換を行う。従って、良好なゲッタ核となり得る。
【００３８】ハロゲン雰囲気で熱処理を行った場合に
は、基板上のシリコンは前記ハロゲン気体と反応して気
体状のハロゲン化シリコンとなり、基板から脱離してい
く。従って基板表面をわずかにエッチングすることが可
能であり、特に活性であり表面積の大きい多孔質表面を
清浄化することが可能であり、前記基板を高品質化、ひ
いてはＥＧを高品質化することが可能となる。
は、基板上のシリコンは前記ハロゲン気体と反応して気
体状のハロゲン化シリコンとなり、基板から脱離してい
く。従って基板表面をわずかにエッチングすることが可
能であり、特に活性であり表面積の大きい多孔質表面を
清浄化することが可能であり、前記基板を高品質化、ひ
いてはＥＧを高品質化することが可能となる。
【００３９】
【発明の効果】本発明によれば、比較的低温工程で、Ｅ
Ｇ効果が持続し、不純物による汚染や、ゲッタリングの
核から発生するキャリアによるＩＣ不良や、コストアッ
プ等のないエクストリンジックゲッタリング技術による
半導体装置の製造方法を実現できるという効果が得られ
る。
Ｇ効果が持続し、不純物による汚染や、ゲッタリングの
核から発生するキャリアによるＩＣ不良や、コストアッ
プ等のないエクストリンジックゲッタリング技術による
半導体装置の製造方法を実現できるという効果が得られ
る。
【００４０】また本発明によれば、活性に富む多孔質層
をＥＧの核に用いることにより、強力、安定なＥＧ作用
を得ることができる。しかもその工程は安価であり、従
来の半導体プロセスと互換性が有る。また基板及びＥＧ
工程が清浄であるために、ＩＣの収率を低下させる恐れ
は全くなく、ＥＧ効果と相まって高収率、安価な半導体
装置を提供することができる。
をＥＧの核に用いることにより、強力、安定なＥＧ作用
を得ることができる。しかもその工程は安価であり、従
来の半導体プロセスと互換性が有る。また基板及びＥＧ
工程が清浄であるために、ＩＣの収率を低下させる恐れ
は全くなく、ＥＧ効果と相まって高収率、安価な半導体
装置を提供することができる。
【図１】本発明の一実施例の工程断面図。
【図２】本発明の他の実施例の工程断面図。
【図３】本発明の他の実施例の工程断面図。
１，１１ 半導体（シリコン）基板 ２，１２ 多孔質層 ３ エピタキシャル層 ４，１３ ＩＣの活性領域 ２１ 薄膜化ウェハ ２２ 絶縁性基板
Claims (6)
- 【請求項１】 半導体基板上に形成された多孔質層を、
エクストリンジックゲッタリングの核として使用するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に形成される半導体装置の
近傍に、多孔質層を形成することを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】 前記多孔質層が形成された半導体基板
を、前記エクストリンジックゲッタリングを行う工程以
前に、酸化雰囲気、あるいはリン雰囲気、あるいは水素
雰囲気、あるいはハロゲン雰囲気中で熱処理することを
特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記エクストリンジックゲッタリング終
了後に、前記多孔質層を半導体基板から除去することを
特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項５】 前記多孔質層が除去された半導体基板を
用いて、ＳＯＩ基板を形成することを特徴とする請求項
４に記載の半導体装置の製造方法。 - 【請求項６】 前記半導体は、シリコンであることを特
徴とする請求項１〜５のいずれか１項に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19031192A JPH0613390A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19031192A JPH0613390A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613390A true JPH0613390A (ja) | 1994-01-21 |
Family
ID=16256060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19031192A Pending JPH0613390A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613390A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6619436B1 (en) | 2000-03-29 | 2003-09-16 | Mitsubishi Denki Kabushiki Kaisha | Elevator group management and control apparatus using rule-based operation control |
| CN100376039C (zh) * | 2005-02-05 | 2008-03-19 | 江苏林洋新能源有限公司 | 高效晶体硅电池规模化制造方法 |
-
1992
- 1992-06-25 JP JP19031192A patent/JPH0613390A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6619436B1 (en) | 2000-03-29 | 2003-09-16 | Mitsubishi Denki Kabushiki Kaisha | Elevator group management and control apparatus using rule-based operation control |
| CN100376039C (zh) * | 2005-02-05 | 2008-03-19 | 江苏林洋新能源有限公司 | 高效晶体硅电池规模化制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413679A (en) | Method of producing a silicon membrane using a silicon alloy etch stop layer | |
| US5444001A (en) | Method of manufacturing a semiconductor device readily capable of removing contaminants from a silicon substrate | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
| US20080044669A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method | |
| JPH08139295A (ja) | Ｓｏｉ基板 | |
| KR100543252B1 (ko) | Ｓｏｉ 기판 | |
| JPH0613390A (ja) | 半導体装置の製造方法 | |
| JP3660469B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JPH0737893A (ja) | 半導体装置およびその製造方法 | |
| JPH08255882A (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JPH0969526A (ja) | 半導体装置の製造方法 | |
| JPS5887833A (ja) | 半導体装置の製造方法 | |
| JP2874262B2 (ja) | 半導体装置の製造方法 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JPH05152306A (ja) | 半導体基板及びその製造方法 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JP2664460B2 (ja) | Ｓｏｉ薄の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPS60109270A (ja) | 半導体装置の製造方法 |