JPH0613391U - スイッチングレギュレータ - Google Patents

Abstract

(57)【要約】 【目的】 デッドロスがなく効率のよいスイッチングレ
ギュレータを提供する。 【構成】 発振器ＣＴＲによりフルデューティでベース
駆動されるトランジスタＱ₁によりトランスＴ₁の１次側
を断続し、この２次側にトランジスタＱ₂を介してトラ
ンスＴ₂を接続し、トランスＴ₂の２次側電圧を整流回路
２により整流，平滑し負荷ＲＬ₁に出力する。この出力
電圧Ｖ_O1が所定レベル以下となったことを電圧検出アン
プＡ₂で検出し、トランジスタＱ₂のベースに加える。こ
のため、トランスＴ₁の２次側にパルス電圧Ｖ_S3があ
り、かつ出力電圧Ｖ_O1が所定レベル以下で電圧検出アン
プＡ₂に出力がある間のみトランジスタＱ₂がオンし出力
電圧Ｖ_O1を安定化する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、スイッチングレギュレータに関する。

【０００２】

【従来の技術】

従来スイッチングレギュレータの一例を図３に示す。図３において、Ｔ₁は整 流器１の出力側にスイッチングトランジスタＱ₁を介して接続されたトランス、 ＣＴＲはトランジスタＱ₁を制御するＰＷＭ制御のコントローラ、Ａはトランス Ｔ₁の２次側Ｓ₂に接続された主出力回路、Ｂは同じくトランスＴ₁の２次側Ｓ₁に 接続された副出力回路。

【０００３】 ２及び３はトランスＴの２次側Ｓ₁，Ｓ₂の電圧を整流する整流回路、ＲＧ₁は 整流回路２の電圧Ｖ_OP1が入力し負荷ＲＬ₁に安定した出力電圧Ｖ_O1を出力する３ 端子レギュレータ、ＲＬ₂及びＲＤは主出力回路Ａの負荷及びダミーロード、Ａ
_１ は主出力回路Ａの出力電圧Ｖ_ＯＰ２と基準電圧Ｖ_REF1が入力しコントローラＣＴ
Ｒ を制御する出力電圧誤差検出アンプである。

【０００４】 しかして、主，副出力回路Ａ，Ｂに出力電圧Ｖ_O2，Ｖ_O1がある場合に、主出力 回路Ａは負荷ＲＬ₂の状態により誤差検出アンプＡ₁により出力電圧Ｖ_O2の誤差を 検出し、コントローラＣＴＲ₁とスイッチングトランジスタＱ₁によりパルス幅制 御を行い、負荷ＲＬ₂の状態に合った出力電圧Ｖ_O2を得ている。

【０００５】 このときコントローラＣＴＲのＰＷＭのパルス幅で制御されるスイッチングト ランジスタＱ₁のオン，オフの時間ｔ₁，ｔ₂は、図４に示すように、一般に全出 力でｔ₁≒ｔ₂となり、最小出力のときはオンの時間ｔ′となる。この時間ｔ′は ０にならないように設けられたダミーロードＲＤによって決まる。

【０００６】 ところで、副出力回路Ｂの出力電圧Ｖ_O1は、上記の状況から時間ｔ₁′〜ｔ₁ま で変化する出力電圧Ｖ_Sから一定電圧を得るため、整流回路２の出力電圧Ｖ_OP1は 、

【０００７】

【数１】

【０００８】 となり、従って主出力回路の出力状況により、大きな出力電圧変動となる。

【０００９】 このため一般に、３端子レギュレータＲＧ₁等により電圧をスライスして使用 している。

【００１０】

【考案が解決しようとする課題】

しかし、ＰＷＭ制御の時間ｔ₁′〜ｔ₁の変化幅が大なるときは、時間ｔ₁′が 最小のときにも電圧Ｖ_O1を確保すると、時間ｔ₁なる最大の時に３端子レギュレ ータＲＧ₁による熱損失が大きくなり、効率の低下となる。

【００１１】 効率を下げないためには、更にチョッパ式レギュレータ等により制御すればよ いが、出力電圧の安定性（ノイズやリップルレベル）やコスト，スペース等を考 えると無駄が多い。

【００１２】 本考案は、従来のこのような問題点に鑑みてなされたものであり、その目的と するところは、デッドロスがなく効率のよいスイッチングレギュレータを提供す ることにある。

【００１３】

【課題を解決するための手段】

上記目的を達成するために、本考案におけるスイッチングレギュレータは、第 １のトランスとこのトランスの１次側と直列に接続され発振器によりフルデュー ティでベース駆動される第１のトランジスタとからなる第１のスイッチング回路 と、 前記第１のトランジスタの２次側に接続された第２のトランスとこのトランス の１次側と直列に接続された第２のトランジスタからなる第２のスイッチング回 路と、 前記第２のトランスの２次側に接続された平滑回路を有する整流回路と、 前記整流回路の出力電圧の低下を検出し前記第２のトランジスタのベースを駆 動する電圧検出アンプとからなるものである。

【００１４】

【作用】

第１のトランスの１次側と直列に接続された第１のトランジスタは発振器によ りフルデューティでオン，オフ制御されるので、第１のトランスの２次側電圧は フルデューティでオン，オフする。

【００１５】 この２次側電圧は第２のトランジスタを介して第２のトランスに印加され、第 ２のトランスの２次側のオン，オフ電圧は整流回路で整流，平滑されて負荷に出 力されるが、出力電圧は第２のトランスの２次側電圧がオンのとき上昇しオフの とき低下する。

【００１６】 第２のトランスの２次側電圧のオンにより出力電圧が上昇し所定のレベル以上 になると電圧検出アンプの出力がなくなり第２のトランジスタがオフとなるので 、第２のトランスの２次側電圧がオフとなる。

【００１７】 この２次側電圧のオフにより出力電圧は下がって行くが、第１のトランジスタ のオフ期間は第１のトランスの２次側に電圧がないので電圧検出アンプより出力 がでても第２のトランジスタはオンすることがない。そして第１のトランジスタ がオンすると電圧検出アンプの出力により第２のトランジスタがオンするので出 力電圧は上昇する。出力電圧が所定のレベル以上になると電圧検出アンプの出力 がなくなり、第２のトランジスタがオフとなる。

【００１８】 以上の動作の繰り返しにより安定した出力電圧が得られる。

【００１９】

【実施例】

本考案の実施例を図１，図２を参照して説明する。

【００２０】 図１はスイッチングレギュレータの回路を示し、図２は各スイッチング素子の 動作時間を示す。なお、図１において前記従来図３に示したものと同一構成部分 は同一符号を付してその重複する説明を省略する。

【００２１】 図１において、ＯＳＣは主スイッチングトランジスタＱ₁を全振幅，フルデュ ーティで制御する発振器、Ｔ₂はトランスＴ₁の２次側Ｓ₁にスイッチングトラン ジスタＱ₂を介して接続されたトランス、Ｔ₃は同じくトランスＴ₁の２次側Ｓ₂に スイッチングトランジスタＱ₃を介して接続されたトランス。

【００２２】 ２，３はトランスＴ₂，Ｔ₃の２次側に接続された整流回路、Ａ₂，Ａ₃は出力回 路Ｂ，Ａの電圧Ｖ_O1，Ｖ_O2を基準電圧Ｖ_REF1，Ｖ_REF2と比較し、出力電圧Ｖ_O1， Ｖ_O2が低くなったときスイッチングトランジスタＱ₂，Ｑ₃のベースを駆動する電 圧検出アンプである。

【００２３】 しかして、主スイッチングトランジスタＱ₁が発振器ＯＳＣによりオン，オフ 制御されると、トランスＴ₁の２次側Ｓ₁，Ｓ₂には全振幅，フルデューティの変 換パルス電圧Ｖ_S3，Ｖ_S4が発生する。

【００２４】 この電圧Ｖ_S3，Ｖ_S4は整流回路２，３で整流され平滑され電圧Ｖ_O1，Ｖ_O2が負 荷ＲＬ₁，ＲＬ₂に出力される。出力電圧Ｖ_O1，Ｖ_O2は平滑化されているが負荷Ｒ Ｌ₁，ＲＬ₂が接続されているためパルス電圧Ｖ_S3，Ｖ_S4があるとき上昇し、なく なると低下する。

【００２５】 トランスＴ₁からパルスが出力するときは通常出力電圧Ｖ_O1，Ｖ_O2が基準電圧 Ｖ_REF1，Ｖ_REF2より低下しているので、電圧検出アンプＡ₂，Ａ₃の出力がスイッ チングトランジスタＱ₂，Ｑ₃のベースに入力している。

【００２６】 トランスＴ₁からパルスが出力されるとスイッチングトランジスタＱ₂，Ｑ₃が オンし、パルスがトランスＴ₂，Ｔ₃に入力するので、出力回路Ｂ，Ａの出力電圧 Ｖ_O1，Ｖ_O2は図２に示すように上昇する。

【００２７】 出力電圧Ｖ_O1，Ｖ_O2が基準電圧Ｖ_REF1，Ｖ_REF2に達すると、電圧検出アンプＡ ₂ ，Ａ₃の出力がなくなるので、スイッチングトランジスタＱ₂，Ｑ₃がオフし必要 以上のパルスがトランスＴ₂，Ｔ₃に入力するのを遮断する。

【００２８】 このため出力電圧Ｖ_O1，Ｖ_O2は負荷ＲＬ₁，ＲＬ₂の負荷電流により次第に低下 する。電圧Ｖ_O1，Ｖ_O2が基準電圧Ｖ_REF1，Ｖ_REF2まで低下すると、電圧検出アン プＡ₂，Ａ₃が出力するが、主スイッチングトランジスタＱ₁がオフの間はスイッ チングトランジスタＱ₂，Ｑ₃はオンすることがない。

【００２９】 トランスＴ₁から次のパルスが出力されるとスイッチングトランジスタＱ₂，Ｑ ₃ がオンし、出力回路Ｂ，Ａの出力電圧Ｖ_O1，Ｖ_O2を上昇させる。

【００３０】 以上のようにこの実施例によれば、トランスＴ₁からＴ₂，Ｔ₃に供給されたパ ルスは出力電圧Ｖ_O1，Ｖ_O2を上げ、この出力電圧が基準電圧を越えたところでパ ワートランジスタＱ₂，Ｑ₃により必要以上のパルス入力を遮断し、出力電圧Ｖ_O1 ，Ｖ_O2を一定範囲内に保つことができる。

【００３１】

【考案の効果】

本考案は、上述のとおり構成されているので、次に記載する効果を奏する。

【００３２】 （１）３端子レギュレータ等によるデッドロスが無くなるので、全体の効率が 非常によくなる。

【００３３】 （２）主トランスの２次側電圧，出力回路側のスイッチングトランジスタ，ト ランス等は変換を行う上で最も効率の良い電圧を選ぶことができるので、スイッ チングトランジスタ等も例えば１００Ｖ〜３００Ｖ程度の汎用のパワーデバイス 等により構成できる。

【００３４】 （３）出力回路側トランスの１次側より前段は標準化し易く、組合せにより任 意のマルチ電源を構成することができる。

【００３５】 （４）１次〜２次の絶縁帰還制御が不要なので、コストダウンや設計，調整作 業の上でメリットが大きい。

【図面の簡単な説明】

【図１】本考案の実施例を示す回路図。

【図２】実施例の動作タイミング図。

【図３】従来例を示す回路図。

【図４】従来例の主トランジスタのパルス波形図。

【符号の説明】

１，２，３…整流回路 Ｔ₁，Ｔ₂，Ｔ₃…トランス Ａ…正出力回路 Ａ₁，Ａ₂，Ａ₃…電圧検出アンプ Ｑ₁，Ｑ₂，Ｑ₃…スイッチングトランジスタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 第１のトランスとこのトランスの１次側
   と直列に接続され発振器によりフルデューティでベース
   駆動される第１のトランジスタとからなる第１のスイッ
   チング回路と、 前記第１のトランジスタの２次側に接続された第２のト
   ランスとこのトランスの１次側と直列に接続された第２
   のトランジスタからなる第２のスイッチング回路と、 前記第２のトランスの２次側に接続された平滑回路を有
   する整流回路と、 前記整流回路の出力電圧の低下を検出し前記第２のトラ
   ンジスタのベースを駆動する電圧検出アンプとからな
   り、 前記第２のトランジスタで前記第２のトランスに流れる
   パルスの幅を制御し出力電圧を安定させるようにしたこ
   とを特徴としたスイッチングレギュレータ。