JPH0613882A - Ecl/ttl conversion circuit - Google Patents
Ecl/ttl conversion circuitInfo
- Publication number
- JPH0613882A JPH0613882A JP3227659A JP22765991A JPH0613882A JP H0613882 A JPH0613882 A JP H0613882A JP 3227659 A JP3227659 A JP 3227659A JP 22765991 A JP22765991 A JP 22765991A JP H0613882 A JPH0613882 A JP H0613882A
- Authority
- JP
- Japan
- Prior art keywords
- barrier diode
- transistor
- schottky barrier
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 6
- 230000004888 barrier function Effects 0.000 claims description 55
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＥＣＬ−ＴＴＬ変換回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ECL-TTL conversion circuit.
【０００２】[0002]
【従来の技術】従来のＥＣＬ−ＴＴＬ変換回路は、図２
に示すようにショットキーバリアダイオード付きトラン
ジスタ１のエミッタを抵抗１３を通して接地し、高レベ
ル出力時にも常に電流を流すことにより、ショットキー
バリアダイオード付きトランジスタ４のベースの蓄積電
荷を抜き易しく、低レベル出力から高レベル出力への立
ち上がりの高速動作を実現している。2. Description of the Related Art A conventional ECL-TTL conversion circuit is shown in FIG.
As shown in (4), the emitter of the transistor 1 with a Schottky barrier diode is grounded through the resistor 13 and a current is always flown even at the time of high level output, so that the accumulated charge of the base of the transistor 4 with a Schottky barrier diode can be easily removed and the low level It realizes high-speed operation of rising from output to high level output.
【０００３】図２において、参照符号１，２，４はショ
ットキーバリダイオード付きトランジスタ、３，５，
９，１１はトランジスタ、６，７，８，１０はダイオー
ド接続したトランジスタ、１２，１３，１４，１５，１
６は抵抗をそれぞれ示す。ＥＣＬレベルの信号をＩＮお
よびその反転信号はそれぞれトランジスタ５および９の
ベースに入力すると、抵抗１５および１６でレベルシフ
トされて、信号ＩＮと同窓のＥＣＬレベルの信号がショ
ットキーバリアダイオード付きトランジスタ１のベース
に入力される。ショットキーバリアダイオード付きトラ
ンジスタ１のベースが高レベル時には、ショットキーバ
リアダイオード付きトランジスタ１、４のエミッタ・コ
レクタ間がオン状態となり、出力信号ＯＵＴは低レベル
となる。また、ショットキーバリアダイオード付きトラ
ンジスタ１のベースが低レベル時には、ショットキーバ
リアダイオード付きトランジスタ１、４がオフ状態とな
るため、出力となるた、出力信号ＯＵＴは高レベルとな
る。In FIG. 2, reference numerals 1, 2, and 4 are transistors with Schottky vari diodes, 3, 5, and 5, respectively.
9, 11 are transistors, 6, 7, 8, 10 are diode-connected transistors, 12, 13, 14, 15, 1
6 indicates the resistance, respectively. When the ECL level signal IN and its inverted signal are input to the bases of the transistors 5 and 9, respectively, the signals are level-shifted by the resistors 15 and 16, and an ECL level signal having the same window as the signal IN is output from the transistor 1 with the Schottky barrier diode. Entered into the base. When the base of the transistor 1 with a Schottky barrier diode is at a high level, the emitter and collector of the transistors 1 and 4 with a Schottky barrier diode are turned on, and the output signal OUT is at a low level. Further, when the base of the transistor with Schottky barrier diode 1 is at low level, the transistors 1 and 4 with Schottky barrier diode are turned off, so that the output signal OUT, which is an output, becomes high level.
【０００４】この回路では、ショットキーバリアダイオ
ード付きトランジスタ１のエミッタを抵抗１３を通して
接地してあり、高レベル出力時にショットキーバリアダ
イオード付きトランジスタ１は完全にオフ状態ならず、
エミッタ電流が流れるので、ショットキーバリアダイオ
ード付きトランジスタ４のベースに蓄積された電荷を迅
速に放電させることができ、立ち上がり特性の高速動作
を実現している。In this circuit, the emitter of the transistor 1 with the Schottky barrier diode is grounded through the resistor 13, and the transistor 1 with the Schottky barrier diode is not completely turned off at the time of high level output.
Since the emitter current flows, the electric charge accumulated in the base of the transistor 4 with the Schottky barrier diode can be quickly discharged, and high-speed operation with a rising characteristic is realized.
【０００５】[0005]
【発明が解決しようとする課題】上述した従来のＥＣＬ
−ＴＴＬ変換回路では、ショットキーバリアダイオード
付きトランジスタ１を高レベル出力時にも完全にオフと
せずに、エミッタ電流を流しているため、コレクタに接
地されている抵抗１４での電圧降下分だけ、高レベル電
位が低下してしまうこと、またショットキーバリアダイ
オードにプロセス変動等に起因するＶF のばらつきがあ
ると、トランジスタが飽和して、スイチング動作が著し
く遅れ、出力デューティ比、立ち上がり特性が劣化して
しまうこと、などの欠点がある。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention The above-mentioned conventional ECL
In the -TTL conversion circuit, the transistor 1 with the Schottky barrier diode is not turned off completely even at the time of high level output, and the emitter current is allowed to flow. Therefore, the voltage drop in the resistor 14 grounded to the collector causes a high voltage. If the level potential decreases and if the Schottky barrier diode has variations in V F due to process variations, etc., the transistor will be saturated, the switching operation will be significantly delayed, and the output duty ratio and rising characteristics will deteriorate. There are drawbacks such as being lost.
【０００６】[0006]
【課題を解決するための手段】本発明のＥＣＬ−ＴＴＬ
変換回路は、ベースを信号源に接続し、コレクタを第１
の抵抗を通して正電源に接続し、エミッタに第２の抵抗
の一端を接続した第１のショットキーバリアダイオード
付きトランジスタと、ベースを前記第１のショットキー
バリアダイオード付きトランジスタのコレクタに接続
し、コレクタと正電源の間に第３の抵抗を接続した第２
のショットキーバリアダイオード付きトランジスタと、
ベースを前記第２のショットキーバリアダイオード付き
トランジスタのエミッタに接続し、コレクタを前記第２
のショットキーバリアダイオード付きトランジスタのコ
レクタに接続し、エミットを出力端子に接続した第３の
トランジスタと、ベースを前記第２の抵抗と他端に接続
し、コレクタを前記出力端子に接続し、エミッタを接地
した第４のショットキーバリアダイオード付きトランジ
スタと、アノードを前記第４のショットキーバリアダイ
オード付きのトランジスタのベースに接続し、カソード
を第４の抵抗を介して接地したショットキーバリアダイ
オードとを備えている。ECL-TTL of the present invention
The conversion circuit connects the base to the signal source and the collector to the first
A first Schottky barrier diode-equipped transistor having an emitter connected to one end of a second resistance and a base connected to the collector of the first Schottky barrier-diode transistor. Second with a third resistor connected between the
Transistor with Schottky barrier diode,
The base is connected to the emitter of the second transistor with the Schottky barrier diode, and the collector is connected to the second transistor.
Connected to the collector of the transistor with the Schottky barrier diode, the emitter connected to the output terminal, the base connected to the second resistor and the other end, the collector connected to the output terminal, and the emitter A fourth transistor with a Schottky barrier diode grounded, and a Schottky barrier diode whose anode is connected to the base of the transistor with a fourth Schottky barrier diode and whose cathode is grounded via a fourth resistor. I have it.
【０００７】[0007]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【０００８】図１は、本発明の一実施例の回路図であ
る。図１において、参照符号１，２，４はショットキー
バリアダイオード付きトランジスタ、３，５，９，１１
はトランジスタ、６，７，８，１０はダイオード接続し
たトランジスタ、１９はショットキーバリアダイオード
１２，１４，１５，１６，１７，１８は抵抗をそれぞれ
示す。FIG. 1 is a circuit diagram of an embodiment of the present invention. In FIG. 1, reference numerals 1, 2, and 4 are transistors with Schottky barrier diodes, 3, 5, 9, and 11, respectively.
Is a transistor, 6, 7, 8, and 10 are diode-connected transistors, 19 is a Schottky barrier diode 12, 14, 15, 16, 17, and 18, and is a resistance, respectively.
【０００９】本実施例では、ＴＴＬレベルの低レベル出
力に関係するショットキーバリアダイオード付きトラン
ジスタ１、４のショットキーバリアダイオードＶF がば
らついても、抵抗１４を挿入することにより、ショット
キーバリアダイオード付きトランジスタ１、４の飽和を
防止し、もしくは飽和領域に達してもその両影響を最小
限にくい止め早急に飽和領域から脱出させ、スイッチン
グ動作の高速化を図ると共に、ショットキーバリアダイ
オード１９を挿入することにより、高レベル電位の低下
を防いでいる。In the present embodiment, even if the Schottky barrier diodes V F of the Schottky barrier diode-equipped transistors 1 and 4 related to the low level output of the TTL level vary, the Schottky barrier diode is inserted by inserting the resistor 14. Saturation of the integrated transistors 1 and 4 is prevented, or both effects are suppressed to a minimum even when the saturation region is reached, and the transistor is quickly exited from the saturation region to speed up the switching operation and insert the Schottky barrier diode 19. By doing so, the reduction of the high level potential is prevented.
【００１０】図１において、ＥＣＬレベルの入力信号Ｉ
Ｎおよびその反転信号が入力すると、これをレベルシフ
トした信号がショットキーバリアダイオード付きトラン
ジスタ１のベースに入力される。ショットキーバリアダ
イオード付きトランジスタ１のベース低レベル時には、
トランジスタ５，９とダイオード接続トランジスタ６，
７，８，１０及び抵抗１５で構成される電流ミラー回路
による電流で、ショットキーバリアダイオード付きトラ
ンジスタ１のベース電位が決定されるが、ショットキー
バリアダイオード付きトランジスタ１のベースが高レベ
ル時には、ショットキーバリアダイオード付きトランジ
スタ１、４のＶBEと抵抗１７の電圧降下分の和でショッ
トキーバリアダイオード付きトランジスタ１のベース電
位が決定される。ここで、抵抗１７が無い場合を考える
と、ショットキーバリアダイオード付きトランジスタ
１、４のＶBEの和となるが、電流ミラー回路による電流
と抵抗１６の電圧降下とで決まるショットキーバリアダ
イオード付きトランジスタ１のベース電位と、ショット
キーバリアダイオード付きトランジスタ１、４のＶBEの
和で決まるベース電位との差電圧分が、ショットキーバ
リアダイオード付きトランジスタ１のベースに過剰電流
を流れ込ませるので、この過剰電流によりショットキー
バリアダイオード付きトランジスタ１、４が飽和領域に
達し易くなる。抵抗１７を挿入することにより、上述の
差電圧を減少させ、ショットキーバリアダイオード付き
トランジスタ１のベースへの過剰電流を減少させて、シ
ョットキーバリアダイオードのＶF にばらつきがあって
もショットキーバリアダイオード付きトランジスタ１、
４を飽和領域に達しにくくさせている。また、ショット
キーバリアダイオード付きトランジスタ４のベースにシ
ョットキーバリアダイオード１９を接続することによ
り、ＴＴＬ出力が高レベルになった時でも、ショットキ
ーバリアダイオード１９はショットキーバリアダイオー
ド付きトランジスタ４よりもＶF が小さいため、遅くオ
フ状態になるので、ショットキバリアダイオード１９に
流れる電流でショットキーバリアダイオード付きトラン
ジスタ４のベースの小数キャリア蓄積電荷を早急に抜く
ことができる、高速動作が可能となる。高レベル出力時
にはショットキーバリアダイオード１２はオフ状態にな
るので、抵抗１４にて電圧降下が無くなり、高レベル出
力の電位低下を防止できる。In FIG. 1, an ECL level input signal I
When N and its inverted signal are input, a level-shifted signal is input to the base of the transistor 1 with a Schottky barrier diode. When the base of transistor 1 with Schottky barrier diode is at low level,
Transistors 5, 9 and diode-connected transistors 6,
The base potential of the Schottky barrier diode-equipped transistor 1 is determined by the current generated by the current mirror circuit composed of 7, 8, 10 and the resistor 15. The base potential of the transistor 1 with a Schottky barrier diode is determined by the sum of V BE of the transistors 1 and 4 with a key barrier diode and the voltage drop of the resistor 17. Considering the case without the resistor 17, the sum of V BE of the transistors 1 and 4 with a Schottky barrier diode is the transistor with the Schottky barrier diode determined by the current due to the current mirror circuit and the voltage drop of the resistor 16. The difference between the base potential of 1 and the base potential determined by the sum of V BE of the transistors 1 and 4 with Schottky barrier diode causes an excess current to flow into the base of the transistor 1 with Schottky barrier diode. The current makes it easier for the transistors 1 and 4 with the Schottky barrier diode to reach the saturation region. By inserting the resistor 17, the above-mentioned difference voltage is reduced and the excess current to the base of the transistor 1 with a Schottky barrier diode is reduced, so that even if the VF of the Schottky barrier diode varies, the Schottky barrier diode With transistor 1,
No. 4 is hard to reach the saturation region. Further, by connecting the Schottky barrier diode 19 to the base of the transistor 4 with the Schottky barrier diode, the Schottky barrier diode 19 has a higher VF than the transistor 4 with the Schottky barrier diode even when the TTL output becomes high level. Is small, so that it is turned off late, so that the electric current flowing in the Schottky barrier diode 19 can quickly remove the fractional carrier accumulated charge in the base of the transistor 4 with the Schottky barrier diode, which enables high-speed operation. At the time of high level output, the Schottky barrier diode 12 is turned off, so that there is no voltage drop at the resistor 14, and it is possible to prevent the potential drop of the high level output.
【００１１】[0011]
【発明の効果】以上説明した様に本発明によれば、ショ
ットキーバリアダイオードのＶF がばらついた場合でも
トランジスタを飽和領域に達しにくくし、高出力レベル
の電位低下を防止すると共に、高速のスイッチング特性
を得ることが出来る。As described above, according to the present invention, even when V F of the Schottky barrier diode varies, it is difficult for the transistor to reach the saturation region, the potential drop at the high output level is prevented, and the high speed Switching characteristics can be obtained.
【図１】本発明の実施例の回路図FIG. 1 is a circuit diagram of an embodiment of the present invention.
【図２】従来回路の回路図FIG. 2 is a circuit diagram of a conventional circuit
１，２，４ ショットキーバリアダイオード付きトラ
ンジスタ ３，５，９，１１ トランジスタ ６，７，８，１０ ダイオード接続したトランジスタ １９ ショットキーバリアダイオード １２，１３，１４，１５，１６，１７，１８ 抵抗1,2,4 Schottky barrier diode transistor 3,5,9,11 Transistor 6,7,8,10 Diode connected transistor 19 Schottky barrier diode 12,13,14,15,16,17,18 Resistance
Claims (1)
１の抵抗を通して正電源に接続し、エミッタに第２の抵
抗の一端を接続した第１のショットキーバリアダイオー
ド付きトランジスタと、ベースを前記第１のショットキ
ーバリアダイオード付きトランジスタのコレクタに接続
し、コレクタと正電源の間に第３の抵抗を接続した第２
のショットキーバリアダイオード付きトランジスタと、
ベースを前記第２のショットキーバリアダイオード付き
トランジスタのエミッタに接続し、コレクタを前記第２
のショットキーバリアダイオード付きトランジスタのコ
レクタに接続し、エミットを出力端子に接続した第３の
トランジスタと、ベースを前記第２の抵抗と他端に接続
し、コレクタを前記出力端子に接続し、エミッタを設置
した第４のショットキーバリアダイオード付きトランジ
スタと、アノードを前記第４のショットキーバリアダイ
オード付きのトランジスタのベースに接続し、カソード
を第４の抵抗を介して接地したショットキーバリアダイ
オードとを備えているころを特徴とするＥＣＬ−ＴＴＬ
変換回路。1. A transistor with a first Schottky barrier diode having a base connected to a signal source, a collector connected to a positive power supply through a first resistor, and an emitter connected to one end of a second resistor, and a base. A second resistor connected to the collector of the first transistor with the Schottky barrier diode and a third resistor connected between the collector and the positive power supply.
Transistor with Schottky barrier diode,
The base is connected to the emitter of the second transistor with the Schottky barrier diode, and the collector is connected to the second transistor.
Connected to the collector of the transistor with the Schottky barrier diode, the emitter connected to the output terminal, the base connected to the second resistor and the other end, the collector connected to the output terminal, and the emitter And a fourth Schottky barrier diode-equipped transistor and an anode connected to the base of the fourth Schottky barrier diode-equipped transistor, and a cathode grounded via a fourth resistor. ECL-TTL featuring when equipped
Conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227659A JPH0613882A (en) | 1991-09-09 | 1991-09-09 | Ecl/ttl conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227659A JPH0613882A (en) | 1991-09-09 | 1991-09-09 | Ecl/ttl conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613882A true JPH0613882A (en) | 1994-01-21 |
Family
ID=16864329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3227659A Pending JPH0613882A (en) | 1991-09-09 | 1991-09-09 | Ecl/ttl conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613882A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102935452A (en) * | 2012-10-31 | 2013-02-20 | 浙江浦大液压机械有限公司 | Full-hydraulic type punch press |
-
1991
- 1991-09-09 JP JP3227659A patent/JPH0613882A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102935452A (en) * | 2012-10-31 | 2013-02-20 | 浙江浦大液压机械有限公司 | Full-hydraulic type punch press |
| CN102935452B (en) * | 2012-10-31 | 2015-07-22 | 温州亿顿液压科技有限公司 | Full-hydraulic type punch press |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698527A (en) | TTL-ECL level converter operable with small time delay by controlling saturation | |
| US4376900A (en) | High speed, non-saturating, bipolar transistor logic circuit | |
| US4728815A (en) | Data shaping circuit | |
| US4833344A (en) | Low voltage bias circuit | |
| US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
| US4525638A (en) | Zener referenced threshold detector with hysteresis | |
| US5034631A (en) | TTL compatible output circuit with a high switching speed | |
| US4536665A (en) | Circuit for converting two balanced ECL level signals into an inverted TTL level signal | |
| US4514651A (en) | ECL To TTL output stage | |
| JPH0613882A (en) | Ecl/ttl conversion circuit | |
| US4529894A (en) | Means for enhancing logic circuit performance | |
| US4491745A (en) | TTL flip-flop with clamping diode for eliminating race conditions | |
| JPS6281120A (en) | Semiconductor device | |
| EP0041363A1 (en) | Schmitt trigger circuit with a hysteresis characteristic | |
| KR0165986B1 (en) | BiCMOS logic circuit | |
| EP0417617A2 (en) | ECL clamped cut-off driver | |
| US5120998A (en) | Source terminated transmission line driver | |
| JP3260406B2 (en) | Complementary emitter follower | |
| KR930006692Y1 (en) | Switching time reduction circuit using Schottky diode | |
| US3979611A (en) | Transistor switching circuit | |
| JPS60254823A (en) | Semiconductor integrated circuit device | |
| JP3297256B2 (en) | High-speed switching circuit | |
| JPH0666680B2 (en) | TTL circuit | |
| JPS6059771B2 (en) | electronic circuit | |
| JP2570480B2 (en) | Level conversion circuit |