JPH0613882A - Ｅｃｌ−ｔｔｌ変換回路 - Google Patents
Ｅｃｌ−ｔｔｌ変換回路Info
- Publication number
- JPH0613882A JPH0613882A JP3227659A JP22765991A JPH0613882A JP H0613882 A JPH0613882 A JP H0613882A JP 3227659 A JP3227659 A JP 3227659A JP 22765991 A JP22765991 A JP 22765991A JP H0613882 A JPH0613882 A JP H0613882A
- Authority
- JP
- Japan
- Prior art keywords
- barrier diode
- transistor
- schottky barrier
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 6
- 230000004888 barrier function Effects 0.000 claims description 55
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【構成】ベースを信号源に接続し、コレクタを抵抗１２
を通して正電源に接続し、エミッタに抵抗１７の一端を
接続したショットキーバリアダイオード付きトランジス
タ１と、ベースを該トランジスタ１のコレクタに接続
し、コレクタと正電源の間に抵抗１４を接続したショッ
トキーバリアダイオード付きトランジスタ２と、ベース
を該トランジスタ２のエミッタに接続し、コレクタを該
トランジスタ２のコレクタに、エミッタを出力端子に接
続したトランジスタ３と、コレクタを出力端子に接続
し、エミッタを接地したショットキーバリアダイオード
付きトランジスタ４と、アノードを該トランジスタ４の
ベース及び抵抗１７の一端に接続し、カソードを抵抗１
８を介して接地したショットキーバリアダイオード１９
とを備えている。 【効果】高出力レベルの電位低下を防止すると共に、高
速のスイッチング特性を得ることが出来る。
を通して正電源に接続し、エミッタに抵抗１７の一端を
接続したショットキーバリアダイオード付きトランジス
タ１と、ベースを該トランジスタ１のコレクタに接続
し、コレクタと正電源の間に抵抗１４を接続したショッ
トキーバリアダイオード付きトランジスタ２と、ベース
を該トランジスタ２のエミッタに接続し、コレクタを該
トランジスタ２のコレクタに、エミッタを出力端子に接
続したトランジスタ３と、コレクタを出力端子に接続
し、エミッタを接地したショットキーバリアダイオード
付きトランジスタ４と、アノードを該トランジスタ４の
ベース及び抵抗１７の一端に接続し、カソードを抵抗１
８を介して接地したショットキーバリアダイオード１９
とを備えている。 【効果】高出力レベルの電位低下を防止すると共に、高
速のスイッチング特性を得ることが出来る。
Description
【０００１】
【産業上の利用分野】本発明はＥＣＬ−ＴＴＬ変換回路
に関する。
に関する。
【０００２】
【従来の技術】従来のＥＣＬ−ＴＴＬ変換回路は、図２
に示すようにショットキーバリアダイオード付きトラン
ジスタ１のエミッタを抵抗１３を通して接地し、高レベ
ル出力時にも常に電流を流すことにより、ショットキー
バリアダイオード付きトランジスタ４のベースの蓄積電
荷を抜き易しく、低レベル出力から高レベル出力への立
ち上がりの高速動作を実現している。
に示すようにショットキーバリアダイオード付きトラン
ジスタ１のエミッタを抵抗１３を通して接地し、高レベ
ル出力時にも常に電流を流すことにより、ショットキー
バリアダイオード付きトランジスタ４のベースの蓄積電
荷を抜き易しく、低レベル出力から高レベル出力への立
ち上がりの高速動作を実現している。
【０００３】図２において、参照符号１，２，４はショ
ットキーバリダイオード付きトランジスタ、３，５，
９，１１はトランジスタ、６，７，８，１０はダイオー
ド接続したトランジスタ、１２，１３，１４，１５，１
６は抵抗をそれぞれ示す。ＥＣＬレベルの信号をＩＮお
よびその反転信号はそれぞれトランジスタ５および９の
ベースに入力すると、抵抗１５および１６でレベルシフ
トされて、信号ＩＮと同窓のＥＣＬレベルの信号がショ
ットキーバリアダイオード付きトランジスタ１のベース
に入力される。ショットキーバリアダイオード付きトラ
ンジスタ１のベースが高レベル時には、ショットキーバ
リアダイオード付きトランジスタ１、４のエミッタ・コ
レクタ間がオン状態となり、出力信号ＯＵＴは低レベル
となる。また、ショットキーバリアダイオード付きトラ
ンジスタ１のベースが低レベル時には、ショットキーバ
リアダイオード付きトランジスタ１、４がオフ状態とな
るため、出力となるた、出力信号ＯＵＴは高レベルとな
る。
ットキーバリダイオード付きトランジスタ、３，５，
９，１１はトランジスタ、６，７，８，１０はダイオー
ド接続したトランジスタ、１２，１３，１４，１５，１
６は抵抗をそれぞれ示す。ＥＣＬレベルの信号をＩＮお
よびその反転信号はそれぞれトランジスタ５および９の
ベースに入力すると、抵抗１５および１６でレベルシフ
トされて、信号ＩＮと同窓のＥＣＬレベルの信号がショ
ットキーバリアダイオード付きトランジスタ１のベース
に入力される。ショットキーバリアダイオード付きトラ
ンジスタ１のベースが高レベル時には、ショットキーバ
リアダイオード付きトランジスタ１、４のエミッタ・コ
レクタ間がオン状態となり、出力信号ＯＵＴは低レベル
となる。また、ショットキーバリアダイオード付きトラ
ンジスタ１のベースが低レベル時には、ショットキーバ
リアダイオード付きトランジスタ１、４がオフ状態とな
るため、出力となるた、出力信号ＯＵＴは高レベルとな
る。
【０００４】この回路では、ショットキーバリアダイオ
ード付きトランジスタ１のエミッタを抵抗１３を通して
接地してあり、高レベル出力時にショットキーバリアダ
イオード付きトランジスタ１は完全にオフ状態ならず、
エミッタ電流が流れるので、ショットキーバリアダイオ
ード付きトランジスタ４のベースに蓄積された電荷を迅
速に放電させることができ、立ち上がり特性の高速動作
を実現している。
ード付きトランジスタ１のエミッタを抵抗１３を通して
接地してあり、高レベル出力時にショットキーバリアダ
イオード付きトランジスタ１は完全にオフ状態ならず、
エミッタ電流が流れるので、ショットキーバリアダイオ
ード付きトランジスタ４のベースに蓄積された電荷を迅
速に放電させることができ、立ち上がり特性の高速動作
を実現している。
【０００５】
【発明が解決しようとする課題】上述した従来のＥＣＬ
−ＴＴＬ変換回路では、ショットキーバリアダイオード
付きトランジスタ１を高レベル出力時にも完全にオフと
せずに、エミッタ電流を流しているため、コレクタに接
地されている抵抗１４での電圧降下分だけ、高レベル電
位が低下してしまうこと、またショットキーバリアダイ
オードにプロセス変動等に起因するＶF のばらつきがあ
ると、トランジスタが飽和して、スイチング動作が著し
く遅れ、出力デューティ比、立ち上がり特性が劣化して
しまうこと、などの欠点がある。
−ＴＴＬ変換回路では、ショットキーバリアダイオード
付きトランジスタ１を高レベル出力時にも完全にオフと
せずに、エミッタ電流を流しているため、コレクタに接
地されている抵抗１４での電圧降下分だけ、高レベル電
位が低下してしまうこと、またショットキーバリアダイ
オードにプロセス変動等に起因するＶF のばらつきがあ
ると、トランジスタが飽和して、スイチング動作が著し
く遅れ、出力デューティ比、立ち上がり特性が劣化して
しまうこと、などの欠点がある。
【０００６】
【課題を解決するための手段】本発明のＥＣＬ−ＴＴＬ
変換回路は、ベースを信号源に接続し、コレクタを第１
の抵抗を通して正電源に接続し、エミッタに第２の抵抗
の一端を接続した第１のショットキーバリアダイオード
付きトランジスタと、ベースを前記第１のショットキー
バリアダイオード付きトランジスタのコレクタに接続
し、コレクタと正電源の間に第３の抵抗を接続した第２
のショットキーバリアダイオード付きトランジスタと、
ベースを前記第２のショットキーバリアダイオード付き
トランジスタのエミッタに接続し、コレクタを前記第２
のショットキーバリアダイオード付きトランジスタのコ
レクタに接続し、エミットを出力端子に接続した第３の
トランジスタと、ベースを前記第２の抵抗と他端に接続
し、コレクタを前記出力端子に接続し、エミッタを接地
した第４のショットキーバリアダイオード付きトランジ
スタと、アノードを前記第４のショットキーバリアダイ
オード付きのトランジスタのベースに接続し、カソード
を第４の抵抗を介して接地したショットキーバリアダイ
オードとを備えている。
変換回路は、ベースを信号源に接続し、コレクタを第１
の抵抗を通して正電源に接続し、エミッタに第２の抵抗
の一端を接続した第１のショットキーバリアダイオード
付きトランジスタと、ベースを前記第１のショットキー
バリアダイオード付きトランジスタのコレクタに接続
し、コレクタと正電源の間に第３の抵抗を接続した第２
のショットキーバリアダイオード付きトランジスタと、
ベースを前記第２のショットキーバリアダイオード付き
トランジスタのエミッタに接続し、コレクタを前記第２
のショットキーバリアダイオード付きトランジスタのコ
レクタに接続し、エミットを出力端子に接続した第３の
トランジスタと、ベースを前記第２の抵抗と他端に接続
し、コレクタを前記出力端子に接続し、エミッタを接地
した第４のショットキーバリアダイオード付きトランジ
スタと、アノードを前記第４のショットキーバリアダイ
オード付きのトランジスタのベースに接続し、カソード
を第４の抵抗を介して接地したショットキーバリアダイ
オードとを備えている。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の一実施例の回路図であ
る。図１において、参照符号１，２，４はショットキー
バリアダイオード付きトランジスタ、３，５，９，１１
はトランジスタ、６，７，８，１０はダイオード接続し
たトランジスタ、１９はショットキーバリアダイオード
１２，１４，１５，１６，１７，１８は抵抗をそれぞれ
示す。
る。図１において、参照符号１，２，４はショットキー
バリアダイオード付きトランジスタ、３，５，９，１１
はトランジスタ、６，７，８，１０はダイオード接続し
たトランジスタ、１９はショットキーバリアダイオード
１２，１４，１５，１６，１７，１８は抵抗をそれぞれ
示す。
【０００９】本実施例では、ＴＴＬレベルの低レベル出
力に関係するショットキーバリアダイオード付きトラン
ジスタ１、４のショットキーバリアダイオードＶF がば
らついても、抵抗１４を挿入することにより、ショット
キーバリアダイオード付きトランジスタ１、４の飽和を
防止し、もしくは飽和領域に達してもその両影響を最小
限にくい止め早急に飽和領域から脱出させ、スイッチン
グ動作の高速化を図ると共に、ショットキーバリアダイ
オード１９を挿入することにより、高レベル電位の低下
を防いでいる。
力に関係するショットキーバリアダイオード付きトラン
ジスタ１、４のショットキーバリアダイオードＶF がば
らついても、抵抗１４を挿入することにより、ショット
キーバリアダイオード付きトランジスタ１、４の飽和を
防止し、もしくは飽和領域に達してもその両影響を最小
限にくい止め早急に飽和領域から脱出させ、スイッチン
グ動作の高速化を図ると共に、ショットキーバリアダイ
オード１９を挿入することにより、高レベル電位の低下
を防いでいる。
【００１０】図１において、ＥＣＬレベルの入力信号Ｉ
Ｎおよびその反転信号が入力すると、これをレベルシフ
トした信号がショットキーバリアダイオード付きトラン
ジスタ１のベースに入力される。ショットキーバリアダ
イオード付きトランジスタ１のベース低レベル時には、
トランジスタ５，９とダイオード接続トランジスタ６，
７，８，１０及び抵抗１５で構成される電流ミラー回路
による電流で、ショットキーバリアダイオード付きトラ
ンジスタ１のベース電位が決定されるが、ショットキー
バリアダイオード付きトランジスタ１のベースが高レベ
ル時には、ショットキーバリアダイオード付きトランジ
スタ１、４のＶBEと抵抗１７の電圧降下分の和でショッ
トキーバリアダイオード付きトランジスタ１のベース電
位が決定される。ここで、抵抗１７が無い場合を考える
と、ショットキーバリアダイオード付きトランジスタ
１、４のＶBEの和となるが、電流ミラー回路による電流
と抵抗１６の電圧降下とで決まるショットキーバリアダ
イオード付きトランジスタ１のベース電位と、ショット
キーバリアダイオード付きトランジスタ１、４のＶBEの
和で決まるベース電位との差電圧分が、ショットキーバ
リアダイオード付きトランジスタ１のベースに過剰電流
を流れ込ませるので、この過剰電流によりショットキー
バリアダイオード付きトランジスタ１、４が飽和領域に
達し易くなる。抵抗１７を挿入することにより、上述の
差電圧を減少させ、ショットキーバリアダイオード付き
トランジスタ１のベースへの過剰電流を減少させて、シ
ョットキーバリアダイオードのＶF にばらつきがあって
もショットキーバリアダイオード付きトランジスタ１、
４を飽和領域に達しにくくさせている。また、ショット
キーバリアダイオード付きトランジスタ４のベースにシ
ョットキーバリアダイオード１９を接続することによ
り、ＴＴＬ出力が高レベルになった時でも、ショットキ
ーバリアダイオード１９はショットキーバリアダイオー
ド付きトランジスタ４よりもＶF が小さいため、遅くオ
フ状態になるので、ショットキバリアダイオード１９に
流れる電流でショットキーバリアダイオード付きトラン
ジスタ４のベースの小数キャリア蓄積電荷を早急に抜く
ことができる、高速動作が可能となる。高レベル出力時
にはショットキーバリアダイオード１２はオフ状態にな
るので、抵抗１４にて電圧降下が無くなり、高レベル出
力の電位低下を防止できる。
Ｎおよびその反転信号が入力すると、これをレベルシフ
トした信号がショットキーバリアダイオード付きトラン
ジスタ１のベースに入力される。ショットキーバリアダ
イオード付きトランジスタ１のベース低レベル時には、
トランジスタ５，９とダイオード接続トランジスタ６，
７，８，１０及び抵抗１５で構成される電流ミラー回路
による電流で、ショットキーバリアダイオード付きトラ
ンジスタ１のベース電位が決定されるが、ショットキー
バリアダイオード付きトランジスタ１のベースが高レベ
ル時には、ショットキーバリアダイオード付きトランジ
スタ１、４のＶBEと抵抗１７の電圧降下分の和でショッ
トキーバリアダイオード付きトランジスタ１のベース電
位が決定される。ここで、抵抗１７が無い場合を考える
と、ショットキーバリアダイオード付きトランジスタ
１、４のＶBEの和となるが、電流ミラー回路による電流
と抵抗１６の電圧降下とで決まるショットキーバリアダ
イオード付きトランジスタ１のベース電位と、ショット
キーバリアダイオード付きトランジスタ１、４のＶBEの
和で決まるベース電位との差電圧分が、ショットキーバ
リアダイオード付きトランジスタ１のベースに過剰電流
を流れ込ませるので、この過剰電流によりショットキー
バリアダイオード付きトランジスタ１、４が飽和領域に
達し易くなる。抵抗１７を挿入することにより、上述の
差電圧を減少させ、ショットキーバリアダイオード付き
トランジスタ１のベースへの過剰電流を減少させて、シ
ョットキーバリアダイオードのＶF にばらつきがあって
もショットキーバリアダイオード付きトランジスタ１、
４を飽和領域に達しにくくさせている。また、ショット
キーバリアダイオード付きトランジスタ４のベースにシ
ョットキーバリアダイオード１９を接続することによ
り、ＴＴＬ出力が高レベルになった時でも、ショットキ
ーバリアダイオード１９はショットキーバリアダイオー
ド付きトランジスタ４よりもＶF が小さいため、遅くオ
フ状態になるので、ショットキバリアダイオード１９に
流れる電流でショットキーバリアダイオード付きトラン
ジスタ４のベースの小数キャリア蓄積電荷を早急に抜く
ことができる、高速動作が可能となる。高レベル出力時
にはショットキーバリアダイオード１２はオフ状態にな
るので、抵抗１４にて電圧降下が無くなり、高レベル出
力の電位低下を防止できる。
【００１１】
【発明の効果】以上説明した様に本発明によれば、ショ
ットキーバリアダイオードのＶF がばらついた場合でも
トランジスタを飽和領域に達しにくくし、高出力レベル
の電位低下を防止すると共に、高速のスイッチング特性
を得ることが出来る。
ットキーバリアダイオードのＶF がばらついた場合でも
トランジスタを飽和領域に達しにくくし、高出力レベル
の電位低下を防止すると共に、高速のスイッチング特性
を得ることが出来る。
【図１】本発明の実施例の回路図
【図２】従来回路の回路図
１，２，４ ショットキーバリアダイオード付きトラ
ンジスタ ３，５，９，１１ トランジスタ ６，７，８，１０ ダイオード接続したトランジスタ １９ ショットキーバリアダイオード １２，１３，１４，１５，１６，１７，１８ 抵抗
ンジスタ ３，５，９，１１ トランジスタ ６，７，８，１０ ダイオード接続したトランジスタ １９ ショットキーバリアダイオード １２，１３，１４，１５，１６，１７，１８ 抵抗
Claims (1)
- 【請求項１】 ベースを信号源に接続し、コレクタを第
１の抵抗を通して正電源に接続し、エミッタに第２の抵
抗の一端を接続した第１のショットキーバリアダイオー
ド付きトランジスタと、ベースを前記第１のショットキ
ーバリアダイオード付きトランジスタのコレクタに接続
し、コレクタと正電源の間に第３の抵抗を接続した第２
のショットキーバリアダイオード付きトランジスタと、
ベースを前記第２のショットキーバリアダイオード付き
トランジスタのエミッタに接続し、コレクタを前記第２
のショットキーバリアダイオード付きトランジスタのコ
レクタに接続し、エミットを出力端子に接続した第３の
トランジスタと、ベースを前記第２の抵抗と他端に接続
し、コレクタを前記出力端子に接続し、エミッタを設置
した第４のショットキーバリアダイオード付きトランジ
スタと、アノードを前記第４のショットキーバリアダイ
オード付きのトランジスタのベースに接続し、カソード
を第４の抵抗を介して接地したショットキーバリアダイ
オードとを備えているころを特徴とするＥＣＬ−ＴＴＬ
変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227659A JPH0613882A (ja) | 1991-09-09 | 1991-09-09 | Ｅｃｌ−ｔｔｌ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227659A JPH0613882A (ja) | 1991-09-09 | 1991-09-09 | Ｅｃｌ−ｔｔｌ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613882A true JPH0613882A (ja) | 1994-01-21 |
Family
ID=16864329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3227659A Pending JPH0613882A (ja) | 1991-09-09 | 1991-09-09 | Ｅｃｌ−ｔｔｌ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613882A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102935452A (zh) * | 2012-10-31 | 2013-02-20 | 浙江浦大液压机械有限公司 | 全液压式冲床 |
-
1991
- 1991-09-09 JP JP3227659A patent/JPH0613882A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102935452A (zh) * | 2012-10-31 | 2013-02-20 | 浙江浦大液压机械有限公司 | 全液压式冲床 |
| CN102935452B (zh) * | 2012-10-31 | 2015-07-22 | 温州亿顿液压科技有限公司 | 全液压式冲床 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698527A (en) | TTL-ECL level converter operable with small time delay by controlling saturation | |
| US4376900A (en) | High speed, non-saturating, bipolar transistor logic circuit | |
| US4728815A (en) | Data shaping circuit | |
| US4833344A (en) | Low voltage bias circuit | |
| US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
| US4525638A (en) | Zener referenced threshold detector with hysteresis | |
| US5034631A (en) | TTL compatible output circuit with a high switching speed | |
| US4536665A (en) | Circuit for converting two balanced ECL level signals into an inverted TTL level signal | |
| US4514651A (en) | ECL To TTL output stage | |
| JPH0613882A (ja) | Ｅｃｌ−ｔｔｌ変換回路 | |
| US4529894A (en) | Means for enhancing logic circuit performance | |
| US4491745A (en) | TTL flip-flop with clamping diode for eliminating race conditions | |
| JPS6281120A (ja) | 半導体装置 | |
| EP0041363A1 (en) | Schmitt trigger circuit with a hysteresis characteristic | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 | |
| EP0417617A2 (en) | ECL clamped cut-off driver | |
| US5120998A (en) | Source terminated transmission line driver | |
| JP3260406B2 (ja) | 相補型エミッタフォロワ | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| US3979611A (en) | Transistor switching circuit | |
| JPS60254823A (ja) | 半導体集積回路装置 | |
| JP3297256B2 (ja) | 高速スイッチング回路 | |
| JPH0666680B2 (ja) | Ｔｔｌ回路 | |
| JPS6059771B2 (ja) | 電子回路 | |
| JP2570480B2 (ja) | レベル変換回路 |