JPH06138967A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH06138967A JPH06138967A JP4287703A JP28770392A JPH06138967A JP H06138967 A JPH06138967 A JP H06138967A JP 4287703 A JP4287703 A JP 4287703A JP 28770392 A JP28770392 A JP 28770392A JP H06138967 A JPH06138967 A JP H06138967A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 出力電流が大きく、トランジスタの周波数特
性が伸びたときでも発振の起きにくいカレントミラー回
路を集積回路でより小さなレイアウトで実現する。 【構成】 Ｑ1のベースに電流源とＱ2のコレクタを接続
し、Ｑ1のエミッタにＱ2のベースとＱ3のベースとＱ7の
コレクタを接続し、Ｑ1のコレクタにＱ4のベースおよび
コレクタとＱ5のベースを接続し、Ｑ2のエミッタおよび
Ｑ3のエミッタを接地し、Ｑ3のコレクタを出力とし、Ｑ
4のエミッタとＱ5のエミッタを電源に接続し、Ｑ5のコ
レクタをＱ6のベースおよびコレクタとＱ7のベースに接
続し、Ｑ6およびＱ7のエミッタを接地した構成のカレン
トミラー回路。
性が伸びたときでも発振の起きにくいカレントミラー回
路を集積回路でより小さなレイアウトで実現する。 【構成】 Ｑ1のベースに電流源とＱ2のコレクタを接続
し、Ｑ1のエミッタにＱ2のベースとＱ3のベースとＱ7の
コレクタを接続し、Ｑ1のコレクタにＱ4のベースおよび
コレクタとＱ5のベースを接続し、Ｑ2のエミッタおよび
Ｑ3のエミッタを接地し、Ｑ3のコレクタを出力とし、Ｑ
4のエミッタとＱ5のエミッタを電源に接続し、Ｑ5のコ
レクタをＱ6のベースおよびコレクタとＱ7のベースに接
続し、Ｑ6およびＱ7のエミッタを接地した構成のカレン
トミラー回路。
Description
【０００１】
【産業上の利用分野】本発明は、大きな電流をミラー比
良く正確に出力しうるカレントミラー回路に関するもの
である。
良く正確に出力しうるカレントミラー回路に関するもの
である。
【０００２】
【従来の技術】図３は従来のカレントミラー回路の一例
を示すものである。図３において、第１のＮＰＮトラン
ジスタ(Ｑ21)のベースに電流源と、第２のＮＰＮトラン
ジスタ(Ｑ22)のコレクタを接続し、第１のＮＰＮトラン
ジスタのエミッタに第２のＮＰＮトランジスタのベース
と第３のＮＰＮトランジスタ(Ｑ23)のベースと一方を接
地した抵抗(Ｒ21)を接続し、第１のＮＰＮトランジスタ
のコレクタを電源に接続し、第２のＮＰＮトランジスタ
のエミッタを接地し、第３のＮＰＮトランジスタのエミ
ッタを接地し、第３のＮＰＮトランジスタのコレクタを
出力とする構成である。図４は従来のカレントミラー回
路の他の例を示したものであり、ＮＰＮトランジスタの
代わりにＰＮＰトランジスタを用いたものである(説明
の詳細省略)。
を示すものである。図３において、第１のＮＰＮトラン
ジスタ(Ｑ21)のベースに電流源と、第２のＮＰＮトラン
ジスタ(Ｑ22)のコレクタを接続し、第１のＮＰＮトラン
ジスタのエミッタに第２のＮＰＮトランジスタのベース
と第３のＮＰＮトランジスタ(Ｑ23)のベースと一方を接
地した抵抗(Ｒ21)を接続し、第１のＮＰＮトランジスタ
のコレクタを電源に接続し、第２のＮＰＮトランジスタ
のエミッタを接地し、第３のＮＰＮトランジスタのエミ
ッタを接地し、第３のＮＰＮトランジスタのコレクタを
出力とする構成である。図４は従来のカレントミラー回
路の他の例を示したものであり、ＮＰＮトランジスタの
代わりにＰＮＰトランジスタを用いたものである(説明
の詳細省略)。
【０００３】
【発明が解決しようとする課題】このような従来例によ
れば、基本的なカレントミラー回路に抵抗を挿入するこ
とによって、第１のトランジスタのベースから見たフィ
ードバックゲインを減少させることができ、出力電流が
大きく、トランジスタの周波数特性が伸びたときでも発
振の起きにくいカレントミラー回路を構成することがで
きるが、集積回路上にレイアウトするとき抵抗を使わね
ばならず、その結果、集積回路上のレイアウトを小さく
することが困難となっていた。本発明は、このような事
情を考慮してなされたもので、出力電流が大きく、トラ
ンジスタの周波数特性が伸びたときでも発振の起きにく
いカレントミラー回路を、集積回路でより小さなレイア
ウトで提供することを目的とするものである。
れば、基本的なカレントミラー回路に抵抗を挿入するこ
とによって、第１のトランジスタのベースから見たフィ
ードバックゲインを減少させることができ、出力電流が
大きく、トランジスタの周波数特性が伸びたときでも発
振の起きにくいカレントミラー回路を構成することがで
きるが、集積回路上にレイアウトするとき抵抗を使わね
ばならず、その結果、集積回路上のレイアウトを小さく
することが困難となっていた。本発明は、このような事
情を考慮してなされたもので、出力電流が大きく、トラ
ンジスタの周波数特性が伸びたときでも発振の起きにく
いカレントミラー回路を、集積回路でより小さなレイア
ウトで提供することを目的とするものである。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため、(1) 第１のＮＰＮトランジスタのベースに電
流源と第２のＮＰＮトランジスタのコレクタを接続し、
第１のＮＰＮトランジスタのエミッタに第２のＮＰＮト
ランジスタのベースと第３のＮＰＮトランジスタのベー
スと第７のＮＰＮトランジスタのコレクタを接続し、第
１のＮＰＮトランジスタのコレクタに第４のＰＮＰトラ
ンジスタのコレクタおよびベースと第５のＰＮＰトラン
ジスタのベースを接続し、第２のＮＰＮトランジスタの
エミッタを接地し、第３のＮＰＮトランジスタのエミッ
タを接地し、第３のＮＰＮトランジスタのコレクタを出
力とし、第４のＰＮＰトランジスタのエミッタを電源に
接続し、第５のＰＮＰトランジスタのエミッタを電源に
接続し、第５のＰＮＰトランジスタのコレクタを第７の
ＮＰＮトランジスタよりエミッタの面積の大きい第６の
ＮＰＮトランジスタのコレクタおよびベースと第７のＮ
ＰＮトランジスタのベースに接続し、第６のＮＰＮトラ
ンジスタのエミッタを接地し、第７のＮＰＮトランジス
タのエミッタを接地したカレントミラー回路を構成した
ものである。
するため、(1) 第１のＮＰＮトランジスタのベースに電
流源と第２のＮＰＮトランジスタのコレクタを接続し、
第１のＮＰＮトランジスタのエミッタに第２のＮＰＮト
ランジスタのベースと第３のＮＰＮトランジスタのベー
スと第７のＮＰＮトランジスタのコレクタを接続し、第
１のＮＰＮトランジスタのコレクタに第４のＰＮＰトラ
ンジスタのコレクタおよびベースと第５のＰＮＰトラン
ジスタのベースを接続し、第２のＮＰＮトランジスタの
エミッタを接地し、第３のＮＰＮトランジスタのエミッ
タを接地し、第３のＮＰＮトランジスタのコレクタを出
力とし、第４のＰＮＰトランジスタのエミッタを電源に
接続し、第５のＰＮＰトランジスタのエミッタを電源に
接続し、第５のＰＮＰトランジスタのコレクタを第７の
ＮＰＮトランジスタよりエミッタの面積の大きい第６の
ＮＰＮトランジスタのコレクタおよびベースと第７のＮ
ＰＮトランジスタのベースに接続し、第６のＮＰＮトラ
ンジスタのエミッタを接地し、第７のＮＰＮトランジス
タのエミッタを接地したカレントミラー回路を構成した
ものである。
【０００５】(2) 第１のＰＮＰトランジスタのベースに
電流源と第２のＰＮＰトランジスタのコレクタを接続
し、第１のＰＮＰトランジスタのエミッタに第２のＰＮ
Ｐトランジスタのベースと第３のＰＮＰトランジスタの
ベースと第７のＰＮＰトランジスタのコレクタを接続
し、第１のＰＮＰトランジスタのコレクタに第４のＮＰ
Ｎトランジスタのコレクタおよびベースと第５のＮＰＮ
トランジスタのベースを接続し、第２のＰＮＰトランジ
スタのエミッタを電源に接続し、第３のＰＮＰトランジ
スタのエミッタを電源に接続し、第３のＰＮＰトランジ
スタのコレクタを出力とし、第４のＮＰＮトランジスタ
のエミッタを接地し、第５のＮＰＮトランジスタのエミ
ッタを接地し、第５のＮＰＮトランジスタのコレクタを
第７のＰＮＰトランジスタよりエミッタの面積の大きい
第６のＰＮＰトランジスタのコレクタおよびベースと第
７のＰＮＰトランジスタのベースに接続し、第６のＰＮ
Ｐトランジスタのエミッタを電源に接続し、第７のＰＮ
Ｐトランジスタのエミッタを電源に接続したカレントミ
ラー回路を構成したものである。
電流源と第２のＰＮＰトランジスタのコレクタを接続
し、第１のＰＮＰトランジスタのエミッタに第２のＰＮ
Ｐトランジスタのベースと第３のＰＮＰトランジスタの
ベースと第７のＰＮＰトランジスタのコレクタを接続
し、第１のＰＮＰトランジスタのコレクタに第４のＮＰ
Ｎトランジスタのコレクタおよびベースと第５のＮＰＮ
トランジスタのベースを接続し、第２のＰＮＰトランジ
スタのエミッタを電源に接続し、第３のＰＮＰトランジ
スタのエミッタを電源に接続し、第３のＰＮＰトランジ
スタのコレクタを出力とし、第４のＮＰＮトランジスタ
のエミッタを接地し、第５のＮＰＮトランジスタのエミ
ッタを接地し、第５のＮＰＮトランジスタのコレクタを
第７のＰＮＰトランジスタよりエミッタの面積の大きい
第６のＰＮＰトランジスタのコレクタおよびベースと第
７のＰＮＰトランジスタのベースに接続し、第６のＰＮ
Ｐトランジスタのエミッタを電源に接続し、第７のＰＮ
Ｐトランジスタのエミッタを電源に接続したカレントミ
ラー回路を構成したものである。
【０００６】
【作用】したがって本発明によると、抵抗を使用しない
ので出力電流が大きく、トランジスタの周波数特性が伸
びたときでも発振の起きにくいカレントミラー回路を、
集積回路でより小さなレイアウトで実現できる実用性の
高いカレントミラー回路を得ることができる。
ので出力電流が大きく、トランジスタの周波数特性が伸
びたときでも発振の起きにくいカレントミラー回路を、
集積回路でより小さなレイアウトで実現できる実用性の
高いカレントミラー回路を得ることができる。
【０００７】
【実施例】以下、図面を参照して本発明の実施例につき
説明する。図１は本発明の第１の実施例におけるカレン
トミラー回路の構成を示すもので、前記手段(1)を実現
したものである。第１の実施例は、第１のＮＰＮトラン
ジスタ(Ｑ1)のベースに電流源と第２のＮＰＮトランジ
スタ(Ｑ2)のコレクタを接続し、第１のＮＰＮトランジ
スタのエミッタに第２のＮＰＮトランジスタのベースと
第３ＮＰＮトランジスタ(Ｑ3)のベースと第７のＮＰＮ
トランジスタ(Ｑ7)のコレクタを接続し、第１のＮＰＮ
トランジスタのコレクタに第４のＰＮＰトランジスタ
(Ｑ4)のコレクタおよびベースと第５のＰＮＰトランジ
スタ(Ｑ5)のベースを接続し、第２のＮＰＮトランジス
タのエミッタを接地し、第３のＮＰＮトランジスタのエ
ミッタを接地し、第３のＮＰＮトランジスタのコレクタ
を出力とし、第４のＰＮＰトランジスタのエミッタを電
源に接続し、第５のＰＮＰトランジスタのエミッタを電
源に接続し、第５のＰＮＰトランジスタのコレクタを第
７のＮＰＮトランジスタよりエミッタの面積の大きい第
６のＮＰＮトランジスタ(Ｑ6)(エミッタの面積比がＭ：
Ｎ)のコレクタおよびベースと第７のＮＰＮトランジス
タのベースに接続し、第６のＮＰＮトランジスタのエミ
ッタを接地し、第７のＮＰＮトランジスタのエミッタを
接地した構成のカレントミラー回路である。
説明する。図１は本発明の第１の実施例におけるカレン
トミラー回路の構成を示すもので、前記手段(1)を実現
したものである。第１の実施例は、第１のＮＰＮトラン
ジスタ(Ｑ1)のベースに電流源と第２のＮＰＮトランジ
スタ(Ｑ2)のコレクタを接続し、第１のＮＰＮトランジ
スタのエミッタに第２のＮＰＮトランジスタのベースと
第３ＮＰＮトランジスタ(Ｑ3)のベースと第７のＮＰＮ
トランジスタ(Ｑ7)のコレクタを接続し、第１のＮＰＮ
トランジスタのコレクタに第４のＰＮＰトランジスタ
(Ｑ4)のコレクタおよびベースと第５のＰＮＰトランジ
スタ(Ｑ5)のベースを接続し、第２のＮＰＮトランジス
タのエミッタを接地し、第３のＮＰＮトランジスタのエ
ミッタを接地し、第３のＮＰＮトランジスタのコレクタ
を出力とし、第４のＰＮＰトランジスタのエミッタを電
源に接続し、第５のＰＮＰトランジスタのエミッタを電
源に接続し、第５のＰＮＰトランジスタのコレクタを第
７のＮＰＮトランジスタよりエミッタの面積の大きい第
６のＮＰＮトランジスタ(Ｑ6)(エミッタの面積比がＭ：
Ｎ)のコレクタおよびベースと第７のＮＰＮトランジス
タのベースに接続し、第６のＮＰＮトランジスタのエミ
ッタを接地し、第７のＮＰＮトランジスタのエミッタを
接地した構成のカレントミラー回路である。
【０００８】このような構成の第１の実施例によれば、
第１のトランジスタのベース電流Ｉ1Bと、第２のトラン
ジスタのコレクタ電流Ｉ2Cとの関係は数１式で表され
る。
第１のトランジスタのベース電流Ｉ1Bと、第２のトラン
ジスタのコレクタ電流Ｉ2Cとの関係は数１式で表され
る。
【０００９】
【数１】
【００１０】ａ：第２のトランジスタのエミッタサイズ
に対する第３のトランジスタのエミッタサイズの比 Ｍ／Ｎ：第６のトランジスタのエミッタサイズに対する
第７のトランジスタのエミッタサイズの比 このことにより、Ｍ／Ｎの値を適当に決めることによっ
て第１のトランジスタのベースから見たフィードバック
ゲインを減少させることができ、出力電流が大きく、ト
ランジスタの周波数特性が伸びたときでも発振の起きに
くいカレントミラー回路を構成できる。
に対する第３のトランジスタのエミッタサイズの比 Ｍ／Ｎ：第６のトランジスタのエミッタサイズに対する
第７のトランジスタのエミッタサイズの比 このことにより、Ｍ／Ｎの値を適当に決めることによっ
て第１のトランジスタのベースから見たフィードバック
ゲインを減少させることができ、出力電流が大きく、ト
ランジスタの周波数特性が伸びたときでも発振の起きに
くいカレントミラー回路を構成できる。
【００１１】図２は本発明の第２の実施例におけるカレ
ントミラー回路の構成を示すもので、前記手段(2)を実
現したものである。図２の実施例は、第11のＰＮＰトラ
ンジスタ(Ｑ11)のベースに電流源と第12のＰＮＰトラン
ジスタ(Ｑ12)のコレクタを接続し、第11のＰＮＰトラン
ジスタのエミッタに第12のＰＮＰトランジスタのベース
と第13のＰＮＰトランジスタ(Ｑ13)のベースと第17のＰ
ＮＰトランジスタ(Ｑ17)のコレクタを接続し、第11のＰ
ＮＰトランジスタのコレクタに第14のＮＰＮトランジス
タ(Ｑ14)のコレクタおよびベースと第15のＮＰＮトラン
ジスタ(Ｑ15)のベースを接続し、第12のＰＮＰトランジ
スタのエミッタを電源に接続し、第13のＰＮＰトランジ
スタのエミッタを電源に接続し、第13のＰＮＰトランジ
スタのコレクタを出力とし、第14のＮＰＮトランジスタ
のエミッタを接地し、第15のＮＰＮトランジスタのエミ
ッタを接地し、第15のＮＰＮトランジスタのコレクタを
第17のＰＮＰトランジスタよりエミッタの面積の大きい
第16のＰＮＰトランジスタ(Ｑ16)のコレクタおよびベー
スと第17のＰＮＰトランジスタのベースに接続し、第16
のＰＮＰトランジスタのエミッタを電源に接続し、第17
のＰＮＰトランジスタのエミッタを電源に接続した構成
のカレントミラー回路であり、ちょうど第１の実施例の
ＮＰＮトランジスタとＰＮＰトランジスタとを入れ替え
た構成となっている。その結果、第２の実施例は先の第
１の実施例と同様に第１のトランジスタのベースから見
たフィードバックゲインを減少させることができ、出力
電流が大きく、トランジスタの周波数特性が伸びたとき
でも発振の起きにくいカレントミラー回路を構成でき
る。
ントミラー回路の構成を示すもので、前記手段(2)を実
現したものである。図２の実施例は、第11のＰＮＰトラ
ンジスタ(Ｑ11)のベースに電流源と第12のＰＮＰトラン
ジスタ(Ｑ12)のコレクタを接続し、第11のＰＮＰトラン
ジスタのエミッタに第12のＰＮＰトランジスタのベース
と第13のＰＮＰトランジスタ(Ｑ13)のベースと第17のＰ
ＮＰトランジスタ(Ｑ17)のコレクタを接続し、第11のＰ
ＮＰトランジスタのコレクタに第14のＮＰＮトランジス
タ(Ｑ14)のコレクタおよびベースと第15のＮＰＮトラン
ジスタ(Ｑ15)のベースを接続し、第12のＰＮＰトランジ
スタのエミッタを電源に接続し、第13のＰＮＰトランジ
スタのエミッタを電源に接続し、第13のＰＮＰトランジ
スタのコレクタを出力とし、第14のＮＰＮトランジスタ
のエミッタを接地し、第15のＮＰＮトランジスタのエミ
ッタを接地し、第15のＮＰＮトランジスタのコレクタを
第17のＰＮＰトランジスタよりエミッタの面積の大きい
第16のＰＮＰトランジスタ(Ｑ16)のコレクタおよびベー
スと第17のＰＮＰトランジスタのベースに接続し、第16
のＰＮＰトランジスタのエミッタを電源に接続し、第17
のＰＮＰトランジスタのエミッタを電源に接続した構成
のカレントミラー回路であり、ちょうど第１の実施例の
ＮＰＮトランジスタとＰＮＰトランジスタとを入れ替え
た構成となっている。その結果、第２の実施例は先の第
１の実施例と同様に第１のトランジスタのベースから見
たフィードバックゲインを減少させることができ、出力
電流が大きく、トランジスタの周波数特性が伸びたとき
でも発振の起きにくいカレントミラー回路を構成でき
る。
【００１２】
【発明の効果】本発明は、上記各実施例に示されるよう
に、出力電流が大きく、トランジスタの周波数特性が伸
びたときでも発振の起きにくいカレントミラー回路を抵
抗を用いず、集積回路でより小さなレイアウトで実現で
きる実用性の高いカレントミラー回路を提供することが
できるという効果を有する。
に、出力電流が大きく、トランジスタの周波数特性が伸
びたときでも発振の起きにくいカレントミラー回路を抵
抗を用いず、集積回路でより小さなレイアウトで実現で
きる実用性の高いカレントミラー回路を提供することが
できるという効果を有する。
【図１】本発明の第１の実施例におけるカレントミラー
回路の構成図である。
回路の構成図である。
【図２】本発明の第２の実施例におけるカレントミラー
回路の構成図である。
回路の構成図である。
【図３】従来のカレントミラー回路の構成図の一例であ
る。
る。
【図４】従来のカレントミラー回路の構成図の他の例で
ある。
ある。
【符号の説明】 ＩCC1，ＩCC2，ＩCC3，ＩCC4…電流源、 Ｑ1，Ｑ2，Ｑ
3，Ｑ6，Ｑ7，Ｑ14，Ｑ15，Ｑ21，Ｑ22，Ｑ23…ＮＰＮ
トランジスタ、 Ｑ4，Ｑ5，Ｑ11，Ｑ12，Ｑ13，Ｑ16，
Ｑ17，Ｑ31，Ｑ32，Ｑ33…ＰＮＰトランジスタ、
Ｒ21，Ｒ31…抵抗。
3，Ｑ6，Ｑ7，Ｑ14，Ｑ15，Ｑ21，Ｑ22，Ｑ23…ＮＰＮ
トランジスタ、 Ｑ4，Ｑ5，Ｑ11，Ｑ12，Ｑ13，Ｑ16，
Ｑ17，Ｑ31，Ｑ32，Ｑ33…ＰＮＰトランジスタ、
Ｒ21，Ｒ31…抵抗。
Claims (2)
- 【請求項１】 第１のＮＰＮトランジスタのベースに電
流源と第２のＮＰＮトランジスタのコレクタを接続し、
第１のＮＰＮトランジスタのエミッタに第２のＮＰＮト
ランジスタのベースと第３のＮＰＮトランジスタのベー
スと第７のＮＰＮトランジスタのコレクタを接続し、第
１のＮＰＮトランジスタのコレクタに第４のＰＮＰトラ
ンジスタのコレクタおよびベースと第５のＰＮＰトラン
ジスタのベースを接続し、第２のＮＰＮトランジスタの
エミッタを接地し、第３のＮＰＮトランジスタのエミッ
タを接地し、第３のＮＰＮトランジスタのコレクタを出
力とし、第４のＰＮＰトランジスタのエミッタを電源に
接続し、第５のＰＮＰトランジスタのエミッタを電源に
接続し、第５のＰＮＰトランジスタのコレクタを第６の
ＮＰＮトランジスタのコレクタおよびベースと第７のＮ
ＰＮトランジスタのベースに接続し、第６のＮＰＮトラ
ンジスタのエミッタを接地し、第７のＮＰＮトランジス
タのエミッタを接地することを特徴とするカレントミラ
ー回路。 - 【請求項２】 第１のＰＮＰトランジスタのベースに電
流源と第２のＰＮＰトランジスタのコレクタを接続し、
第１のＰＮＰトランジスタのエミッタに第２のＰＮＰト
ランジスタのベースと第３のＰＮＰトランジスタのベー
スと第７のＰＮＰトランジスタのコレクタを接続し、第
１のＰＮＰトランジスタのコレクタに第４のＮＰＮトラ
ンジスタのコレクタおよびベースと第５のＮＰＮトラン
ジスタのベースを接続し、第２のＰＮＰトランジスタの
エミッタを電源に接続し、第３のＰＮＰトランジスタの
エミッタを電源に接続し、第３のＰＮＰトランジスタの
コレクタを出力とし、第４のＮＰＮトランジスタのエミ
ッタを接地し、第５のＮＰＮトランジスタのエミッタを
接地し、第５のＮＰＮトランジスタのコレクタを第６の
ＰＮＰトランジスタのコレクタおよびベースと第７のＰ
ＮＰトランジスタのベースに接続し、第６のＰＮＰトラ
ンジスタのエミッタを電源に接続し、第７のＰＮＰトラ
ンジスタのエミッタを電源に接続することを特徴とする
カレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4287703A JPH06138967A (ja) | 1992-10-26 | 1992-10-26 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4287703A JPH06138967A (ja) | 1992-10-26 | 1992-10-26 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06138967A true JPH06138967A (ja) | 1994-05-20 |
Family
ID=17720649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4287703A Pending JPH06138967A (ja) | 1992-10-26 | 1992-10-26 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06138967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10060842A1 (de) * | 2000-12-07 | 2002-07-11 | Texas Instruments Deutschland | Stromspiegelschaltung |
| JP2002330072A (ja) * | 2001-04-27 | 2002-11-15 | Rohm Co Ltd | 電流加算型ｄａｃ |
-
1992
- 1992-10-26 JP JP4287703A patent/JPH06138967A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10060842A1 (de) * | 2000-12-07 | 2002-07-11 | Texas Instruments Deutschland | Stromspiegelschaltung |
| DE10060842C2 (de) * | 2000-12-07 | 2002-11-28 | Texas Instruments Deutschland | Stromspiegelschaltung |
| JP2002330072A (ja) * | 2001-04-27 | 2002-11-15 | Rohm Co Ltd | 電流加算型ｄａｃ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0209334B1 (en) | Current mirror circuit | |
| US4194158A (en) | Integrated front end circuit for VHF receiver | |
| JPH082010B2 (ja) | 電流伝達回路 | |
| JPH06138967A (ja) | カレントミラー回路 | |
| KR920010238B1 (ko) | 증폭회로 | |
| JPS6357808B2 (ja) | ||
| JP2734609B2 (ja) | 微小電流源 | |
| JPH0526363B2 (ja) | ||
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| KR930004705Y1 (ko) | 에미터 디제너레이션 회로 | |
| JP2908149B2 (ja) | 演算増幅器 | |
| JPH0624297B2 (ja) | 高入力インピーダンス回路 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPH05173657A (ja) | 定電圧回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS6025146Y2 (ja) | トランジスタ発振回路 | |
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPH0750847B2 (ja) | バイアス回路 | |
| JP2914145B2 (ja) | パルス出力回路 | |
| JPH10247846A (ja) | 入力回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS6167309A (ja) | バイアス回路 | |
| JPS63178611A (ja) | 利得制御回路 |