JPH06139089A - Fault processing device for information processor - Google Patents
Fault processing device for information processorInfo
- Publication number
- JPH06139089A JPH06139089A JP4066646A JP6664692A JPH06139089A JP H06139089 A JPH06139089 A JP H06139089A JP 4066646 A JP4066646 A JP 4066646A JP 6664692 A JP6664692 A JP 6664692A JP H06139089 A JPH06139089 A JP H06139089A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- detection circuit
- circuit
- failure
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 138
- 230000010365 information processing Effects 0.000 claims description 41
- 230000005856 abnormality Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Retry When Errors Occur (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、情報処理装置で発生し
た故障を検出し、その故障の内容に対応した処置を行う
ための情報処理装置の障害処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure processing apparatus for an information processing apparatus for detecting a failure that has occurred in the information processing apparatus and taking corrective action corresponding to the content of the failure.
【０００２】[0002]
【従来の技術】従来の情報処理装置の障害処理方式は、
パリティチェックやメモリのＥＣＣが一般的に採用され
ている手段であるが、これらはいずれも、障害検出回路
が正しく動作しているか否かを検出することが困難であ
るという問題点を有している。このため、従来は、情報
処理装置の立上げのとき、プログラムを用いて障害検出
回路の正常性を確認する手段が用いられている。このた
めのプログラムは、障害検出回路の試験に必要なデータ
を障害検出回路の入力回路に設定し、それによって障害
検出回路が正しく動作することを確認するようになって
いる。2. Description of the Related Art A conventional fault processing method for an information processing apparatus is
Parity check and memory ECC are generally adopted means, but all of them have a problem that it is difficult to detect whether or not the failure detection circuit is operating correctly. There is. Therefore, conventionally, a means for confirming the normality of the failure detection circuit by using a program is used when the information processing apparatus is started up. The program for this purpose is to set the data necessary for the test of the fault detection circuit in the input circuit of the fault detection circuit and thereby confirm that the fault detection circuit operates correctly.
【０００３】[0003]
【発明が解決しようとする課題】上述したような従来の
情報処理装置の障害処理方式は、情報処理装置の規模が
大きくなって障害検出回路の量が増大すると、プログラ
ムを用いて障害検出回路の正常性を確認するために多大
の時間が必要となるという欠点を有している。また、情
報処理装置内で発生した障害が障害検出回路によっては
検出できない種類の障害である場合は、その障害が発生
したときに障害検出回路がそれを検出できないため、情
報処理装置の誤動作を許容して誤った結果を出力すると
いう問題点も有している。更に、障害検出回路に障害が
発生すると、それ以後の情報処理装置の動作についての
保証ができないため、情報処理装置全体の動作を停止さ
せなければならないという問題点も有している。In the conventional fault processing method for an information processing apparatus as described above, when the scale of the information processing apparatus increases and the number of failure detection circuits increases, the failure detection circuit of the information processing apparatus is programmed. It has the drawback that it takes a lot of time to confirm normality. In addition, if the fault that occurs in the information processing device is of a type that cannot be detected by the fault detection circuit, the fault detection circuit cannot detect it when the fault occurs, so the malfunction of the information processing device is allowed. There is also a problem in that an incorrect result is output. Further, when a failure occurs in the failure detection circuit, the operation of the information processing apparatus thereafter cannot be guaranteed, and the operation of the entire information processing apparatus must be stopped.
【０００４】[0004]
【課題を解決するための手段】本発明の情報処理装置の
障害処理装置は、情報処理装置内で発生した故障を検出
する複数の検出回路と、前記複数の検出回路に対応して
設けられ対応する検出回路の故障を検出する複数の検出
部検出回路と、前記検出回路において故障を検出しかつ
前記検出部検出回路において故障を検出していないとき
に前記情報処理装置の動作を停止させる第一の停止回路
と、前記検出部検出回路において故障を検出したときに
前記情報処理装置の動作を停止させる第二の停止回路と
を備えたものであり、更に、前記第二の停止回路によっ
て前記情報処理装置の動作を停止させた後前記検出回路
の結果と入力データと比較して前記検出回路の故障およ
びデータの誤りを判断する比較部と、前記比較部におけ
る判断結果から前記検出回路の故障と判明したとき前記
情報処理装置の動作の停止を解除して再び起動させる再
起動部とを設けたものである。A failure processing device for an information processing apparatus according to the present invention is provided with a plurality of detection circuits for detecting a failure occurring in the information processing apparatus and the plurality of detection circuits. A plurality of detection unit detection circuits for detecting a failure of the detection circuit, and a first stop operation of the information processing device when a failure is detected in the detection circuit and no failure is detected in the detection unit detection circuit And a second stop circuit that stops the operation of the information processing device when a failure is detected in the detection unit detection circuit, and further, the information by the second stop circuit. A comparison unit for comparing the result of the detection circuit with the input data after stopping the operation of the processing device to judge a failure of the detection circuit and an error in the data, and a comparison unit before the judgment result. Is provided with a and restarting section to start again and cancels the stop of the operation of the information processing apparatus when it is found that a failure of the detection circuit.
【０００５】[0005]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【０００６】図１は本発明の一実施例を示すブロック
図、図２は図１の実施例の検出部検出回路の詳細を示す
ブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing details of a detection unit detection circuit of the embodiment of FIG.
【０００７】図１において、情報処理装置１は、スキャ
ンパス制御回路１１と、スキャンパス制御回路１１によ
って読出しおよび書込み動作を制御されるスキャンパス
１４および１５と、情報処理装置１の動作を停止させる
第一停止回路１６および第二停止回路１７と、情報処理
装置１内の担当部分の故障を検出する検出回路２１およ
び２２および２３と、検出回路２１および２２および２
３のそれぞれに対応して設けられている検出部検出回路
２４および２５および２６と、検出回路２１および２２
および２３のそれぞれに対応して設けられている検出保
証部２７および２８および２９と、データ判断部４で判
断した結果が、データの保証ができると判明したとき
に、情報処理装置１の動作を再起動させる再起動部３０
とを有している。In FIG. 1, the information processing apparatus 1 stops the operation of the scan path control circuit 11, the scan paths 14 and 15 whose read and write operations are controlled by the scan path control circuit 11, and the information processing apparatus 1. The first stop circuit 16 and the second stop circuit 17, the detection circuits 21 and 22 and 23 for detecting a failure of a portion in charge in the information processing device 1, and the detection circuits 21 and 22 and 2.
3, detection section detection circuits 24, 25 and 26, and detection circuits 21 and 22 provided corresponding to
When the results of judgments by the detection guarantee units 27, 28 and 29 provided corresponding to Nos. 23 and 23 and the data judgment unit 4 prove that data can be guaranteed, the operation of the information processing apparatus 1 is started. Restarting unit 30 for restarting
And have.
【０００８】検出部検出回路２４は、図２に示すよう
に、検出二重化部２４１と、検出比較部２４２とを有し
ており、検出部検出回路２５および２６も同様である。
スキャンパス１５は、エラー保持フリップフロップ１５
１および１５２を含んでいる。As shown in FIG. 2, the detection section detection circuit 24 has a detection duplication section 241 and a detection comparison section 242, and the detection section detection circuits 25 and 26 are also the same.
The scan path 15 is an error holding flip-flop 15.
1 and 152 are included.
【０００９】情報処理装置１は、正常に動作していると
きは、情報処理装置１を構成している各論理回路が正し
く動作しているが、論理回路の一部が故障すると、検出
回路２１または２２または２３のいずれか一つまたは複
数の回路によって異常が検出される。例えば、検出回路
２１および検出二重化部２４１が故障していないときに
検出回路２１において動作異常を検出すると、それと同
じ回路構成を有し同じ情報の入力している検出二重化部
２４１においても動作異常を検出する。従って、検出比
較部２４２は、検出回路２１の出力と検出二重化部２４
１の出力とを比較し、それらが同じであれば、検出回路
２１は正常に動作していると判断する。検出保証部２７
は、検出回路２１において動作異常を検出し、検出比較
部２４２において検出回路２１が正常に動作していると
判断した（エラーを検出していない）とき、エラー保持
フリップフロップ１５２にその情報を保持させると共
に、第一停止回路１６を動作させる。第一停止回路１６
は、情報処理装置１の動作を停止させると同時に、情報
抜取り部３に対して信号を送る。When the information processing apparatus 1 is operating normally, each logic circuit constituting the information processing apparatus 1 is operating correctly, but if a part of the logic circuit fails, the detection circuit 21 Alternatively, the abnormality is detected by one or a plurality of circuits 22 or 23. For example, when an abnormal operation is detected in the detection circuit 21 when the detection circuit 21 and the redundant detection unit 241 are not in failure, the abnormal operation is also detected in the redundant detection unit 241 having the same circuit configuration and receiving the same information. To detect. Therefore, the detection comparison unit 242 is configured to output the output of the detection circuit 21 and the detection duplication unit 24.
The output of 1 is compared, and if they are the same, it is determined that the detection circuit 21 is operating normally. Detection assurance unit 27
Holds the information in the error holding flip-flop 152 when it detects an operation abnormality in the detection circuit 21 and determines that the detection circuit 21 is operating normally in the detection comparison unit 242 (no error is detected). At the same time, the first stop circuit 16 is operated. First stop circuit 16
Stops the operation of the information processing device 1 and at the same time sends a signal to the information extracting unit 3.
【００１０】情報抜取り部３は、スキャンパス制御回路
１１に対して情報抜取りの指示を出し、スキャンパス制
御回路１１は、スキャンパス１４から情報を抜取ってそ
れを情報抜取り部３に送出する。情報抜取り部３は、ス
キャンパス制御回路１１から送られてきた情報をデータ
判断部４に送出し、データ判断部４は、その情報を基に
判断を行う。このとき、情報処理装置１が本来の機能が
異常な動作をしているので、再起動部３０に対して信号
を送らず、再起動部３０は動作しない。The information extracting unit 3 issues an information extracting instruction to the scan path control circuit 11, and the scan path control circuit 11 extracts information from the scan path 14 and sends it to the information extracting unit 3. The information extracting unit 3 sends the information sent from the scan path control circuit 11 to the data judging unit 4, and the data judging unit 4 makes a judgment based on the information. At this time, since the information processing apparatus 1 is originally operating abnormally, no signal is sent to the restart unit 30 and the restart unit 30 does not operate.
【００１１】検出回路２１が故障したときは、検出回路
２１と同じ回路構成を有し同じ情報の入力している検出
二重化部２４１が正常に動作しているため、検出比較部
２４２は、検出回路２１の出力と検出二重化部２４１の
出力とを比較し、それらが不一致となるため、スキャン
パス１５のエラー保持フリップフロップ１５１をセット
すると共に、第二停止回路１７を動作させる。このと
き、検出保証部２７は、検出回路２１から動作異常の報
告を受けているが、検出部検出回路２４も異常を検出し
ているため、第一停止回路１６に対しては信号を送らな
い。第二停止回路１７は、情報処理装置１の動作を停止
させると同時に、情報抜取り部３に対して信号を送る。
このとき、情報抜取り部３によって抜取られたスキャン
パス１５の情報の中に、検出比較部２４２において比較
不一致を検出したことを示すエラー保持フリップフロッ
プ１５１の“１”という情報と、検出回路２１および検
出二重化部２４１に対する全ての入力情報とが含まれて
いるため、データ判断部４は、それらの情報により、検
出回路２１の入力情報は正常であり、しかも検出回路２
１が異常を検出していることを知り、検出回路２１が故
障していると判断することができる。検出回路２１の故
障のときは、再起動部３０に対して信号を送って再起動
部３０を動作させる。When the detection circuit 21 fails, the detection duplication section 241 having the same circuit configuration as the detection circuit 21 and receiving the same information is operating normally. The output of 21 and the output of the detection duplication unit 241 are compared, and since they do not match, the error holding flip-flop 151 of the scan path 15 is set and the second stop circuit 17 is operated. At this time, the detection assurance unit 27 receives the operation abnormality report from the detection circuit 21, but does not send a signal to the first stop circuit 16 because the detection unit detection circuit 24 also detects the abnormality. . The second stop circuit 17 stops the operation of the information processing device 1 and, at the same time, sends a signal to the information extracting unit 3.
At this time, in the information of the scan path 15 extracted by the information extracting unit 3, the information “1” of the error holding flip-flop 151 indicating that the comparison mismatch is detected by the detection comparing unit 242, the detection circuit 21, Since all the input information to the detection duplication unit 241 is included, the data determination unit 4 determines that the input information of the detection circuit 21 is normal based on the information and the detection circuit 2
It can be determined that the detection circuit 21 is out of order by knowing that 1 detects an abnormality. When the detection circuit 21 fails, a signal is sent to the restart unit 30 to operate the restart unit 30.
【００１２】検出二重化部２４１が故障したときは、検
出回路２１が故障したときと同様に、検出比較部２４２
の比較結果が不一致となるため、スキャンパス１５のエ
ラー保持フリップフロップ１５１をセットする。このと
きも検出保証部２７は、検出回路２１から動作異常の報
告を受けていないが、検出部検出回路２４で比較不一致
を検出しているため、第一停止回路１６に対しては信号
を送らない。データ判断部４は、エラー保持フリップフ
ロップ１５１の“１”という情報と、検出回路２１およ
び検出二重化部２４１に対する全ての入力情報とを基
に、検出二重化部２４１が故障しているという判断を
し、再起動部３０に対して信号を送って再起動部３０を
動作させる。When the detection duplication unit 241 fails, the detection comparison unit 242 operates in the same manner as when the detection circuit 21 fails.
Therefore, the error holding flip-flop 151 of the scan path 15 is set. At this time as well, the detection assurance unit 27 has not received a report of operation abnormality from the detection circuit 21, but since the detection unit detection circuit 24 has detected a comparison mismatch, it sends a signal to the first stop circuit 16. Absent. The data judgment unit 4 judges that the detection duplication unit 241 has a failure based on the information “1” of the error holding flip-flop 151 and all the input information to the detection circuit 21 and the detection duplication unit 241. , Sends a signal to the restart unit 30 to operate the restart unit 30.
【００１３】検出比較部２４２が検出回路２１の出力と
検出二重化部２４１の出力とを比較しも、異常が検出で
きないような故障がに発生した場合は、検出回路２１に
関連した故障が発生したときは、検出回路２１において
それを検出でき、検出部検出回路２４の出力は正常であ
ることを示しているため、検出保証部２７による停止機
能が働く。このため、情報処理装置１は、誤った情報を
正しい情報として処理することはない。Even if the detection comparison unit 242 compares the output of the detection circuit 21 with the output of the detection duplication unit 241, if a failure occurs such that an abnormality cannot be detected, a failure related to the detection circuit 21 has occurred. At this time, the detection circuit 21 can detect it and the output of the detection unit detection circuit 24 is normal, so the stop function of the detection assurance unit 27 works. Therefore, the information processing device 1 does not process erroneous information as correct information.
【００１４】検出回路２２および２３についても、検出
回路２１と同じ動作を行う。The detection circuits 22 and 23 also perform the same operation as the detection circuit 21.
【００１５】[0015]
【発明の効果】以上説明したように、本発明の情報処理
装置の障害処理装置は、検出回路の故障を検出するため
の検出部検出回路を各検出回路に付設し、検出回路のみ
の故障であると判断したとき、自動的に情報処理装置を
再起動するように構成することにより、情報処理装置の
規模が大きくなって障害検出回路の量が増大したとき
も、障害検出回路の正常性を確認するために多くの時間
をかけずに情報処理装置の信頼性を維持できるという効
果があり、従って、稼働率の高い情報処理装置を実現で
きるという効果がある。As described above, in the failure processing device of the information processing apparatus of the present invention, the detection unit detection circuit for detecting the failure of the detection circuit is attached to each detection circuit, and the failure of only the detection circuit is detected. When it is determined that the failure detection circuit is configured to be automatically restarted, the normality of the failure detection circuit is maintained even when the scale of the information processing apparatus increases and the number of failure detection circuits increases. There is an effect that the reliability of the information processing apparatus can be maintained without spending a lot of time for confirmation, and thus an information processing apparatus having a high operating rate can be realized.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】図１の実施例の検出部検出回路の詳細を示すブ
ロック図である。FIG. 2 is a block diagram showing details of a detection unit detection circuit of the embodiment of FIG.
１ 情報処理装置 ３ 情報抜取り部 ４ データ判断部 １１ スキャンパス制御回路 １４ スキャンパス １５ スキャンパス １６ 第一停止回路 １７ 第二停止回路 ２１〜２３ 検出回路 ２４〜２６ 検出部検出回路 ２７〜２９ 検出保証部 ３０ 再起動部 ２４１ 検出二重化部 ２４２ 検出比較部 １５１・１５２ エラー保持フリップフロップ DESCRIPTION OF SYMBOLS 1 Information processing device 3 Information extracting unit 4 Data judging unit 11 Scan campus control circuit 14 Scan campus 15 Scan campus 16 First stop circuit 17 Second stop circuit 21-23 Detection circuit 24-26 Detection unit detection circuit 27-29 Detection guarantee Unit 30 restart unit 241 detection duplication unit 242 detection comparison unit 151/152 error holding flip-flop
Claims (2)
る複数の検出回路と、前記複数の検出回路に対応して設
けられ対応する検出回路の故障を検出する複数の検出部
検出回路と、前記検出回路において故障を検出しかつ前
記検出部検出回路において故障を検出していないときに
前記情報処理装置の動作を停止させる第一の停止回路
と、前記検出部検出回路において故障を検出したときに
前記情報処理装置の動作を停止させる第二の停止回路と
を備えることを特徴とする情報処理装置の障害処理装
置。1. A plurality of detection circuits for detecting a failure occurring in an information processing device, and a plurality of detection section detection circuits provided corresponding to the plurality of detection circuits and detecting a failure of a corresponding detection circuit, When a failure is detected in the detection circuit and a failure is detected in the detection section detection circuit, and a first stop circuit that stops the operation of the information processing device when the failure is not detected in the detection section detection circuit And a second stop circuit for stopping the operation of the information processing apparatus.
る複数の検出回路と、前記複数の検出回路に対応して設
けられ対応する検出回路の故障を検出する複数の検出部
検出回路と、前記検出回路において故障を検出しかつ前
記検出部検出回路において故障を検出していないときに
前記情報処理装置の動作を停止させる第一の停止回路
と、前記検出部検出回路において故障を検出したときに
前記情報処理装置の動作を停止させる第二の停止回路
と、前記第二の停止回路によって前記情報処理装置の動
作を停止させた後前記検出回路の結果と入力データと比
較して前記検出回路の故障およびデータの誤りを判断す
る比較部と、前記比較部における判断結果から前記検出
回路の故障と判明したとき前記情報処理装置の動作の停
止を解除して再び起動させる再起動部とを備えることを
特徴とする情報処理装置の障害処理装置。2. A plurality of detection circuits for detecting a failure that has occurred in the information processing device, and a plurality of detection section detection circuits that are provided corresponding to the plurality of detection circuits and that detect a failure of the corresponding detection circuits, When a failure is detected in the detection circuit and a failure is detected in the detection section detection circuit, and a first stop circuit that stops the operation of the information processing device when the failure is not detected in the detection section detection circuit A second stop circuit for stopping the operation of the information processing apparatus, and the detection circuit for comparing the result of the detection circuit with the input data after stopping the operation of the information processing apparatus by the second stop circuit Of the information processing apparatus and the comparison unit that determines the failure of the data and the error of the data, and when it is determined from the determination result in the comparison unit that the detection circuit has failed, the operation of the information processing apparatus is released and restarted. A failure processing device for an information processing device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066646A JPH06139089A (en) | 1992-03-25 | 1992-03-25 | Fault processing device for information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066646A JPH06139089A (en) | 1992-03-25 | 1992-03-25 | Fault processing device for information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06139089A true JPH06139089A (en) | 1994-05-20 |
Family
ID=13321872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4066646A Withdrawn JPH06139089A (en) | 1992-03-25 | 1992-03-25 | Fault processing device for information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06139089A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08305661A (en) * | 1995-04-28 | 1996-11-22 | Nec Corp | Fault release system for distributedly installed system |
| KR100300861B1 (en) * | 1998-06-27 | 2001-09-06 | 박종섭 | Error detection device |
-
1992
- 1992-03-25 JP JP4066646A patent/JPH06139089A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08305661A (en) * | 1995-04-28 | 1996-11-22 | Nec Corp | Fault release system for distributedly installed system |
| KR100300861B1 (en) * | 1998-06-27 | 2001-09-06 | 박종섭 | Error detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860333A (en) | Error protected central control unit of a switching system and method of operation of its memory configuration | |
| US5740357A (en) | Generic fault management of a computer system | |
| US6886116B1 (en) | Data storage system adapted to validate error detection logic used in such system | |
| US6061788A (en) | System and method for intelligent and reliable booting | |
| US6065135A (en) | Error detection and fault isolation for lockstep processor systems | |
| US7802138B2 (en) | Control method for information processing apparatus, information processing apparatus, control program for information processing system and redundant comprisal control apparatus | |
| JPS6229827B2 (en) | ||
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| US4627057A (en) | Method and arrangement for the functional testing of computers | |
| JPH06139089A (en) | Fault processing device for information processor | |
| JP3986898B2 (en) | Memory simulated fault injection device | |
| JP2000259444A (en) | Data processor and its testing method | |
| JPS5911452A (en) | Test system of parity check circuit | |
| JPH11296394A (en) | Duplex information processor | |
| JP2006011576A (en) | High reliability control device | |
| JP3291729B2 (en) | Redundant computer system | |
| JPH06290066A (en) | Duplex device | |
| JPH05108385A (en) | Error correction circuit diagnostic method | |
| JPH05313935A (en) | Diagnostic circuit for information processor | |
| JP2871966B2 (en) | Fault detection circuit inspection system | |
| JPH05298139A (en) | Diagnostic circuit for information processor | |
| KR930010950B1 (en) | Error-detecting device | |
| JPH03273344A (en) | Fault tolerant system | |
| JPS6288047A (en) | Interface controller | |
| JPS62113241A (en) | Fault recovery device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |