JPH06140483A

JPH06140483A - 半導体チップの選別装置

Info

Publication number: JPH06140483A
Application number: JP4288912A
Authority: JP
Inventors: Kazuo Kaneko; 和夫金子
Original assignee: Japan Engineering Corp
Current assignee: Japan Engineering Corp
Priority date: 1992-10-27
Filing date: 1992-10-27
Publication date: 1994-05-20
Anticipated expiration: 2017-10-28
Also published as: JP3338716B2

Abstract

(57)【要約】（修正有）【目的】高密度の端子配列を有する半導体チップを多
数含むウエハーに対しても適用しうるような半導体チッ
プの選別装置を提供することである。【構成】半導体チップの選別装置は、選別すべき半導
体チップ１１を配列した被測定ウエハー１０の上に重ね
られる超高密度異方導電性フィルム２０Ａと、この超高
密度異方導電性フィルムの上に重ねられる選別用ウエハ
ーと、この選別用ウエハーの重ねられる弾性的導通部材
６０と、この弾性的導通部材の上に積層されるプリント
基板層を含む端子取出し手段と、この弾性的導通部材お
よび端子取出し手段を選別用ウエハーに対して押圧する
ための押圧手段４０Ａと、端子取出し手段をエージング
およびテスティング装置に接続するための接続手段とを
備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体チップの選別装
置に関するものである。

【０００２】

【従来の技術】半導体チップからなるメモリ、ＬＳＩロ
ック等のＩＣ素子の製造は、ウエハーと呼ばれるシリコ
ン上に写真印刷およびそれのエッチング等各種の工程を
経て多数の半導体チップにダイシングし、パッケージン
グする等して製造されるものである。現在では、ウエハ
ー上には、２００個から３００個の半導体チップが配列
されている。一般の製造工程では、出来上がったウエハ
ーを、ウエハープローバーとテスターの組合せで、ウエ
ハー上の半導体チップを１つ１つテストし、このステー
ジで規格からはずれた半導体チップには、インキでマー
キングし、不良とみなし、以後の工程には入らずに、そ
の不良半導体チップとして廃棄していた。このステージ
で良品とされた半導体チップは、ウエハーのダイシング
により１つ１つの半導体チップとして切り離され、半導
体チップの各端子に必要な接続用ピンをボンディングに
より接続して後モールドによりパッケージングしてＩＣ
素子とされる。

【０００３】このようにして形成されたＩＣ素子は、エ
ージングされる。もし、エージングをしないで出荷して
しまうと、最終テストで良品と判断されたＩＣ素子で
も、ほぼ１０００時間作動させると初期不良を起こすも
のが多数生じてしまって問題となるから、このように出
荷前にエージングをしておく必要があるのである。この
エージングは、ＩＣ素子を高温状態（１２５°Ｃ）にし
て約１００時間直流電圧を印加する等の方法で行われて
いる。このようなエージングの後に、最終テストを行っ
て、規格に合格したものを最終製品として出荷してい
る。

【０００４】前述したようなＩＣ素子の製造方法では、
エージング後の最終テストにて不良品とされるＩＣ素子
がかなりの数にのぼり、これら不良ＩＣ素子は、製品と
されずに廃棄しなければならなかったのである。これら
廃棄されてしまう不良ＩＣ素子でも、ダイシングされた
半導体チップに接続用ピンをボンディングしたりモール
ドによるパッケージングしたりする工程を経てきたもの
であるから、これを廃棄してしまうのでは、このような
工程に費やされた時間と労力と費用が全く無駄となって
しまうことになっていた。

【０００５】そこで、もし、ウエハー上に多数の半導体
チップが配列された状態において、前述したようなエー
ジングを行い、その後においてウエハープローバーとテ
スターとの組合せでテストし、良品と判定されたものだ
けをダイシングにより個々の半導体チップとして、接続
用ピンのボンディング、パッケージングをしてＩＣ素子
とするようにすれば、前述したような無駄をなくするこ
とができる。

【０００６】ところが、現在行われているエージングに
は、大別して次のような３種類のものがある。

【０００７】（１）半導体チップを高温（例えば、１２
５°Ｃ）状態にして、直流電圧を印加するＤＣエージン
グ。

【０００８】（２）前記（１）のＤＣエージングに加え
て、ひるような接続用ピンにパルスを印加するダイナミ
ックエージング。

【０００９】（３）出力ピンから読み出してモニター
（テスト）するモニタードエージング又はテストエージ
ング。

【００１０】このようなエージングを、ウエハー上に配
列された多数の半導体チップに対して行なうには、各半
導体チップの各端子に、必要な直流電圧やパルスを印加
する必要がある。これを、ウエハー上の半導体チップに
ついて１つずつ行なうのでよいならば、従来のウエハー
プローバーという機器でチップ端子とテスターとを接続
することにより可能であり、現在でも行われている。し
かしながら、ウエハー上に２００から３００個もある多
数の半導体チップを、このように１つずつエージングす
るのでは、時間と手間が掛かり過ぎ実際的ではない。

【００１１】本出願人は、このような問題点を解消する
ため、特開平３−３８８５０号公報に開示されたような
半導体チップの選別装置を開発した。この装置は、添付
図面の図７に略示するように、選別すべき半導体チップ
１１、１２、１３等を配列したウエハー１０を載置する
ための基台１と、この基台１上に載置されたウエハー１
０の上に重ねられ所定の弾性的圧縮力を受けるときにそ
の部分が電気的に導通する弾性的導通部材としての導電
ゴムシート２０と、この導電ゴムシート２０の上に積層
される９枚のプリント基板層３１〜３９からなる端子取
出し手段３０と、導電ゴムシート２０および端子取出し
手段３０をウエハー１０に対して押圧するための押圧板
４０と、端子取出し手段３０をエージングおよびテステ
ィング装置（図示していない）に接続するための接続手
段としてのエッジコネクタ５０とを備えている。

【００１２】最下層のプリント基板層１３の下面には、
エージングまたはテスティングのために取り出す必要の
ある半導体チップの端子の総数に等しい数の導電性凸部
３１１が各端子に対応する位置に設けられており、各プ
リント基板層には、後述するように、導電性の配線パタ
ーンおよびスルーホールが設けられている。

【００１３】図８に部分的に拡大して示すように、ウエ
ハー１０の上に配列された半導体チップ１１、１２、１
３、１４、１５、・・・・には、それぞれ周辺部に端子
１１１、１２１、・・・・が出されている。これらの各
半導体チップの周辺部に設けられた端子は、例えば、図
８において端子番号１から２０を付して示されるよう
に、２０個ある。このような半導体チップがウエハー１
０上に、通常２００〜３００個あり、各端子の配列間隔
は、数１０ミクロンから数１００ミクロンである。とこ
ろで、ウエハー上に配列された多数の半導体チップを並
列的にエージングし、テスティングすることにより、非
常に短時間に簡単な操作にて、半導体チップの選別を行
なうことができる。しかし、このような並列的なエージ
ングを行なうためには、ウエハー１０上の２００から３
００個の半導体チップの各端子に同時に直流電圧なり、
パルス電圧を印加しなければならない。そして、このた
めには、各半導体チップの各端子をエージングおよびテ
スティング装置へと接続できるように取り出すことが必
要である。数１０ミクロンから数１００ミクロンという
狭い間隔でウエハー１０上に配列されている半導体チッ
プの多数の端子に対して直接的に接続用接触子を立てる
ことは難しい。そこで、図７の装置では、導電ゴムシー
ト２０と、９枚のプリント基板層からなる端子取出し手
段３０とを用いて、半導体チップの端子の各々を、その
９枚のプリント基板層３１から３９に分散させつつエッ
ジコネクタ５０へと取り出しうるようにしている。

【００１４】すなわち、ウエハー１０上に配列された半
導体チップの端子のすべてを、一層面にて出すことはで
きないので、次のような方法をとっている。図９は、ウ
エハー１０上に配列された半導体チップを９つのグルー
プに分け、各半導体チップにそれが属するグループの番
号を付して示したものである。図９において、番号１を
付して示されるグループの半導体チップの端子は、プリ
ント基板層３１を用いて取り出し、番号２を付して示さ
れるグループの半導体チップの端子は、プリント基板層
３２を用いて取り出し、番号３を付して示されるグルー
プの半導体チップの端子は、プリント基板層３３を用い
て取り出し、番号４を付して示されるグループの半導体
チップの端子は、プリント基板層３４を用いて取り出
し、番号５を付して示されるグループの半導体チップの
端子は、プリント基板層３５を用いて取り出し、番号６
を付して示されるグループの半導体チップの端子は、プ
リント基板層３６を用いて取り出し、番号７を付して示
されるグループの半導体チップの端子は、プリント基板
層３７を用いて取り出し、番号８を付して示されるグル
ープの半導体チップの端子は、プリント基板層３８を用
いて取り出し、番号９を付して示されるグループの半導
体チップの端子は、プリント基板層３９を用いて取り出
すようにしている。

【００１５】ＤＣエージングの場合には、プリント基板
層３１に設ける導電性の配線パターンおよびスルーホー
ルは、図１０に平面的に略示するようにしている。図１
０において、このプリント基板層３１の下にくるウエハ
ー上の半導体チップは、点線で示している。このプリン
ト基板層３１の下面には、図７に示すように、ウエハー
１０上の半導体チップの端子のうちの取り出す必要のあ
る端子に対応する位置に導電性凸部３１１が設けられ、
これら導電性凸部３１１の位置からプリント基板層３１
の上面へと抜ける導電性のスルーホール３１２が設けら
れており、図１０によく示されるように、プリント基板
層３１の上面には、各スルーホール３１２を相互接続す
るような導電性の配線パターン３１３が設けられてい
る。これら配線パターン３１３は、プリント基板層のエ
ッジ部に設けられる接続端子３３３で終わっている。同
様に、プリント基板層３２から３９にも、グループ番
号２から９の半導体チップの取り出しを要する端子に接
続するためのスルーホールおよび配線パターンがそれぞ
れ設けられている。プリント基板層３１から３９の間の
電気的接続は、各プリント基板層に適当に配置したスル
ーホールを介して行なうようにする。そして、ウエハー
１０上の全ての半導体チップの取り出しを必要とする端
子は、最下層のプリント基板層３１の下面のエッジ部に
配設された必要数の接続端子３３３と、最上層のプリン
ト基板層３９の上面のエッジ部に配設された必要数の接
続端子３９３とへと取り出されることになる。

【００１６】図７に示すように、端子取り出し手段３０
の左側のエッジ部に対してエッジコネクタ５０を嵌合さ
せると、エッジコネクタ５０のハウジング５１内に配設
された各対応する接触子５３および５４がそれぞれ各対
応する接続端子３３３および３９３にそれぞれ接触す
る。エッジコネクタ５０の各接触子５３および５４に
は、電気ケーブル５２が結線されており、この電気ケー
ブル５２によって、エージングおよびテスティング装置
へと接続される。

【００１７】図７に示した状態において、押圧板４０を
矢印Ｐで示すように、下方へ押圧すると、最下層のプリ
ント基板層３１の下面に配置された導電性凸部３１１に
よって、導電性ゴムシート２０の対応部分が弾性的に
圧縮され、このように所定の圧縮力にて弾性的に圧縮さ
れた導電ゴムシートの部分は、導電性となる。したがっ
て、ウエハー１０上の各半導体チップ１１、１２、・・
・の各対応する端子１１１、１２１、・・・・は、導電
ゴムシート２０の圧縮部分、導電性凸部３１１、各プリ
ント基板層３１から３９に適当に配置された導電性スル
ーホール３１２および配線パターン３１３等を通して、
接続端子３３３および３９３へと電気的に接続されるこ
とになる。エージング装置から電気ケーブル５２および
エッジコネクタ５０を介してエージング用の適当なＤＣ
電圧を接続端子３３３および３９３に印加することによ
り、ウエハー１０上の全ての半導体チップのエージング
を並列的に行なうことができる。

【００１８】また、例えば、メモリーのエージングで、
ダイナミックエージングおよびモニタードエージングす
るような場合でも、前述したようなプリント基板層に設
ける導電性の配線パターンおよびスルーホールの配置を
適当に設計することにより、各同一ピンをパラレルに結
線し、パルスをその端子に印加することにより、すべて
の半導体チップを同時にエージングすることができる。
さらにまた、テストしながらのモニタードエージング
も、同様の方法にて簡単に行なうことができる。

【００１９】

【発明が解決しようとする課題】前述したような半導体
チップの選別装置によれば、ウエハー上の半導体チップ
の各種エージングおよびモニタードエージングを、ウエ
ハー上にある状態にて、短時間に非常に簡単に行なうこ
とができるので、ＩＣの製造コストを大幅に低減するこ
とができる。その上、ウエハー上にある状態で不良とな
る半導体チップを、接続ピンのボンディングやパッケー
ジングの工程にかけるというような無駄をなくすること
ができるので、ＩＣ製造の歩留りを下げることができ、
製造コストをさらに低減させることができる。

【００２０】しかしながら、前述したような半導体チッ
プの選別装置の構成では、エージングおよびテスティン
グのためにウエハー上の非常に多数の半導体チップの端
子を、複数のプリント基板層を用いて分散して取り出す
ことができるとしても、最下層のプリント基板層には、
被測定ウエハー上に配列された半導体チップの端子の数
と同数の接点端子を同じ配列パターンにて設ける必要が
ある。したがって、最下層のプリント基板層の接点端子
の配列密度は、被測定ウエハーにおける端子配列密度と
同じで、非常に高密度なものとなっていまう。

【００２１】このように、プリント基板層の接点端子の
配列密度があまりにも高密度であると、その接点端子を
形成するのが困難となるだけでなく、現存の導電性ゴム
シートでは、被測定ウエハーの半導体チップの端子とそ
の最下層のプリント基板層の接点端子とを正しい対応関
係において、電気的に接続するのが難しくなってしま
う。

【００２２】本発明の目的は、前述したような問題点を
解消しうるような半導体チップの選別装置を提供するこ
とである。

【００２３】

【課題を解決するための手段】本発明による半導体チッ
プの選別装置は、選別すべき半導体チップを配列した被
測定ウエハーを載置するための基台と、該基台上に載置
された前記被測定ウエハーの上に重ねられる超高密度異
方導電性フィルムと、該超高密度異方導電性フィルムの
上に重ねられる選別用ウエハーと、該選別用ウエハーの
上に重ねられ所定の弾性的圧縮力を受けるときその部分
が電気的に導通する弾性的導通部材と、該弾性的導通部
材の上に積層されるプリント基板層を含む端子取出し手
段と、前記弾性的導通部材および端子取出し手段を前記
選別用ウエハーに対して押圧するための押圧手段と、前
記端子取出し手段をエージングおよびテスティング装置
に接続するための接続手段とを備えており、前記選別用
ウエハーの前記超高密度異方導電性フィルムに接する面
には、前記被測定ウエハーにおけるエージングまたはテ
スティングのために取り出す必要のある半導体チップの
端子の配列パターンと同じ配列パターンにて接点端子が
設けられており、前記選別用ウエハーの前記弾性的導通
部材によって接触される面には、適当数の共通接点端子
が分散配列されており、前記選別用ウエハーには、前記
接点端子のうちの同種の接点端子の少なくともいくつか
を共通に接続しこれを前記共通接点端子のうちの対応す
るものに接続する複数のスルーホールを含む共通接続導
体が設けられており、前記プリント基板層の前記弾性的
導通部材に接する面には、前記選別用ウエハーの前記共
通接点端子と同じ配列パターンにて接点端子が設けられ
ており、前記プリント基板層には、導電性の配線パター
ンおよびスルーホールが設けられており、該配線パター
ンおよびスルーホールは、前記半導体チップの端子の各
々を、前記超高密度異方導電性フィルム、前記選別用ウ
エハーの接点端子、共通接続導体および共通接点端子、
および前記プリント基板層の前記接点端子を介して分散
させつつ前記接続手段へと取り出しうるように配設され
ていることを特徴とする。

【００２４】

【実施例】次に、添付図面の図１から図６を特に参照し
て、本発明の実施例について、本発明をより詳細に説明
する。

【００２５】図１は、本発明による半導体チップの選別
装置の一実施例の構成を示す概略図である。図１に示さ
れるように、この実施例の装置は、選別すべき半導体チ
ップを配列した被測定ウエハー１０を載置するための基
台１と、この基台１上に載置された被測定ウエハー１０
の上に重ねられる超高密度異方導電性フィルム６０と、
この超高密度異方導電性フィルム６０の上に重ねられる
選別用ウエハー７０と、この選別用ウエハー７０の上に
重ねられる導電性ゴムシート２０Ａと、この導電性ゴム
シート２０Ａの上に重ねられるプリント基板層を含む端
子取出し手段３０Ａと、導電性ゴムシート２０Ａおよび
端子取出し手段３０Ａを選別用ウエハー７０に対して押
圧するための押圧板４０Ａと、端子取出し手段３０Ａを
エージングおよびテスティング装置（図示していない９
に接続するための接続手段としてのエッジコネクタ５０
Ａとを備えている。

【００２６】この実施例の装置の構成部分のうち、導電
性ゴムシート２０Ａ、端子取出し手段３０Ａ、押圧板４
０Ａおよびエッジコネクタ５０Ａについては、前述した
本出願人が先に開発した装置における導電性ゴムシート
２０、端子取出し手段３０、押圧板４０およびエッジコ
ネクタ５０とそれぞれ、原理的には同様のものでよいの
で、繰り返し詳述しない。

【００２７】以下、その他の構成部分について詳述す
る。先ず、被測定ウエハー１０は、前述したウエハー１
０と同様のものであり、図２にその平面を概略的に示す
ように、多数の半導体チップ１１、１２、・・・が形成
されており、各半導体チップは、多数の端子１１１、１
２１、・・・を有しているものとする。

【００２８】図３は、選別用ウエハー７０の底面（超高
密度異方導電性フィルム６０に接する面）を示す平面図
である。この選別用ウエハー７０は、導電性でない材料
にて形成され、好ましくは、被測定ウエハー１０と同じ
半導体材料にて形成されるのがよい。被測定ウエハー１
０と同じ半導体材料で形成しておくと、熱膨張や収縮が
あっても、端子と接点端子とのずれが生じないので好都
合である。

【００２９】図３によく示されるように、選別用ウエハ
ー７０の底面には、被測定ウエハー１０におけるエージ
ングまたはテスティングのために取り出す必要のある半
導体チップ１１、１２、・・・の端子１１１、１２１、
・・・の配列パターンと同じ配列パターンにて接点端子
７１が設けられている。一方、図４は、この選別用ウエ
ハー７０の上面（導電性ゴムシート２０Ａによって接触
される面）を示す平面図である。この図４によく示され
るように、選別用ウエハー７０の上面には、適当数の共
通接点端子７３が分散配列されている。図４には、図を
簡単なものとするために、すべての共通接点端子７３は
示されておらず、そのうちの幾つかを例示しているだけ
である。共通接点端子７３は、選別用ウエハー７３の上
面の全体に亘ってできるだけ均等に分散して配設するの
がよく、その数は、そのように均等に分散配列した場合
に、現在商業的に手に入る弾性的導通部材としての導電
性ゴムシート２０Ａの分解能で十分正確に、それら共通
接点端子との個別の電気的接続が行われうる程度が適当
である。換言するならば、選別用ウエハー７０に配設し
た接点端子７１のうちの同種の接点端子のすべてに１つ
の共通接点端子７３を対応させて設ける場合もあれば、
これが難しい場合には、選別用ウエハー７０に配設した
接点端子７１のうちの同種の接点端子を数組にわけて、
それぞれの組みに１つの共通接点端子７３を対応させて
設けるようにしてもよい。

【００３０】図３に例示するように、選別用ウエハー７
０には、接点端子７１のうちの同種の接点端子のいくつ
かを共通に接続しこれを共通接点端子７３のうちの対応
するものに接続する共通接続導体７２が多数設けられて
いる。ここで、同種の接点端子７１とは、図８のウエハ
ー１０でいえば、半導体チップ１１の端子１１１のうち
番号１を付して示す端子に対応する接点端子７２と、半
導体チップ１２の端子１２１のうち番号１を付して示す
端子に対応する接点端子７２とをいう。

【００３１】なお、共通接続導体７２は、この実施例で
は、選別用ウエハー７０の底面側のみに集中して配設し
た例であるが、本発明は、これに限らず、その一部を選
別用ウエハー７０の上面に分散して配設してもよい（図
４にはこのような共通接続導体を省略している）。そし
て、これら接点端子７１、共通接続導体７２および共通
接点端子７３の間の電気的接続は、選別用ウエハー７０
の適所を貫通するようにして形成した多数の導電性スル
ーホール（図示していない）を用いて容易に行なうこと
ができる。

【００３２】端子取出し手段３０Ａの最下層のプリント
基板層の導電性ゴムシート２０Ａに接する面には、選別
用ウエハー７０の共通接点端子７３と同じ配列パターン
にて接点端子（図示していない）が設けられている。

【００３３】最後に、超高密度異方導電性フィルム６０
について説明する。このフィルム６０は、例えば、「日
東技報、Vol.30,No.1(May.1992) 」の４５頁から４７頁
に記載されているようなポリイミドフィルムであってよ
い。このフィルムは、図５の部分断面斜視図および図６
の部分拡大断面図に示すように、優れた電気的絶縁特性
をもつポリイミドフィルム６０に微細な貫通孔を形成
し、その孔の中に金属柱６１を充填し、それら金属柱６
１をフィルム表裏の両面においてバンプ状６２に盛り上
げることによって、フィルムの厚さ方向のみに電気導通
を持つ超高密度異方導電性フィルムとしているものであ
る。このような超高密度異方導電性フィルム６０は、ポ
リイミドフィルムと金属柱のみで構成しているので、高
い信頼性と高い寸法安定性を持ち、バンプ６２を数１０
μｍピッチのオーダーで配置できるので、これを、被測
定ウエハー１０と選別用ウエハー７０との間に配置して
も、十分な分解能にて、被測定ウエハー１０の半導体チ
ップの端子１１１、１２１、・・・と、選別用ウエハー
７０の底面の接点端子７１との間の個別の電気的接続を
正確に行なうことができる。何故ならば、被測定ウエハ
ー１０の半導体チップの端子の配列ピッチは、高密度と
はいえ、せいぜい数１００μｍ程度であるからである。

【００３４】次に、このような構成の本発明の一実施例
としての半導体チップの選別装置の動作について説明す
る。図１に示したような状態において、押圧板４０Ａを
矢印Ｐで示すように、下方へ押圧すると、端子取出し手
段３０Ａの最下層のプリント基板層の下面に配置された
接点端子によって導電性ゴムシート２０Ａの対応部分が
弾性的に圧縮され、このように所定の圧縮力にて弾性的
に圧縮された導電性ゴムシートの部分は、導電性とな
る。したがって、選別用ウエハー７０の上面の共通接点
７３の各々は、導電性ゴムシート２０Ａの圧縮部分、プ
リント基板層の接点端子および適当に配置された導電性
スルーホールおよび配線パターン等を通して、エッジコ
ネクタ５０Ａに接続される。

【００３５】このような状態にて、エージング装置から
電気ケーブルおよびエッジコネクタ５０Ａを介して、エ
ージング用の適当なＤＣ電圧等を印加することにより、
端子取出し手段３０Ａの配線パターン、導電性スルーホ
ールおよび接点端子、導電性ゴムシート２０Ａ、選別用
ウエハー７０の共通接点端子７３、共通接続導体７２、
導電性スルーホールおよび接点端子７１、超高密度異方
導電性フィルム６０を通して、被測定ウエハー１０の各
半導体チップの各端子に対応する信号を同時に印加する
ことができ、被測定ウエハー１０の上の全ての半導体チ
ップのエージングを並列的に行なうことができる。

【００３６】

【発明の効果】前述したような本発明の装置構成によれ
ば、被測定ウエハーの半導体チップの端子の配列密度が
高密度であっても、超高密度異方導電性フィルム、選別
用ウエハーおよびプリント基板層を含む端子取出し手段
を介して、分散してエージング・テスティング装置に各
半導体チップの端子を並列的に接続することができる。
従って、ウエハーの半導体チップの端子の配列密度が非
常に高密度となったとしても、ウエハー上の半導体チッ
プの各種エージングおよびモニタードエージングを、ウ
エハー上にある状態にて、短時間に非常に簡単に行なう
ことができるので、ＩＣの製造コストを大幅に低減する
ことができる。

【００３７】その上、選別用ウエハーにて、半導体チッ
プの端子の相当数に対して共通の共通接点端子を設ける
ことにより、端子取出し手段の最下層のプリント基板層
に設ける接点端子の配列密度も相当に減少させることが
できるので、プリント基板層の形成も非常に容易で安価
なものとすることができる。また、端子取出し手段に含
ませるべきプリント基板層の総数も低減させることがで
き、最小の場合には、１層のプリント基板層でも対応で
きるようにすることができ、それだけ、装置全体の構成
を簡単化し、安価なものとすることができる。

【００３８】また、選別用ウエハーは、被測定ウエハー
に対して何度でも使用できるので、そのためにコストが
高くなってしまうことはない。

【図面の簡単な説明】

【図１】本発明による半導体チップの選別装置の一実施
例の構成を示す概略図である。

【図２】被測定ウエハーの一例を示す平面図である。

【図３】図１の装置における選別用ウエハーの底面を示
す平面図である。

【図４】図１の装置における選別用ウエハーの上面を示
す平面図である。

【図５】図１の装置における超高密度異方導電性フィル
ムの部分断面斜視図である。

【図６】図１の装置における超高密度異方導電性フィル
ムの部分拡大断面図である。

【図７】従来の半導体チップの選別装置の構成を示す概
略図である。

【図８】被測定ウエハー上の半導体チップを部分的に拡
大して示す概略図である。

【図９】図７の従来の選別装置における被測定ウエハー
上の半導体チップのグループ分けを説明するための概略
図である。

【図１０】図７の従来の選別装置に使用するプリント基
板層の一例を示す概略平面図である。

【符号の説明】

１基台１０被測定ウエハー１１半導体チップ１２半導体チップ２０Ａ導電性ゴムシート３０Ａ端子取出し手段３１プリント基板層４０Ａ押圧板５０Ａエッジコネクタ６０超高密度異方導電性フィルム７０選別用ウエハー７１接点端子７２共通接続導体７３共通接点端子１１１端子１２１端子

Claims

【特許請求の範囲】

【請求項１】選別すべき半導体チップを配列した被測
定ウエハーを載置するための基台と、該基台上に載置さ
れた前記被測定ウエハーの上に重ねられる超高密度異方
導電性フィルムと、該超高密度異方導電性フィルムの上
に重ねられる選別用ウエハーと、該選別用ウエハーの上
に重ねられ所定の弾性的圧縮力を受けるときその部分が
電気的に導通する弾性的導通部材と、該弾性的導通部材
の上に積層されるプリント基板層を含む端子取出し手段
と、前記弾性的導通部材および端子取出し手段を前記選
別用ウエハーに対して押圧するための押圧手段と、前記
端子取出し手段をエージングおよびテスティング装置に
接続するための接続手段とを備えており、前記選別用ウ
エハーの前記超高密度異方導電性フィルムに接する面に
は、前記被測定ウエハーにおけるエージングまたはテス
ティングのために取り出す必要のある半導体チップの端
子の配列パターンと同じ配列パターンにて接点端子が設
けられており、前記選別用ウエハーの前記弾性的導通部
材によって接触される面には、適当数の共通接点端子が
分散配列されており、前記選別用ウエハーには、前記接
点端子のうちの同種の接点端子の少なくともいくつかを
共通に接続しこれを前記共通接点端子のうちの対応する
ものに接続する複数のスルーホールを含む共通接続導体
が設けられており、前記プリント基板層の前記弾性的導
通部材に接する面には、前記選別用ウエハーの前記共通
接点端子と同じ配列パターンにて接点端子が設けられて
おり、前記プリント基板層には、導電性の配線パターン
およびスルーホールが設けられており、該配線パターン
およびスルーホールは、前記半導体チップの端子の各々
を、前記超高密度異方導電性フィルム、前記選別用ウエ
ハーの接点端子、共通接続導体および共通接点端子、お
よび前記プリント基板層の前記接点端子を介して分散さ
せつつ前記接続手段へと取り出しうるように配設されて
いることを特徴とする半導体チップ選別装置。
【請求項２】前記選別用ウエハーは、前記被測定ウエ
ハーと同じ半導体材料で形成されている請求項１記載の
半導体チップ選別装置。
【請求項３】前記共通接続導体は、前記選別用ウエハ
ーの両面に分散して配設されている請求項１または２記
載の半導体チップの選別装置。