JPH08148533A - 半導体ウェハの試験装置及び試験方法 - Google Patents

半導体ウェハの試験装置及び試験方法

Info

Publication number
JPH08148533A
JPH08148533A JP30422194A JP30422194A JPH08148533A JP H08148533 A JPH08148533 A JP H08148533A JP 30422194 A JP30422194 A JP 30422194A JP 30422194 A JP30422194 A JP 30422194A JP H08148533 A JPH08148533 A JP H08148533A
Authority
JP
Japan
Prior art keywords
wafer
testing
under test
substrate
testing substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30422194A
Other languages
English (en)
Inventor
Toshisuke Hishii
利祐 菱井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30422194A priority Critical patent/JPH08148533A/ja
Publication of JPH08148533A publication Critical patent/JPH08148533A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】ウェハ上に配列された複数の半導体チップをウ
ェハ状態にて試験又はバーンインする試験装置におい
て、配線接続の自由度を高め、高精度・高速測定を可能
とする。 【構成】テスティング基板２を被試験ウェハ１と同じ材
質のシリコンウェハとし、被試験ウェハ１のパッド３に
対応した位置にテスティング基板２のパッド４を形成
し、被試験ウェハ１とテスティング基板２との間の導通
を異方性導電膜５でとる。スティング基板２には電源線
７、グランド線８等の試験及びバーンインに必要となる
回路やウェハ上の各々のチップの測定に必要な回路が形
成され、テスティング基板２の適当な位置からテスティ
ング基板の開放面側にスルーホール１６によって配線が
連通され、テスティング基板の開放面側にて配線材料２
４を介して外部に引き出し測定系装置に接続される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップの試験装置
及び試験方法に関し、特にウェハ状態で半導体チップを
試験及びバーンイン試験する方法に関する。
【０００２】
【従来の技術】従来、半導体デバイスは、シリコンウェ
ハ上にフォトリソグラフィー工程等により多数個のチッ
プを形成し、ダイシングと称する切断・分離工程を経て
１個ずつペレットに分割し、ワイヤボンディング工程、
樹脂封止工程を経てパッケージ品として完成する。
【０００３】個々のパッケージ品は高温度雰囲気（例え
ば１２５℃）で短時間通電され、初期不良となるデバイ
スを検出して不良デバイスの排除が行われる。
【０００４】この工程はバーンイン工程と呼ばれ、ほと
んどの半導体製品の製造工程の中に組み込まれている。
【０００５】一方、近年になってＭＣＭ（Multi Chip M
odule、マルチチップモジュール）等のように裸チップ
で用いられる用途が増えると共に、ダイシングする前の
段階のウェハ状態でユーザーに提供される例が増えてき
た。
【０００６】これに対応して、ウェハ状態でバーンイン
したり試験・測定する方法が検討されている。
【０００７】ウェハ状態でのバーンイン試験方法とし
て、従来、例えば被試験ウェハの各パッドに対応したパ
ッドを有するテスティング基板を異方性導電膜等を介し
て被試験ウェハと接続し、テスティング基板と被試験ウ
ェハとが向かい合うテスティング基板上の面から外部測
定回路への接続を行う技術が知られている。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のウェハ状態でのバーンイン及び測定方法で
は、外部測定回路への接続がテスティング基板と被試験
ウェハとの間隙からの配線となるため、配線の取り回し
が容易でないという問題があった。
【０００９】より詳細には、被試験ウェハから外部測定
回路への配線接続はテスティング基板と被試験ウェハと
の間隙に設けられた異方性導電膜の厚さ、高々０．５ｍ
ｍ程度を利用するしかなく、配線材料の断面積を十分に
小さくしなければならないこと、及び、テスティング基
板への接続も厚みを極力必要としないような接続方法が
要請されるため、線材をテスティング基板に直接的に超
音波ボンディングする等の技術を適用することも制限さ
れる。
【００１０】また、配線は被試験ウェハの外周部からし
か引き出せないため、被試験ウェハの中央部の電気信号
もテスティング基板上で被試験ウェハの外周部まで配線
を引き回したうえで外部測定回路への接続が行われる。
【００１１】即ち、被試験ウェハの中央部にあるチップ
の電気信号は、テスティング基板上の細くて長い配線を
経ることになるため、配線抵抗や配線容量が大きくな
り、半導体チップを高速動作させて試験することが困難
になるという欠点を有している。
【００１２】また、前述したように被試験ウェハ上の中
央部のチップへの接続のみならず、全チップのパッドへ
の接続をテスティング基板上に形成した配線を経由して
被試験ウェハの外周部から外部に取り出すようにテステ
ィング基板に高密度な配線を形成しなければならず、配
線間の干渉の問題も起こり易いという欠点があった。
【００１３】本発明はこのような問題点に鑑みてなされ
たものであって、本発明の目的は、ウェハ上に配列され
た複数の半導体チップをウェハ状態のままで試験した
り、あるいはバーンインする際に、配線の取り回しを容
易化すると共に配線接続の自由度を増大し、さらに配線
抵抗、配線容量の増大を抑止して高速・高精度試験を可
能とする半導体ウェハの試験装置及び試験方法を提供す
ることにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
本発明は、ウェハ上に配列された複数の半導体チップを
ウェハ状態にて試験する半導体ウェハの試験装置におい
て、テスティング基板上に被試験ウェハの半導体チップ
の試験動作を制御するための所定の配線及び回路群を備
えると共に、前記被試験ウェハの半導体チップのパッド
に対応した位置にパッドを設け、前記テスティング基板
に設けられた前記パッド上には導電膜が形成され、更
に、前記テスティング基板にスルーホールを設け、前記
テスティング基板からの外部取り出し配線を前記スルー
ホールを介して前記被試験ウェハと対向する側とは反対
の側から取り出すことを特徴とする半導体ウェハの試験
装置を提供する。
【００１５】本発明の試験装置においては、前記テステ
ィング基板上に設けられた所定の回路群が、外部信号に
基づき被試験ウェハ上の半導体チップを選択するチップ
選択デコーダ回路を含むと共に、更に、電源供給回路、
電源電流制限回路等の能動回路から成ることを特徴とす
る。
【００１６】また、本発明の試験装置においては、前記
テスティング基板が、熱膨張率が予め定められた所定値
以下の材料よりなることを特徴とする。
【００１７】さらに、本発明の試験装置においては、好
ましくは、前記テスティング基板が、熱膨張率が所定値
以下とされるシリコン材料からなることを特徴とする。
【００１８】そして、本発明の試験装置においては、好
ましくは、前記テスティング基板にガラス基板が接着さ
れる。
【００１９】また、本発明の試験装置においては、好ま
しくは、前記導電膜が異方性導電膜からなり、前記テス
ティング基板と前記被試験ウェハとが押圧されて、前記
テスティング基板と前記被試験ウェハとのそれぞれのパ
ッド間の電気的接続が行なわれることを特徴とする。
【００２０】さらに、本発明の試験装置においては、好
ましくは、前記テスティング基板に前記被試験ウェハと
の位置合わせ用の微小孔が形成される。
【００２１】この場合、前記微小孔は、好ましくは、
（１００）面のシリコンウェハを異方性エッチングし、
（１１１）面が略四角錐状に現れたものから成る。
【００２２】そして、本発明は別の視点において、テス
ティング基板上に被試験ウェハの半導体チップの試験動
作を制御するための所定の配線及び回路群を備えると共
に、前記テスティング基板にスルーホールを設けて前記
テスティング基板からの外部取り出し線を前記スルーホ
ールを介して前記被試験ウェハと対向する側とは反対の
側から取り出すものとし、前記テスティング基板には前
記被試験ウェハの半導体チップのパッドに対応した位置
にパッドを設け、ウェハ試験の際に、平坦なステージ上
に載置した被試験ウェハ上に、異方性導電膜を介して各
パッド同士の導通をとるようにテスティング基板を配設
し、前記テスティング基板と前記被試験ウェハとを押圧
固定するとともに、外部信号により前記被試験ウェハ上
の選択されたチップを活性化し、出力を得ることを特徴
とする半導体ウェハの試験方法を提供する。
【００２３】本発明の半導体ウェハの試験方法におい
て、好ましくは、前記テスティング基板が熱膨張率が予
め定められた所定値以下の材料よりなることを特徴とす
る。
【００２４】本発明の半導体ウェハの試験方法におい
て、好ましくは、前記被試験ウェハが、複数の孔が設け
られたステージ上に載置され、前記孔の内部の圧力を前
記被試験ウェハの前記ステージに接触していない面側の
圧力に比べて低く設定して前記被試験ウェハを前記ステ
ージに吸着することを特徴とする。
【００２５】
【作用】本発明によれば、熱膨張率が所定の値（例えば
１３＊１０-6／℃以下）の材料、例えばシリコンウェハ
をテスティング基板として用いることにより、試験しよ
うとする半導体チップをダイシングすることなく、ウェ
ハ状態で試験及びバーンインすることが出来る。
【００２６】また、本発明によれば、テスティング基板
としてシリコンウェハを用いることにより、シリコンウ
ェハ上に半導体回路を形成し試験しようとするウェハ上
の個々の半導体チップに電源を供給したり、特定のチッ
プからの出力を取り出したりする等の試験及びバーンイ
ン条件の設定が行なえる。
【００２７】さらに、本発明によれば、異方性導電膜を
用いてテスティング基板となるウェハと被試験ウェハと
の電気的接続を行っているため、プローブ針等による複
雑な接続手段は不要とされ、またこの接続は両者を押圧
固定する手段を用いることによって一層確実になる。
【００２８】そして、本発明によれば、テスティング基
板はガラス基板に接着することにより、機械的強度を補
強し、通常の取扱いに十分耐えるものにすることが出来
る。
【００２９】また、本発明によれば、被試験ウェハを平
坦なステージに真空チャックすることにより、ウェハが
反っていた場合、反りを矯正し、テスティング基板とな
るウェハのパターンとの位置ずれを防止することが出来
る。
【００３０】さらに、本発明によれば、テスティング基
板となるウェハに微小孔をあけることにより、被試験ウ
ェハのパターンをテスティング基板の上から観察でき、
ウェハの重ね合わせの際、目合わせマークとして使用で
きる。
【００３１】本発明において、テスティング基板として
（１００）のシリコンウェハを用いると、異方性エッチ
ングにより（１１１）面が四角錐状に現れるエッチング
ができ、微小な正方形の穴をあけることが出来る。
【００３２】また、本発明によれば、外部配線の引き出
しをテスティング基板に形成したスルーホールによりテ
スティング基板と被試験ウェハとが面する側と反対側の
面に引き出せるためテスティング基板と被試験ウェハと
の間の狭い間隙に限定された接続方法に限ることなく、
テスティング基板の開放面を有効に使った接続方法が採
用できることになり、接続方法に関する自由度が増す。
【００３３】さらに、本発明によれば、従来例のように
外部配線の引き出しをテスティング基板上で被試験ウェ
ハの外周部のみから引き出すのではなく、スルーホール
を用いることによりテスティングウェハ上の短い配線の
後にスルーホールを介して外部配線に接続することが出
来るため、テスティング基板上の配線抵抗や配線容量を
低減することが可能となり、高速の動作にも対応するこ
とが可能となる。
【００３４】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
【００３５】
【実施例１】図１は本発明の一実施例に係る試験装置の
一例を説明するための斜視図であり、図２は断面図であ
る。図３は試験しようとするウェハ（被試験ウェハ）を
示す斜視図である。
【００３６】図３を参照して、被試験ウェハ１上には、
フォトリソグラフィー工程等を含む一連の半導体製造工
程を経て複数個の半導体チップが形成されている。被試
験ウェハ１の各々の半導体チップにはボンディング用の
パッド３がそれぞれ設けられている。
【００３７】図１を参照して、試験装置において、テス
ティング基板２は、被試験ウェハ１と同じ材質のシリコ
ンウェハから形成され、その裏面にはガラス基板１３が
例えば静電接着法等により接着され機械的強度の補強が
されている。
【００３８】図２を参照して、テスティング基板２の被
試験被ウェハに対向する側には、試験ウェハ１の各々の
半導体チップのパッド３に対応した位置に、表面に異方
性導電膜５を有するパッド４が形成されている。
【００３９】テスティング基板２上にはパッド４から配
線が施され、半導体チップの機能に従って、例えば電源
線７、グランド線８、Ｉ／Ｏ線９、チップ選択線１０等
が配線される。そして、図１に示すように、電源線７は
試験されるチップが不良などで短絡状態となっても過電
流が流れないよう電源供給を遮断するための電源供給遮
断回路１１が形成されている。
【００４０】本実施例に於いては、トランジスタのゲー
ト電圧を制御することによりトランジスタを非導通状態
にして電源供給を遮断する例を示しているが、その他に
も、電源線７に拡散抵抗を直列に接続することによって
も過電流の発生をある程度抑止することができることは
いうまでもない。
【００４１】また、テスティング基板２の各チップから
のチップ選択線１０はチップ選択デコーダ１２に接続さ
れ、チップ選択デコーダ１２は外部信号を入力してこれ
をデコードし、特定のチップを活性化し、選択されたチ
ップの出力を得ることが出来る。
【００４２】テスティング基板２上に形成された電源線
７や、グランド線８、Ｉ／Ｏ線９、チップ選択線１０等
の被試験ウェハ１のチップに負荷や信号を加えたり出力
を引き出したりするのに必要な配線は、テスティング基
板２の適当な位置からテスティング基板の開放面側にス
ルーホール１６を介して導通されている。
【００４３】このスルーホールの形成方法としては、例
えばフォトリソグラフィーの工程を利用し、シリコンウ
ェハをエッチングしてスルーホールを形成し、その後ス
ルーホールにアルミニウム等の導電性物質を埋め込む方
法がある。
【００４４】さらには、レーザーによる孔あけ方法も考
えられる。あるいは、温度グラディエントメルティング
法（Temperature gradient melting process）と称し、
図４に示すように、アルミニウム１７をシリコンウェハ
１８の片側に形成し、その反対側からランプ等によって
急速加熱し、シリコンウェハの断面に温度勾配を生じさ
せることにより、瞬間アニール現象によりシリコンとア
ルミニウムの共晶合金２０がシリコンウェハの厚さ方向
に形成されることを利用しても、スルーホールが形成す
ることができる。
【００４５】スルーホールによりテスティングウェハの
開放面側にでた電極は、後に説明するように配線材料２
４を半田付けしてもよいし（図５参照）、プローブ針や
半田バンプ状のアレイなどで電気的接触をとっても良い
ことはいうまでもない。
【００４６】本発明に係る試験方法を実施するに当たっ
ては、図２にその断面図を示すように、複数の孔１５の
あいたステージ１４上に被試験ウェハ１を載置し、その
上に、図１に示したテスティング基板２をガラス基板１
３が上になるように重ね合わせる。そして、好ましく
は、ステージ１４に設けられた孔１５の内部の圧力を被
試験ウェハ１のステージ１４に接触していない面側の圧
力に比べて低く設定して被試験ウェハ１はステージ１４
に吸着される。
【００４７】被試験ウェハ１の反りは真空チャックする
ことで除去される。
【００４８】そして、被試験ウェハ１とテスティング基
板２の周囲を押圧固定治具６により押圧固定すると、被
試験ウェハ１のパッド３とテスティング基板のパッド４
とは異方性導電膜５を介して接続し、導通をとることが
出来る。
【００４９】その後、テスティング基板２上に設けられ
たチップ選択デコーダ１２を介して外部信号により被試
験ウェハの特定のチップを選択し活性化することで、選
択されたチップの出力を得ることが出来る。
【００５０】
【実施例２】図５は、本発明の第２の実施例に係る試験
装置を説明するための断面図である。
【００５１】図５を参照して、テスティング基板２１は
（１００）面のシリコンウェハとされ、窒化珪素膜をマ
スクとして２ヵ所に正方形の開口をあけ、異方性エッチ
ングを施すことにより、ウェハを貫通し、（１１１）面
が四角錐状に現れた微小孔２２が形成されている。
【００５２】テスティング基板２１には、被試験ウェハ
２３の各チップのパッド２５に対応してパッド２６が形
成され、両者の間は異方性導電膜２７によって導通され
ている。
【００５３】微小孔２２を目合わせマークとして使用す
ることにより、テスティング基板２１と被試験ウェハ２
３との位置合わせを容易に行うことが出来る。
【００５４】本実施例においては、前記第１の実施例１
と同様に、テスティング基板２１に形成された回路は、
スルーホール２８によってテスティング基板２１と被試
験ウェハ２３が対向する面と反対の面に連通され、例え
ばフレキシブルプリント基板のような配線材料２４に接
続されている。
【００５５】以上、本発明を上記各実施例に即して説明
したが、本発明は、上記態様にのみ限定されず、本発明
の原理に準ずる各種態様を含む。
【００５６】
【発明の効果】以上説明したように、本発明（請求項
１）によれば、ウェハ上に配列された多数の半導体チッ
プをウェハ状態にて試験したり、バーンインするに際し
て、テスティング基板上の配線をテスティング基板と被
試験ウェハとが対向する面と反対側の開放面側にスルー
ホールを介して連通させ、これを外部配線と接続するこ
とにより、配線の取り回しを極めて簡易化する共に、外
部配線との配線接続を確実なものとする。
【００５７】また、本発明（請求項１、２）によれば、
テスティング基板上の電源線やグランド線、Ｉ／Ｏ線、
チップ選択線等を被試験ウェハの外周部に相当する位置
まで引き延ばす必要がなくなるため、配線を長く引き延
ばすことによる配線抵抗及び配線容量の増大を防ぐこと
が出来ると共に、被試験ウェハのチップを高速に動作さ
せて試験することができ、試験精度が向上すると共に試
験効率を向上させることが出来る。
【００５８】また、本発明（請求項１）によれば、スル
ーホールによりテスティング基板の開放面側に電極を形
成できるため外部配線との接続方法の自由度が増し、配
線材料やフレキシブルプリント基板を半田接続する方法
のほか、プローブ針や半田バンプ状のアレイを接触して
電気的導通をとる方法も採用することが出来る。
【００５９】本発明（請求項３）によれば、テスティン
グ基板が熱膨張率が所定値以下とされ、高温雰囲気にお
けるバーンイン試験に対応できる。
【００６０】本発明（請求項４）によれば、テスティン
グ基板が熱膨張率が所定値以下のシリコン材料から成
り、該シリコン材料上に試験で必要とされる回路群、配
線が形成され、ウェハ試験と共にウェハ状態でのバーン
イン試験においても、高精度・高速試験を可能とする。
【００６１】また、本発明（請求項４）によれば、テス
ティング基板の裏面側にガラス基板を接着したことによ
り、テスティング基板の機械的強度が補強され、このた
め、ウェハ試験時に被試験ウェハと押圧固定する際の安
全性を増大している。
【００６２】さらに、本発明（請求項５）によれば、テ
スティング基板に設けられたパッドと被試験ウェハの半
導体チップのパッドとは異方性導電膜を介して押圧され
ることにより電気的に接続され、パッドを保護すると共
に電気的接続を確実なものとしている。
【００６３】そして、本発明（請求項７）によれば、テ
スティング基板と被試験ウェハとの位置合わせを容易化
している。また、本発明（請求項８）によれば、テステ
ィング基板として（１００）のシリコンウェハを用いる
と、異方性エッチングにより（１１１）面が四角錐状に
現れ、微小な正方形の穴をあけることが出来る。
【００６４】本発明（請求項９）の試験方法によれば、
配線の引き回しを極めて簡易化すると共に、配線長の増
大による配線容量、配線抵抗の増大を抑止し、半導体チ
ップをウェハ状態にて精度よく高速動作試験することを
可能とする。
【００６５】本発明（請求項１０）の試験方法によれ
ば、バーンイン試験をウェハ試験と共にウェハ状態での
バーンイン試験においても、高精度・高速試験を可能と
する。
【００６６】また、本発明（請求項１１）によれば、被
試験ウェハを平坦なステージに真空チャックすることに
より、ウェハが反っていた場合、反りを矯正し、テステ
ィング基板となるウェハのパターンとの位置ずれを防止
することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る試験装置の斜視図
である。
【図２】本発明の第１の実施例に係る試験装置の断面図
である。
【図３】被試験ウェハの一例を説明する斜視図である。
【図４】本発明の一実施例において、テスティング基板
としてシリコンウェハを使用した場合のスルーホールの
形成方法の一例を示す断面図である。
【図５】本発明の第２の実施例による試験装置の断面図
である。
【符号の説明】
１、２３ 被試験ウェハ ２、２１ テスティング基板 ３、４、２５、２６ パッド ５、２７ 異方性導電膜 ６ 押圧固定治具 ７ 電源線 ８ グランド線 ９ Ｉ／Ｏ線 １０ チップ選択線 １１ 電源供給遮断回路 １２ チップ選択デコーダ １３ ガラス基板 １４ ステージ １５ 穴 １６、２８ スルーホール １７ アルミニウム １８ シリコンウェハ １９ ランプ ２０ 共晶合金 ２４ 配線材料

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】ウェハ上に配列された複数の半導体チップ
    をウェハ状態にて試験する半導体ウェハの試験装置にお
    いて、 テスティング基板上に被試験ウェハの半導体チップの試
    験動作を制御するための所定の配線及び回路群を備える
    と共に、前記被試験ウェハの半導体チップのパッドに対
    応した位置にパッドを設け、 前記テスティング基板に設けられた前記パッド上には導
    電膜が形成され、更に、 前記テスティング基板にスルーホールを設け、前記テス
    ティング基板からの外部取り出し配線を前記スルーホー
    ルを介して前記被試験ウェハと対向する側とは反対の側
    から取り出すことを特徴とする半導体ウェハの試験装
    置。
  2. 【請求項２】前記テスティング基板上に設けられた所定
    の回路群が、外部信号に基づき被試験ウェハ上の半導体
    チップを選択するチップ選択デコーダ回路を含むと共
    に、更に、電源供給回路、電源電流制限回路等の能動回
    路から成ることを特徴とする請求項１記載の半導体ウェ
    ハの試験装置。
  3. 【請求項３】前記テスティング基板が、熱膨張率が予め
    定められた所定値以下の材料よりなることを特徴とする
    請求項１記載の半導体ウェハの試験装置。
  4. 【請求項４】前記テスティング基板が、熱膨張率が所定
    値以下とされるシリコン材料からなることを特徴とする
    請求項１記載の半導体ウェハの試験装置。
  5. 【請求項５】前記テスティング基板にガラス基板を接着
    されてなる請求項１ないし３のいずれか一に記載の半導
    体ウェハの試験装置。
  6. 【請求項６】前記導電膜が異方性導電膜からなり、前記
    テスティング基板と前記被試験ウェハとが押圧されて、
    前記テスティング基板と前記被試験ウェハとのそれぞれ
    のパッド間の電気的接続が行なわれることを特徴とする
    請求項１ないし３のいずれか一に記載の半導体ウェハの
    試験装置。
  7. 【請求項７】前記テスティング基板に前記被試験ウェハ
    との位置合わせ用の微小孔が形成されている請求項１〜
    ４のいずれか一に記載の半導体ウェハの試験装置。
  8. 【請求項８】前記微小孔が、（１００）面のシリコンウ
    ェハを異方性エッチングし、（１１１）面が略四角錐状
    に現れたものから成る請求項６記載の半導体ウェハの試
    験装置。
  9. 【請求項９】テスティング基板上に被試験ウェハの半導
    体チップの試験動作を制御するための所定の配線及び回
    路群を備えると共に、前記テスティング基板にスルーホ
    ールを設けて前記テスティング基板からの外部取り出し
    線を前記スルーホールを介して前記被試験ウェハと対向
    する側とは反対の側から取り出すものとし、 前記テスティング基板には前記被試験ウェハの半導体チ
    ップのパッドに対応した位置にパッドを設け、 ウェハ試験の際に、平坦なステージ上に載置した被試験
    ウェハ上に、異方性導電膜を介して各パッド同士の導通
    をとるようにテスティング基板を配設し、 前記テスティング基板と前記被試験ウェハとを押圧固定
    するとともに、外部信号により前記被試験ウェハ上の選
    択されたチップを活性化し、出力を得ることを特徴とす
    る半導体ウェハの試験方法。
  10. 【請求項１０】前記テスティング基板が熱膨張率が予め
    定められた所定値以下の材料よりなることを特徴とする
    請求項９記載の半導体ウェハの試験方法。
  11. 【請求項１１】前記被試験ウェハが、複数の孔が設けら
    れたステージ上に載置され、前記孔の内部の圧力を前記
    被試験ウェハの前記ステージに接触していない面側の圧
    力に比べて低く設定して前記被試験ウェハを前記ステー
    ジに吸着することを特徴とする請求項９記載の半導体ウ
    ェハの試験方法。
JP30422194A 1994-11-15 1994-11-15 半導体ウェハの試験装置及び試験方法 Pending JPH08148533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30422194A JPH08148533A (ja) 1994-11-15 1994-11-15 半導体ウェハの試験装置及び試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30422194A JPH08148533A (ja) 1994-11-15 1994-11-15 半導体ウェハの試験装置及び試験方法

Publications (1)

Publication Number Publication Date
JPH08148533A true JPH08148533A (ja) 1996-06-07

Family

ID=17930471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30422194A Pending JPH08148533A (ja) 1994-11-15 1994-11-15 半導体ウェハの試験装置及び試験方法

Country Status (1)

Country Link
JP (1) JPH08148533A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260233A (ja) * 1997-03-17 1998-09-29 Micronics Japan Co Ltd 平板状被検査体のための検査用ヘッド
GB2327144A (en) * 1997-07-09 1999-01-13 Motorola Inc Method and substrate for wafer interconnection
JPH11145271A (ja) * 1997-11-05 1999-05-28 Tokyo Electron Ltd ウエハ保持体
US6480012B1 (en) 1999-06-21 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Probe card device
US6507204B1 (en) 1999-09-27 2003-01-14 Hitachi, Ltd. Semiconductor testing equipment with probe formed on a cantilever of a substrate
US6511857B1 (en) 1998-03-19 2003-01-28 Hitachi, Ltd. Process for manufacturing semiconductor device
US6977514B2 (en) 1999-09-27 2005-12-20 Hitachi, Ltd. Probe structure
WO2009118849A1 (ja) * 2008-03-26 2009-10-01 株式会社アドバンテスト プローブウエハ、プローブ装置、および、試験システム
US7639027B2 (en) 1999-03-12 2009-12-29 Oki Semiconductor Co., Ltd. Method of testing circuit elements on a semiconductor wafer
US8513970B2 (en) 2008-12-26 2013-08-20 Nec Corporation Semiconductor device and method of testing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337571A (ja) * 1989-07-03 1991-02-18 Nippon Denshi Zairyo Kk プローブカード
JPH0338850A (ja) * 1989-07-06 1991-02-19 Nippon Eng Kk 半導体チップの選別装置
JPH0521544A (ja) * 1991-07-12 1993-01-29 Sumitomo Electric Ind Ltd バンプ付き半導体素子の測定方法および測定装置
JPH05289953A (ja) * 1992-04-03 1993-11-05 Nippon Steel Corp 集積回路
JPH06140483A (ja) * 1992-10-27 1994-05-20 Nippon Eng Kk 半導体チップの選別装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337571A (ja) * 1989-07-03 1991-02-18 Nippon Denshi Zairyo Kk プローブカード
JPH0338850A (ja) * 1989-07-06 1991-02-19 Nippon Eng Kk 半導体チップの選別装置
JPH0521544A (ja) * 1991-07-12 1993-01-29 Sumitomo Electric Ind Ltd バンプ付き半導体素子の測定方法および測定装置
JPH05289953A (ja) * 1992-04-03 1993-11-05 Nippon Steel Corp 集積回路
JPH06140483A (ja) * 1992-10-27 1994-05-20 Nippon Eng Kk 半導体チップの選別装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260233A (ja) * 1997-03-17 1998-09-29 Micronics Japan Co Ltd 平板状被検査体のための検査用ヘッド
GB2327144A (en) * 1997-07-09 1999-01-13 Motorola Inc Method and substrate for wafer interconnection
JPH11145271A (ja) * 1997-11-05 1999-05-28 Tokyo Electron Ltd ウエハ保持体
US7119362B2 (en) 1998-03-19 2006-10-10 Renesas Technology Corp. Method of manufacturing semiconductor apparatus
US6511857B1 (en) 1998-03-19 2003-01-28 Hitachi, Ltd. Process for manufacturing semiconductor device
US7639027B2 (en) 1999-03-12 2009-12-29 Oki Semiconductor Co., Ltd. Method of testing circuit elements on a semiconductor wafer
US6480012B1 (en) 1999-06-21 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Probe card device
US6977514B2 (en) 1999-09-27 2005-12-20 Hitachi, Ltd. Probe structure
US6507204B1 (en) 1999-09-27 2003-01-14 Hitachi, Ltd. Semiconductor testing equipment with probe formed on a cantilever of a substrate
WO2009118849A1 (ja) * 2008-03-26 2009-10-01 株式会社アドバンテスト プローブウエハ、プローブ装置、および、試験システム
CN101978485B (zh) 2008-03-26 2012-07-04 爱德万测试株式会社 探针晶片、探针装置以及测试系统
US8427187B2 (en) 2008-03-26 2013-04-23 Advantest Corporation Probe wafer, probe device, and testing system
JP5282082B2 (ja) * 2008-03-26 2013-09-04 株式会社アドバンテスト プローブ装置および試験システム
US8513970B2 (en) 2008-12-26 2013-08-20 Nec Corporation Semiconductor device and method of testing the same

Similar Documents

Publication Publication Date Title
CN100380622C (zh) 半导体检查装置以及半导体装置的制造方法
JP2837829B2 (ja) 半導体装置の検査方法
JPH07115113A (ja) 半導体ウエハの試験装置および試験方法
TWI292602B (ja)
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
TWI316743B (en) Test apparatus for yielding a known good die
USRE43607E1 (en) Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
EP1045438A2 (en) Probe card for testing semiconductor device, and semiconductor device test method
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
US20150293171A1 (en) Methods and apparatus for thinning, testing and singulating a semiconductor wafer
JPH08504036A (ja) エリアアレイ配線チップのｔａｂテスト
JPH10319087A (ja) ダイ検査法およびその装置
JP4794624B2 (ja) プローブカードの製造方法及び製造装置
JP2001007165A (ja) プローブカード装置
JPH04234141A (ja) Ｔａｂフレームおよびその基板への接続方法
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JPH09274055A (ja) 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法
US5940680A (en) Method for manufacturing known good die array having solder bumps
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP5407925B2 (ja) 集積回路装置の製造方法及び検査装置
US6340604B1 (en) Contactor and semiconductor device inspecting method
CN112185926A (zh) 芯片焊盘引出装置及方法
JPH0653294A (ja) プロービング装置
EP1321978B1 (en) Contact structure
JPH07231021A (ja) ウエハーバーンイン装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970701