JPH06140486A - プロービング方法 - Google Patents
プロービング方法Info
- Publication number
- JPH06140486A JPH06140486A JP29164192A JP29164192A JPH06140486A JP H06140486 A JPH06140486 A JP H06140486A JP 29164192 A JP29164192 A JP 29164192A JP 29164192 A JP29164192 A JP 29164192A JP H06140486 A JPH06140486 A JP H06140486A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- probing
- pads
- chip
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 １回のプロービングにより複数のＩＣチップ
を同時に試験し、プロービング時間の短縮を図ることの
できるプロービング方法を提供すること。 【構成】 同一ウエハ１００内に形成された複数のチッ
プの機能検査を、チップ１，２，３，４上の複数の入力
パッド１１〜１４、２１〜２４、３１〜３４、４１〜４
４に電気信号を供給するプロービング針を接触させて行
う際、ウエハ１００上の複数のチップの相対応する入力
パッド１１〜１４、２１〜２４、３１〜３４、４１〜４
４同士を導電材料で結線し、１つのチップのみにプロー
ビング針を接触させて複数のチップを同時に機能検査す
る。
を同時に試験し、プロービング時間の短縮を図ることの
できるプロービング方法を提供すること。 【構成】 同一ウエハ１００内に形成された複数のチッ
プの機能検査を、チップ１，２，３，４上の複数の入力
パッド１１〜１４、２１〜２４、３１〜３４、４１〜４
４に電気信号を供給するプロービング針を接触させて行
う際、ウエハ１００上の複数のチップの相対応する入力
パッド１１〜１４、２１〜２４、３１〜３４、４１〜４
４同士を導電材料で結線し、１つのチップのみにプロー
ビング針を接触させて複数のチップを同時に機能検査す
る。
Description
【０００１】
【産業上の利用分野】本発明はプロービング方法に係
り、特にウエハ状態でウエハ上のチップのプロービング
を行うプロービング方法に関する。
り、特にウエハ状態でウエハ上のチップのプロービング
を行うプロービング方法に関する。
【０００２】
【従来の技術】同一ウエハ上に形成された複数のＩＣチ
ップの機能試験は通常プロービングと呼ばれており、チ
ップ上の複数の入力パッドに電気信号を供給するための
プロービング針を接触させて行う。そして通常はウエハ
上のチップ１個につき各々１回のプロービングが行われ
るため、例えば、ウエハ上に１００個のチップがある場
合には１００回のプロービングを行う必要がある。
ップの機能試験は通常プロービングと呼ばれており、チ
ップ上の複数の入力パッドに電気信号を供給するための
プロービング針を接触させて行う。そして通常はウエハ
上のチップ１個につき各々１回のプロービングが行われ
るため、例えば、ウエハ上に１００個のチップがある場
合には１００回のプロービングを行う必要がある。
【０００３】
【発明が解決しようとする課題】しかし従来のプロービ
ング方法では、ウエハ上に形成されているＩＣチップ毎
にプロービング試験が行われるため、１ウエハ当たりに
ＩＣチップが多数ある場合には全体の試験時間が長くな
ってしまうという問題点があった。特に動作エージング
試験等の試験時間のかかるプロービングは、ウエハ状態
で行うのは非常に困難であるという問題点を有してい
た。
ング方法では、ウエハ上に形成されているＩＣチップ毎
にプロービング試験が行われるため、１ウエハ当たりに
ＩＣチップが多数ある場合には全体の試験時間が長くな
ってしまうという問題点があった。特に動作エージング
試験等の試験時間のかかるプロービングは、ウエハ状態
で行うのは非常に困難であるという問題点を有してい
た。
【０００４】本発明は上述した問題点を解消するために
なされたもので、１回のプロービングにより複数のＩＣ
チップを同時に試験し、プロービング時間の短縮を図る
ことのできるプロービング方法を提供することを目的と
する。
なされたもので、１回のプロービングにより複数のＩＣ
チップを同時に試験し、プロービング時間の短縮を図る
ことのできるプロービング方法を提供することを目的と
する。
【０００５】
【課題を解決するための手段】本発明のプロービング方
法は、ウエハ上の複数のチップの相対応するパッド同士
を導電材料で結線し、１つのチップのみにプロービング
針を接触させて複数のチップを同時に機能検査するよう
にしたものである。
法は、ウエハ上の複数のチップの相対応するパッド同士
を導電材料で結線し、１つのチップのみにプロービング
針を接触させて複数のチップを同時に機能検査するよう
にしたものである。
【０００６】
【作用】複数の同一ウエハ上のチップは相対応する試験
用の入力パッド同士が導電材料により結線されているた
め、１つのチップのみにプロービング針を接触させてプ
ロービングを行えば同時に他のチップにも電気信号が供
給されるため、一度のプロービングにより複数のチップ
を同時に機能検査することが可能となる。
用の入力パッド同士が導電材料により結線されているた
め、１つのチップのみにプロービング針を接触させてプ
ロービングを行えば同時に他のチップにも電気信号が供
給されるため、一度のプロービングにより複数のチップ
を同時に機能検査することが可能となる。
【０００７】
【実施例】図１は本発明のプロービング方法を説明する
結線図を示したものである。本発明では、例えば、４つ
のＩＣチップ１〜４のそれぞれの試験用入力パッド１１
〜１４，２１〜２４，３１〜３４，４１〜４４をそれぞ
れ相対応する入力パッド同士をメタル配線１０，２０，
３０，４０で接続する。
結線図を示したものである。本発明では、例えば、４つ
のＩＣチップ１〜４のそれぞれの試験用入力パッド１１
〜１４，２１〜２４，３１〜３４，４１〜４４をそれぞ
れ相対応する入力パッド同士をメタル配線１０，２０，
３０，４０で接続する。
【０００８】なお、図１に示す実施例では複数のチップ
として４チップまた入力パッドとして４つのパッドが使
用されているがチップ数、パッド数は本実施例に限定さ
れるものではない。又パッド間を接続するメタル配線１
０，２０，３０，４０はメタル配線に限定されるもので
はなく、電気的導体材料を用いたものであれば良く、ポ
リシリコン等の半導体材料であってもよい。
として４チップまた入力パッドとして４つのパッドが使
用されているがチップ数、パッド数は本実施例に限定さ
れるものではない。又パッド間を接続するメタル配線１
０，２０，３０，４０はメタル配線に限定されるもので
はなく、電気的導体材料を用いたものであれば良く、ポ
リシリコン等の半導体材料であってもよい。
【０００９】図２は本発明のプロービング方法が適用さ
れるウエハ１００の全体構成を示す外面図である。図１
の場合と同様、４つの同一チップを同時にプロービング
する場合の外面図を示している。ＩＣチップ１０１ａ，
１０１ｂ，１０１ｃ，１００１ｄの４つが同時に１回の
プロービングにより機能検査されるものとする。同様に
４つのチップ１０２ａ〜１０２ｄ，１０３ａ〜１０３
ｄ，１０４ａ〜１０４ｄ，１０５ａ〜１０５ｄまでが同
時に一つのチップのプロービングにより機能検査される
ものとする。
れるウエハ１００の全体構成を示す外面図である。図１
の場合と同様、４つの同一チップを同時にプロービング
する場合の外面図を示している。ＩＣチップ１０１ａ，
１０１ｂ，１０１ｃ，１００１ｄの４つが同時に１回の
プロービングにより機能検査されるものとする。同様に
４つのチップ１０２ａ〜１０２ｄ，１０３ａ〜１０３
ｄ，１０４ａ〜１０４ｄ，１０５ａ〜１０５ｄまでが同
時に一つのチップのプロービングにより機能検査される
ものとする。
【００１０】図１では、まずチップ１の入力パッド１
１，１２，１３，１４に図示しないプロービング針を接
触させ、テスト用の電気信号を送る。すると同一の電気
信号はチップ２，３，４の対応する入力パッド２１〜２
４，３１〜３４，４１〜４４に同時に送られ、４つのチ
ップ１〜４が同時に試験される。従って、図２に示すよ
うな全体のウエハ１００に対する試験を行う場合、図中
に斜線で示したチップ１０１ａ，１０２ａ，１０３ａ，
１０４ａ，１０５ａの入力パッドにのみプロービング針
を接触させて試験を行えば、ウエハ１００上の全てのチ
ップを試験したこととなる。なおチップ間を配線するメ
タル配線１０，２０，３０，４０は半導体チップ１，
２，３，４の電極形成時に同時に相互間を結線するもの
としてあらかじめチップ間の素子分離領域に形成してお
けば、プロービング試験完了後に、素子分離領域を切り
離すことによりメタル配線も相互接続が切断されるた
め、プロービング完了後は個々のチップとして分離して
取り出すことができる。
１，１２，１３，１４に図示しないプロービング針を接
触させ、テスト用の電気信号を送る。すると同一の電気
信号はチップ２，３，４の対応する入力パッド２１〜２
４，３１〜３４，４１〜４４に同時に送られ、４つのチ
ップ１〜４が同時に試験される。従って、図２に示すよ
うな全体のウエハ１００に対する試験を行う場合、図中
に斜線で示したチップ１０１ａ，１０２ａ，１０３ａ，
１０４ａ，１０５ａの入力パッドにのみプロービング針
を接触させて試験を行えば、ウエハ１００上の全てのチ
ップを試験したこととなる。なおチップ間を配線するメ
タル配線１０，２０，３０，４０は半導体チップ１，
２，３，４の電極形成時に同時に相互間を結線するもの
としてあらかじめチップ間の素子分離領域に形成してお
けば、プロービング試験完了後に、素子分離領域を切り
離すことによりメタル配線も相互接続が切断されるた
め、プロービング完了後は個々のチップとして分離して
取り出すことができる。
【００１１】
【発明の効果】以上、実施例に基づいて詳細に説明した
ように、本発明ではｎ個のチップをおのおの対応する入
力パッドを相互接続して１個のチップにのみプロービン
グ針を接触させてプロービングを行うようにしたため、
ｎ個のチップが一括してプロービング検査可能となり、
従来のプロービング方法に較べて１／ｎの時間でプロー
ビングを完了させることができるという利点がある。
ように、本発明ではｎ個のチップをおのおの対応する入
力パッドを相互接続して１個のチップにのみプロービン
グ針を接触させてプロービングを行うようにしたため、
ｎ個のチップが一括してプロービング検査可能となり、
従来のプロービング方法に較べて１／ｎの時間でプロー
ビングを完了させることができるという利点がある。
【図面の簡単な説明】
【図１】本発明のプロービング方法を説明する結線図。
【図２】本発明のプロービング方法を説明する外面図。
１，２，３，４ ＩＣチップ １１〜１４，２１〜２４，３１〜３４，４１〜４４
入力パッド １０，２０，３０，４０ メタル配線 １００ ウエハ
入力パッド １０，２０，３０，４０ メタル配線 １００ ウエハ
Claims (1)
- 【請求項１】 同一ウエハ内に形成された複数のチップ
の機能検査を、前記チップ上の複数の入力パッドに電気
信号を供給するプロービング針を接触させて行うプロー
ビング方法において、 前記ウエハ上の複数のチップの相対応する前記入力パッ
ド同士を導電材料で結線し、１つのチップのみに前記プ
ロービング針を接触させて複数のチップを同時に機能検
査する事を特徴とするプロービング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29164192A JPH06140486A (ja) | 1992-10-29 | 1992-10-29 | プロービング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29164192A JPH06140486A (ja) | 1992-10-29 | 1992-10-29 | プロービング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140486A true JPH06140486A (ja) | 1994-05-20 |
Family
ID=17771585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29164192A Pending JPH06140486A (ja) | 1992-10-29 | 1992-10-29 | プロービング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140486A (ja) |
-
1992
- 1992-10-29 JP JP29164192A patent/JPH06140486A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875003A (en) | Non-contact I/O signal pad scan testing of VLSI circuits | |
| US6871307B2 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
| JP2513904B2 (ja) | テスト容易化回路 | |
| KR20100076445A (ko) | 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드 | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| JPH06140486A (ja) | プロービング方法 | |
| US7157923B2 (en) | Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts | |
| EP0767492A2 (en) | Integrated circuit test system | |
| JP3130769B2 (ja) | 半導体装置 | |
| US7131045B2 (en) | Systems and methods for scan test access using bond pad test access circuits | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| US7564255B2 (en) | Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| JPH05281260A (ja) | ウエハの上の装置の検査装置 | |
| JPH1082834A (ja) | 半導体集積回路 | |
| JPH07225258A (ja) | 半導体装置 | |
| JP3763258B2 (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| JPH01129432A (ja) | 集積回路 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JPH0322456A (ja) | 半導体装置及びその検査方法 | |
| JP3220353B2 (ja) | 半導体集積回路装置 | |
| JP4234826B2 (ja) | 半導体集積回路の評価方法 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JP2005010088A (ja) | 半導体装置の試験方法 | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 |