JPH11204597A

JPH11204597A - 半導体装置の製造方法および半導体ウエハ

Info

Publication number: JPH11204597A
Application number: JP10007598A
Authority: JP
Inventors: Naoto Ashitani; 直人芦谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-01-19
Filing date: 1998-01-19
Publication date: 1999-07-30

Abstract

(57)【要約】【課題】半導体チップが多数配置されている半導体ウ
エハの検査時間を短縮する。【解決手段】半導体ウエハ１１上に配置された複数の
半導体チップ１２内に個々に自己診断回路２５を設け、
半導体チップ１２に電源を供給する電源ライン２３，２
４と、半導体チップ１２の良否結果を取り出す信号線２
１と、クロック供給線２２とを半導体ウエハ１１のスク
ライブライン１３上に配置する。自己診断回路２５、電
源ライン２３，２４、信号線２１、クロック供給線２２
により複数の半導体チップ１２の検査を同時に行うとと
もにその結果をプロービングにより取り出す。このよう
に電源とクロックを与えられた各半導体チップ１２は、
各々に持つ自己診断回路２５によって一斉に良品か不良
品かを判断され、その結果は信号線２１、検査用パッド
１４を通して、取り出すことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体チップが
多数配置されている半導体ウエハに関し、その検査時間
を改善した半導体装置の製造方法および半導体ウエハに
関するものである。

【０００２】

【従来の技術】従来、半導体チップが多数配置された半
導体ウエハでは、図７に示すように、スクライブライン
１３上には配線や回路は存在せず、各半導体チップ１２
は半導体ウエハ上で完全に独立している。５１は電源パ
ッド（Ｖｃｃ）、５２は電源パッド（Ｖｓｓ）である。

【０００３】上記のように半導体チップ１２が多数配置
された半導体ウエハの検査方法は、各半導体チップ１２
に設けられた配線用のボンディングパッドをプローブ針
によって正確にプロービングし、ボンディングパッドを
通じて、信号を入出力することにより半導体ウエハ上に
形成された半導体チップ１２の良否を判断するのが、一
般的であった。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
検査方法は、各半導体チップ１２のボンディングパッド
の正確なプロービングのための大がかりな装置が必要で
あり、また一度に１つの半導体チップ１２しか検査でき
ないので、大口径の半導体ウエハを用いて多数の半導体
チップを作り込む現在では半導体ウエハ一枚あたりの検
査時間はますます増加していく傾向にある。

【０００５】また、半導体ウエハ上のスクライブライン
上に配線を設け各チップの電源や入出力信号を取り出す
提案（特開平８−５５８８４号公報）や周辺チップ診断
回路をテスト用チップ領域に設ける提案（特開平４−７
５３５８号公報）がなされている。しかし、このような
従来の技術では、半導体ウエハに対するプロービング回
数を減らすことはできるが、半導体ウエハを検査する検
査時間を短縮することはできなかった。

【０００６】したがって、この発明の目的は、半導体チ
ップが多数配置されている半導体ウエハの検査時間を大
幅に短縮し、従来のような大がかりなＬＳＩ検査テスタ
ーを必要としない半導体装置の製造方法および半導体ウ
エハを提供することである。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、この発明の請求項１記載の半導体装置の製造方法
は、半導体ウエハ上に配置された複数の半導体チップ内
に個々に自己診断回路を設け、半導体チップに電源を供
給する電源ラインと、半導体チップの良否結果を取り出
す信号線と、クロック供給線とを半導体ウエハのスクラ
イブライン上に配置する工程と、自己診断回路、電源ラ
イン、信号線およびクロック供給線を用いて複数の半導
体チップの検査を同時に行うとともにその結果をプロー
ビングにより取り出す工程と、スクライブラインに沿っ
て半導体ウエハを分割する工程とを含む。

【０００８】上記の構成によれば、電源ラインに電源を
供給し、クロック供給線に検査の際基準となるクロック
を供給することにより、電源とクロックを与えられた各
半導体チップは、各々に持つ自己診断回路によって一斉
に良品か不良品かを判断することができる。そして、そ
の結果を示す信号は信号線を通り、これをプローブ針か
ら外部に吸い上げマッピングすることにより、従来に比
べて大幅に検査時間を短縮することができ、これに伴い
生産性の向上を図ることができる。また、各半導体チッ
プが自己診断回路を持っているので、ウエハ検査終了
後、個別半導体チップに切り離された後も内蔵の自己診
断回路を動かすことにより半導体チップの検査を簡単に
行うことができる。

【０００９】請求項２記載の半導体装置の製造方法は、
半導体ウエハ上に配置されたテスト用チップ領域に周辺
チップ診断回路を設け、テスト用チップ領域に電源を供
給する電源ラインと、半導体チップの良否結果を取り出
す信号線と、クロック供給線とを半導体ウエハのスクラ
イブライン上に配置する工程と、周辺チップ診断回路、
電源ライン、信号線およびクロック供給線を用いて複数
の半導体チップを同時に検査を行うことともにその結果
をプロービングにより取り出す工程と、スクライブライ
ンに沿って半導体ウエハを分割する工程とを含む。

【００１０】上記の構成によれば、電源ラインに電源を
供給し、クロック供給線に検査の際基準となるクロック
を供給することにより、電源とクロックを与えられた各
半導体チップは、周辺チップ診断回路によって一斉に良
品か不良品かを判断することができる。そして、その結
果を示す信号は信号線を通り、これをプローブ針から外
部に吸い上げマッピングすることにより、従来に比べて
大幅に検査時間を短縮することができ、これに伴い生産
性の向上を図ることができる。また、周辺チップ診断回
路はテスト終了後切り離されるのできるので、半導体チ
ップ自体の大きさを小さくできる。また、半導体チップ
と別にレイアウト設計を進めることができるため設計時
間の短縮を行うことができる。

【００１１】請求項３記載の半導体装置の製造方法は、
半導体ウエハのスクライブライン上に半導体チップ診断
回路設けるとともに、この半導体チップ診断回路に電源
を供給する電源ラインと、半導体チップの良否結果を取
り出す信号線と、クロック供給線とをスクライブライン
上に配置する工程と、半導体チップ診断回路、電源ライ
ン、信号線およびクロック供給線を用いて複数の半導体
チップを同時に検査を行うとともにその結果をプロービ
ングにより取り出す工程と、スクライブラインに沿って
半導体ウエハを分割する工程とを含む。

【００１２】上記の構成によれば、電源ラインに電源を
供給し、クロック供給線に検査の際基準となるクロック
を供給することにより、電源とクロックを与えられた各
半導体チップは、半導体チップ診断回路によって一斉に
良品か不良品かを判断することができる。そして、その
結果を示す信号は信号線を通り、これをプローブ針から
外部に吸い上げマッピングすることにより、従来に比べ
て大幅に検査時間を短縮することができ、これに伴い生
産性の向上を図ることができる。また、スクライブライ
ン上に半導体チップ診断回路等を形成することにより、
請求項１と比較すると半導体チップ自体の大きさを小さ
くできる。また、スクライブラインは半導体チップをそ
れぞれに切り分ける際不要となる部分であり、この部分
を有効に使うことはコスト削減となる。また、半導体チ
ップと隣接した場所にこの半導体チップ診断回路を設け
るため、隣接チップとセットで設計できるという利点が
ある。

【００１３】請求項４記載の半導体ウエハは、複数の半
導体チップ内に個々に設けられ半導体チップの良否判断
を行う自己診断回路と、スクライブライン上に配置され
半導体チップに電源を供給する電源ラインおよびクロッ
クを供給するクロック供給線と、スクライブライン上に
配置され半導体チップの良否結果を取り出す信号線と、
この信号線につながれて半導体チップの良否結果をプロ
ービングにより取り出すことができる検査用パッドとを
備えた。

【００１４】このように、複数の半導体チップ内に自己
診断回路を個々に設け、電源ライン、信号線、クロック
供給線をスクライブライン上に配置することにより、半
導体チップが多数配置されている半導体ウエハの検査時
間を短縮することができる。すなわち、電源ラインに電
源を供給し、クロック供給線に検査の際基準となるクロ
ックを供給することにより、電源とクロックを与えられ
た各半導体チップは、各々に持つ自己診断回路によって
一斉に良品か不良品かを判断することができる。そし
て、その結果を示す信号は信号線を通って検査用パッド
に表れ、これをプローブ針から外部に吸い上げマッピン
グすることにより、従来に比べて大幅に検査時間を短縮
することができる。また、各半導体チップが自己診断回
路を持っているので、ウエハ検査終了後、個別半導体チ
ップに切り離された後も内蔵の自己診断回路を動かすこ
とにより半導体チップの検査を簡単に行うことができ
る。請求項５記載の半導体ウエハは、複数の半導体チッ
プ内に個々に設けられ半導体チップの良否判断を行う自
己診断回路と、スクライブライン上に配置され半導体チ
ップに電源を供給する電源ラインおよびクロックを供給
するクロック供給線と、スクライブライン上に配置され
半導体チップの良否結果を取り出す信号線と、この信号
線につながれて半導体チップの良否結果をプロービング
により取り出すことができる検査用パッドとを備えた。

【００１５】このように、テスト用チップ領域に周辺チ
ップ診断回路を設け、電源ライン、信号線、クロック供
給線をスクライブライン上に配置することにより、半導
体チップが多数配置されている半導体ウエハの検査時間
を短縮することができる。すなわち、電源ラインに電源
を供給し、クロック供給線に検査の際基準となるクロッ
クを供給することにより、電源とクロックを与えられた
各半導体チップは、周辺チップ診断回路によって一斉に
良品か不良品かを判断することができる。そして、その
結果を示す信号は信号線を通って検査用パッドに表れ、
これをプローブ針から外部に吸い上げマッピングするこ
とにより、従来に比べて大幅に検査時間を短縮すること
ができる。また、周辺チップ診断回路はテスト終了後切
り離すことができるので、半導体チップ自体の大きさを
小さくできる。また、半導体チップと別にレイアウト設
計を進めることができるため設計時間の短縮を行うこと
ができる。

【００１６】請求項６記載の半導体ウエハは、スクライ
ブライン上に設けられ半導体チップの良否判断を行う半
導体チップ診断回路と、スクライブライン上に配置され
半導体チップ診断回路に電源を供給する電源ラインおよ
びクロックを供給するクロック供給線と、スクライブラ
イン上に配置され半導体チップの良否結果を取り出す信
号線と、この信号線につながれて半導体チップの良否結
果をプロービングにより取り出すことができる検査用パ
ッドとを備えた。

【００１７】このように、スクライブライン上に半導体
チップ診断回路を設け、さらに電源ライン、信号線、ク
ロック供給線をスクライブライン上に配置することによ
り、半導体チップが多数配置されている半導体ウエハの
検査時間を短縮することができる。すなわち、電源ライ
ンに電源を供給し、クロック供給線に検査の際基準とな
るクロックを供給することにより、電源とクロックを与
えられた各半導体チップは、半導体チップ診断回路によ
って一斉に良品か不良品かを判断することができる。そ
して、その結果を示す信号は信号線を通って検査用パッ
ドに表れ、これをプローブ針から外部に吸い上げマッピ
ングすることにより、従来に比べて大幅に検査時間を短
縮することができる。また、スクライブライン上に半導
体チップ診断回路等を形成することにより、請求項４と
比較すると半導体チップ自体の大きさを小さくできる。
また、スクライブラインは半導体チップをそれぞれに切
り分ける際不要となる部分であり、この部分を有効に使
うことはコスト削減となる。また、半導体チップと隣接
した場所にこの半導体チップ診断回路を設けるため、隣
接チップとセットで設計できるという利点がある。

【００１８】

【発明の実施の形態】この発明の第１の実施の形態を図
１〜図４に基づいて説明する。図１はこの発明の第１の
実施の形態の半導体ウエハ上の半導体チップとスクライ
ブラインの拡大図、図２はこの発明を適用した実施の形
態の半導体ウエハの平面図である。図２に示すように、
半導体ウエハ１１上には、製品となる複数の半導体チッ
プ１２がマトリックス状に配置され、各々の半導体チッ
プ１２に各信号線と電源を供給するための配線がスクラ
イブライン１３上に配置されている。また、半導体ウエ
ハ１１上の周辺部には上記配線に外部から信号と電源を
供給するための接続パッド（検査用パッド）１４が配置
されている。なお、接続パッド１４は、図２では半導体
ウエハ１１の右下に配置しているが、任意の位置に配置
してもよい。

【００１９】また、図１に示すように、半導体チップ１
２に電源を供給する電源ライン（電源供給線）２３，２
４と、半導体チップ１２の良否結果を取り出す信号線２
１と、クロック供給線２２とを半導体ウエハ１２のスク
ライブライン１３上に配置している。そして、半導体ウ
エハ１１上の各半導体チップ１２は、スクライブライン
１３上に配置された、信号線２１とクロック供給線２
２、電源供給線（Ｖｃｃ）２３、電源供給線（Ｖｓｓ）
２４で結ばれ、この一端を接続パッド１４につなぐこと
により、外部より各信号と電源が供給されるようになっ
ている。この場合、信号線２１とクロック供給線２２、
電源供給線（Ｖｃｃ）２３、電源供給線（Ｖｓｓ）２４
がそれぞれつながれた４つの接続パッド１４が設けてあ
る。また、各半導体チップ１２は各々に自己診断回路２
５を持っており、上記スクライブライン１３上の配線か
ら供給される信号および電源により各半導体チップ１２
が良品であるか不良品であるかを判断することができ
る。

【００２０】以上の構成により、半導体ウエハ１１上の
各半導体チップ１２の良否判断を行う検査方法について
説明する。まず、大まかに半導体ウエハ１１の検査方法
を説明し、その後各部の詳しい動作状態について説明す
る。電源を電源供給線（Ｖｃｃ）２３、電源供給線（Ｖ
ｓｓ）２４の結ばれた接続パッド１４に、検査の際基準
となるクロックをクロック供給線２２の結ばれた接続パ
ッド１４にプローブ針などを用いて供給する。なお、こ
のとき供給するクロックはこの実施の形態のように外か
ら供給してもよいし、また接続パッド１４の周辺部など
半導体ウエハ１１上にクロック発生回路を配置してもよ
い。この際は、接続パッド１４は３つで良いことにな
る。

【００２１】上記に示した方法で電源とクロックを与え
られた各半導体チップ１２は、各々に持つ自己診断回路
２５によって一斉にそれぞれの半導体チップ１２が正常
に形成され、十分な性能を持つか、つまり各々が良品か
不良品かを判断する。この結果に対して自己診断回路２
５は良否のフラグをたてる。例えば、良品なら１不良品
なら０という信号を発生させる。この信号は信号線２１
を通って、接続パッド１４にあらわれる。これをプロー
ブ針から外部に吸い上げマッピングすることによって、
半導体ウエハ１１上のどの半導体チップ１２が良品であ
るか不良品であるかを知ることができる。

【００２２】次に、各部の詳しい動作状態を説明し、上
記検査方法がどのように実現されるかを説明する。まず
上記自己診断回路２５について説明する。この自己診断
回路２５はそれが内蔵される半導体チップ１２の良否を
判断する。自己診断回路２５を実現するには、さまざま
な方法があるが、半導体チップ１２の内部回路をスキャ
ン設計しておき、クロック供給線２２から与えられるク
ロックにより、スキャンを行い、ＲＯＭなどに蓄えられ
た期待値と比較し、半導体チップ１２の良否を判断する
方法や、あらかじめ半導体チップ１２の実現する機能を
動作させてその結果により良否を判断する方法などが考
えられる。ここで強調しておくことは、これらの自己診
断検査は、クロック供給線２２、電源供給線（Ｖｃｃ）
２３、電源供給線（Ｖｓｓ）２４によって各半導体チッ
プ１２で同時に行われるという点である。

【００２３】図３は自己診断回路による半導体チップの
検査が終わり良否結果がシフトレジスタに格納された状
態を示す説明図、図４は半導体ウエハ上のシフトレジス
タと信号線だけを抜き出した摸式図である。図３に示す
ように、上記検査における良否結果は自己診断回路２５
内のシフトレジスタ３１に蓄えられる。この場合、シフ
トレジスタ３１の値が１であれば良品、０であらば不良
であると決めることにする。よって、図３で示された半
導体チップは良品であることを示す。また、図４
（ａ），（ｂ），（ｃ）に示すように、半導体ウエハ１
１上のすべてのシフトレジスタ３１は信号線２１によっ
て直列につながれ、その一端は接続パッド１４につなが
っている。このように直列に接続されたシフトレジスタ
３１の値はクロック供給線２２により与えられるクロッ
クによって図４（ｂ），（ｃ）の矢印Ａで示すようにシ
フトされ、接続パッド１４に一番近い半導体チップ１２
から順に良否の結果を取り出すことができる。半導体ウ
エハ１１上で各々の半導体チップ１２内部のシフトレジ
スタの接続の順序は半導体ウエハ１１形成時にわかって
いるので、この値から半導体ウエハ１１上のどの半導体
チップ１２が良品でどの半導体チップ１２が不良である
かを見極めることができる。

【００２４】上記検査の後、スクライブライン１３に沿
って半導体ウエハ１１を分割し半導体装置を製造する。
以上のようにこの実施の形態の半導体装置では、従来各
半導体チップ各々にプローブ針をあててプロービングし
ていた場合に比べ大幅に検査時間を短縮することができ
る。すなわち、半導体ウエハ１１上に５００個の半導体
チップ１２が形成されていた場合、従来の方法では各チ
ップ各々にプローブ針をあててプロービングを行い１つ
１つ検査を行っていたのに対して、この発明では半導体
ウエハ１１上の半導体チップ１２が一斉に検査を行うた
め同程度の検査を行った場合、約５００分の１で終了す
ることになる。この効果は半導体ウエハ１１上に形成さ
れる半導体チップ１２の数が増えれば増えるほど増大す
る。

【００２５】また、この実施の形態では、ウエハ検査終
了後、個別半導体チップに切り離された後も内蔵の自己
診断回路２５を動かすことにより半導体チップ１２の検
査を簡単に行うことが出来る。この発明の第２の実施の
形態の半導体装置を図５に基づいて説明する。図５はこ
の発明の第２の実施の形態の半導体ウエハの要部拡大図
である。自己診断回路２５は第１の実施の形態とは異な
り半導体チップ１２の外側のテスト用チップ領域３０に
配置され、周辺の半導体チップ１２の周辺チップ診断回
路６１を構成する。図５に示したのは周辺４チップを同
時に診断を行う回路を構成した場合である。また、テス
ト用チップ領域３０に電源を供給する電源ライン２３，
２４およびクロックを供給するクロック供給線２２と、
半導体チップ１２の良否結果を取り出す信号線２１とを
第１の実施の形態と同様に半導体ウエハのスクライブラ
イン１３上に配置する。

【００２６】次に、検査方法について説明する。第１の
実施の形態と同様、信号線２１とクロック供給線２２、
電源供給線（Ｖｃｃ）２３、電源供給線（Ｖｓｓ）２４
がそれぞれつながれた４つの接続パッド１４のうち、電
源を電源供給線（Ｖｃｃ）２３、電源供給線（Ｖｓｓ）
２４の結ばれた接続パッド１４に、検査の際基準となる
クロックをクロック供給線２２の結ばれた接続パッド１
４にプローブ針などを用いて供給する。上記に示した方
法で電源とクロックを与えられた時、周辺の半導体チッ
プ１２とつながった自己診断回路２５によってそれぞれ
の半導体チップ１２が正常に形成され、十分な性能を持
つか、つまり各々が良品か不良品かを判断する。この結
果に対して自己診断回路２５は良否のフラグをたてる。
この信号は信号線２１を通って、接続パッド１４に伝達
され、半導体ウエハ１１上のどの半導体チップ１２が良
品であるか不良品であるかを１回のプロービングにより
知ることができる。その他の構成は第１の実施の形態に
記載した通りである。

【００２７】以上のようにこの実施の形態では、第１の
実施の形態と同様、大幅に検査時間を短縮することがで
きる。また、この実施の形態の効果としては、自己診断
回路２５はテスト終了後切り離すことができるので半導
体チップ１２自体の大きさを小さくできる。また同時
に、半導体チップ１２と別にレイアウト設計を進めるこ
とが出来るため設計時間の短縮を行うことが出来る。さ
らにすすめて、半導体チップ１２のスキャン設計の標準
化を行っておけば、半導体チップ１２が異なる設計を行
った場合でも、スキャン結果の比較期待値を格納してい
るＲＯＭの中身を変えるだけで、くり返し同じ回路を使
うことができる。これにより、自己診断回路２５の設計
期間を大幅に短縮することが出来る。

【００２８】なお、この実施の形態では、周辺４チップ
を同時に診断を行う構成としたが、周辺チップ診断回路
６１を囲む周辺８チップを同時に診断を行う回路を構成
としてもよい。この発明の第３の実施の形態の半導体装
置を図６に基づいて説明する。図６はこの発明の第３の
実施の形態の半導体ウエハの要部拡大図である。７１は
自己診断回路と同じ構成を持つ半導体チップ診断回路で
ある。また、半導体チップ診断回路７１と、半導体チッ
プ診断回路７１に電源を供給する電源ライン２３，２４
およびクロックを供給するクロック供給線２２と、半導
体チップ１２の良否結果を取り出す信号線２１とをスク
ライブライン１３上に備えている。

【００２９】次に、検査方法について説明する。第１，
２の実施の形態と同様、信号線２１とクロック供給線２
２、電源供給線（Ｖｃｃ）２３、電源供給線（Ｖｓｓ）
２４がそれぞれつながれた４つの接続パッド１４のうち
電源を電源供給線（Ｖｃｃ）２３、電源供給線（Ｖｓ
ｓ）２４の結ばれた接続パッド１４に、検査の際基準と
なるクロックをクロック供給線２２の結ばれた接続パッ
ドにプローブ針などを用いて供給する。上記に示した方
法で電源とクロックを与えられた時、スクライブライン
１３上の半導体チップ診断回路７１によってそれぞれの
半導体チップ１２が正常に形成され、十分な性能を持つ
か、つまり各々が良品か不良品かを判断する。この結果
に対して半導体チップ診断回路７１は、自己診断回路と
同様、良否のフラグをたてる。この信号は信号線２１を
通って、接続パッド１４に伝達され、半導体ウエハ１１
上のどの半導体チップ１２が良品であるか不良品である
かを１回のプロービングにより知ることができる。その
他の構成は第１の実施の形態に記載した通りである。

【００３０】以上のようにこの実施の形態では、第１の
実施の形態と同様、大幅に検査時間を短縮することがで
きる。また、この実施の形態の効果としては、半導体チ
ップ１２自体の大きさを小さくできる。また、スクライ
ブライン１３は半導体チップ１２をそれぞれに切り分け
る際不要になる部分であり、この部分を有効に使うこと
はコストの削減となる。また、半導体チップ１２と隣接
した場所にこの半導体チップ診断回路７１を設けるた
め、隣接チップとセットで設計できるという利点があ
る。すなわち、半導体チップ診断回路７１と半導体チッ
プ１２をひとつの半導体チップとして設計をしておき、
スクライブの際、半導体チップ診断回路７１と切り離す
のである。このとき半導体チップ診断回路７１は、スク
ライブライン１３上にあるため、スクライブによって、
破壊されるが半導体チップ１２の機能自体にはなんら問
題はない。上記のように設計を行うことで、この半導体
チップ診断回路７１を含む半導体チップ１２の形成の際
に必要な露光マスク１種類ですむことになる。

【００３１】以上、上記いずれの実施の形態を用いても
この発明の目的は達成される。

【００３２】

【発明の効果】この発明の請求項１記載の半導体装置の
製造方法によれば、電源ラインに電源を供給し、クロッ
ク供給線に検査の際基準となるクロックを供給すること
により、電源とクロックを与えられた各半導体チップ
は、各々に持つ自己診断回路によって一斉に良品か不良
品かを判断することができる。そして、その結果を示す
信号は信号線を通り、これをプローブ針から外部に吸い
上げマッピングすることにより、従来に比べて大幅に検
査時間を短縮することができ、これに伴い生産性の向上
を図ることができる。また、各半導体チップが自己診断
回路を持っているので、ウエハ検査終了後、個別半導体
チップに切り離された後も内蔵の自己診断回路を動かす
ことにより半導体チップの検査を簡単に行うことができ
る。

【００３３】この発明の請求項２記載の半導体装置の製
造方法によれば、電源ラインに電源を供給し、クロック
供給線に検査の際基準となるクロックを供給することに
より、電源とクロックを与えられた各半導体チップは、
周辺チップ診断回路によって一斉に良品か不良品かを判
断することができる。そして、その結果を示す信号は信
号線を通り、これをプローブ針から外部に吸い上げマッ
ピングすることにより、従来に比べて大幅に検査時間を
短縮することができ、これに伴い生産性の向上を図るこ
とができる。また、周辺チップ診断回路はテスト終了後
切り離されるので、半導体チップ自体の大きさを小さく
できる。また、半導体チップと別にレイアウト設計を進
めることができるため設計時間の短縮を行うことができ
る。

【００３４】この発明の請求項３記載の半導体装置の製
造方法によれば、電源ラインに電源を供給し、クロック
供給線に検査の際基準となるクロックを供給することに
より、電源とクロックを与えられた各半導体チップは、
半導体チップ診断回路によって一斉に良品か不良品かを
判断することができる。そして、その結果を示す信号は
信号線を通り、これをプローブ針から外部に吸い上げマ
ッピングすることにより、従来に比べて大幅に検査時間
を短縮することができ、これに伴い生産性の向上を図る
ことができる。また、スクライブライン上に半導体チッ
プ診断回路等を形成することにより、請求項１と比較す
ると半導体チップ自体の大きさを小さくできる。また、
スクライブラインは半導体チップをそれぞれに切り分け
る際不要となる部分であり、この部分を有効に使うこと
はコスト削減となる。また、半導体チップと隣接した場
所にこの半導体チップ診断回路を設けるため、隣接チッ
プとセットで設計できるという利点がある。

【００３５】この発明の請求項４記載の半導体ウエハに
よれば、複数の半導体チップ内に自己診断回路を個々に
設け、電源ライン、信号線、クロック供給線をスクライ
ブライン上に配置することにより、半導体チップが多数
配置されている半導体ウエハの検査時間を短縮すること
ができる。すなわち、電源ラインに電源を供給し、クロ
ック供給線に検査の際基準となるクロックを供給するこ
とにより、電源とクロックを与えられた各半導体チップ
は、各々に持つ自己診断回路によって一斉に良品か不良
品かを判断することができる。そして、その結果を示す
信号は信号線を通って検査用パッドに表れ、これをプロ
ーブ針から外部に吸い上げマッピングすることにより、
従来に比べて大幅に検査時間を短縮することができる。
また、各半導体チップが自己診断回路を持っているの
で、ウエハ検査終了後、個別半導体チップに切り離され
た後も内蔵の自己診断回路を動かすことにより半導体チ
ップの検査を簡単に行うことができる。

【００３６】この発明の請求項５記載の半導体ウエハに
よれば、テスト用チップ領域に周辺チップ診断回路を設
け、電源ライン、信号線、クロック供給線をスクライブ
ライン上に配置することにより、半導体チップが多数配
置されている半導体ウエハの検査時間を短縮することが
できる。すなわち、電源ラインに電源を供給し、クロッ
ク供給線に検査の際基準となるクロックを供給すること
により、電源とクロックを与えられた各半導体チップ
は、周辺チップ診断回路によって一斉に良品か不良品か
を判断することができる。そして、その結果を示す信号
は信号線を通って検査用パッドに表れ、これをプローブ
針から外部に吸い上げマッピングすることにより、従来
に比べて大幅に検査時間を短縮することができる。ま
た、周辺チップ診断回路はテスト終了後切り離すことが
できるので、半導体チップ自体の大きさを小さくでき
る。また、半導体チップと別にレイアウト設計を進める
ことができるため設計時間の短縮を行うことができる。

【００３７】この発明の請求項６記載の半導体ウエハに
よれば、スクライブライン上に半導体チップ診断回路を
設け、さらに電源ライン、信号線、クロック供給線をス
クライブライン上に配置することにより、半導体チップ
が多数配置されている半導体ウエハの検査時間を短縮す
ることができる。すなわち、電源ラインに電源を供給
し、クロック供給線に検査の際基準となるクロックを供
給することにより、電源とクロックを与えられた各半導
体チップは、半導体チップ診断回路によって一斉に良品
か不良品かを判断することができる。そして、その結果
を示す信号は信号線を通って検査用パッドに表れ、これ
をプローブ針から外部に吸い上げマッピングすることに
より、従来に比べて大幅に検査時間を短縮することがで
きる。また、スクライブライン上に半導体チップ診断回
路等を形成することにより、請求項４と比較すると半導
体チップ自体の大きさを小さくできる。また、スクライ
ブラインは半導体チップをそれぞれに切り分ける際不要
となる部分であり、この部分を有効に使うことはコスト
削減となる。また、半導体チップと隣接した場所にこの
半導体チップ診断回路を設けるため、隣接チップとセッ
トで設計できるという利点がある。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態の半導体ウエハの
要部拡大図である。

【図２】この発明の実施の形態における半導体ウエハの
平面図である。

【図３】この発明の第１の実施の形態の半導体ウエハ上
の半導体チップの模式図である。

【図４】この発明の実施の形態における半導体ウエハ上
のシフトレジスタと信号線だけを抜き出した模式図であ
る。

【図５】この発明の第２の実施の形態の半導体ウエハの
要部拡大図である。

【図６】この発明の第３の実施の形態の半導体ウエハの
要部拡大図である。

【図７】従来の半導体ウエハの要部拡大図である。

【符号の説明】

１１半導体ウエハ１２半導体チップ１３スクライブライン１４接続パッド２１信号線２２クロック供給線２３電源供給線（Ｖｃｃ）２４電源供給線（Ｖｓｓ）２５自己診断回路３１シフトレジスタ５１電源パッド（Ｖｃｃ）５２電源パッド（Ｖｓｓ）６１周辺チップ診断回路７１半導体チップ診断回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/822

Claims

【特許請求の範囲】

【請求項１】半導体ウエハ上に配置された複数の半導
体チップ内に個々に自己診断回路を設け、前記半導体チ
ップに電源を供給する電源ラインと、半導体チップの良
否結果を取り出す信号線と、クロック供給線とを半導体
ウエハのスクライブライン上に配置する工程と、前記自己診断回路、電源ライン、信号線およびクロック
供給線を用いて複数の半導体チップの検査を同時に行う
とともにその結果をプロービングにより取り出す工程
と、前記スクライブラインに沿って半導体ウエハを分割する
工程とを含む半導体装置の製造方法。
【請求項２】半導体ウエハ上に配置されたテスト用チ
ップ領域に周辺チップ診断回路を設け、前記テスト用チ
ップ領域に電源を供給する電源ラインと、半導体チップ
の良否結果を取り出す信号線と、クロック供給線とを半
導体ウエハのスクライブライン上に配置する工程と、前記周辺チップ診断回路、電源ライン、信号線およびク
ロック供給線を用いて複数の半導体チップを同時に検査
を行うことともにその結果をプロービングにより取り出
す工程と、前記スクライブラインに沿って半導体ウエハを分割する
工程とを含む半導体装置の製造方法。
【請求項３】半導体ウエハのスクライブライン上に半
導体チップ診断回路設けるとともに、この半導体チップ
診断回路に電源を供給する電源ラインと、半導体チップ
の良否結果を取り出す信号線と、クロック供給線とを前
記スクライブライン上に配置する工程と、前記半導体チップ診断回路、電源ライン、信号線および
クロック供給線を用いて複数の半導体チップを同時に検
査を行うとともにその結果をプロービングにより取り出
す工程と、前記スクライブラインに沿って半導体ウエハを分割する
工程とを含む半導体装置の製造方法。
【請求項４】複数の半導体チップ内に個々に設けられ
半導体チップの良否判断を行う自己診断回路と、スクラ
イブライン上に配置され前記半導体チップに電源を供給
する電源ラインおよびクロックを供給するクロック供給
線と、前記スクライブライン上に配置され半導体チップ
の良否結果を取り出す信号線と、この信号線につながれ
て前記半導体チップの良否結果をプロービングにより取
り出すことができる検査用パッドとを備えた半導体ウエ
ハ。
【請求項５】複数の半導体チップに隣接したテスト用
チップ領域に設けられ周辺の半導体チップの良否判断を
行う周辺チップ診断回路と、スクライブライン上に配置
され前記テスト用チップ領域に電源を供給する電源ライ
ンおよびクロックを供給するクロック供給線と、前記ス
クライブライン上に配置され半導体チップの良否結果を
取り出す信号線と、この信号線につながれて複数の半導
体チップの良否結果をプロービングにより取り出すこと
ができる検査用パッドとを備えた半導体ウエハ。
【請求項６】スクライブライン上に設けられ半導体チ
ップの良否判断を行う半導体チップ診断回路と、前記ス
クライブライン上に配置され前記半導体チップ診断回路
に電源を供給する電源ラインおよびクロックを供給する
クロック供給線と、前記スクライブライン上に配置され
半導体チップの良否結果を取り出す信号線と、この信号
線につながれて半導体チップの良否結果をプロービング
により取り出すことができる検査用パッドとを備えた半
導体ウエハ。