JPH06141052A - データ転送方法及びデータ受信回路 - Google Patents
データ転送方法及びデータ受信回路Info
- Publication number
- JPH06141052A JPH06141052A JP4290199A JP29019992A JPH06141052A JP H06141052 A JPH06141052 A JP H06141052A JP 4290199 A JP4290199 A JP 4290199A JP 29019992 A JP29019992 A JP 29019992A JP H06141052 A JPH06141052 A JP H06141052A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- circuit
- period
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、制御用集積回路から複数の集積回
路にデータを転送する場合に、一本の信号線によって転
送できるデータ転送方法を提供する。 【構成】 制御用集積回路８と複数の集積回路９、１
０、１１を単一の信号線１２で接続し、信号線１２上に
３種類の異なった電圧を組み合わせて供給することによ
って、データ、転送クロック、及び、制御信号を送るデ
ータ転送方法である。そのために、第１の期間Ｔ1に転
送すべきデータの各ビットデータに基づいて第１の電圧
ＶCCと第２の電圧ＶCC／２の一方を一本の信号線上に供
給し、第２の期間にＴ2に第３の電圧（接地電圧）を信
号線上に供給し、第１の期間Ｔ1と第２の期間Ｔ2を交互
に信号線上に設けることにより、第２の期間Ｔ2が第１
の期間Ｔ 1に出力されたデータの転送クロック信号とな
る。
路にデータを転送する場合に、一本の信号線によって転
送できるデータ転送方法を提供する。 【構成】 制御用集積回路８と複数の集積回路９、１
０、１１を単一の信号線１２で接続し、信号線１２上に
３種類の異なった電圧を組み合わせて供給することによ
って、データ、転送クロック、及び、制御信号を送るデ
ータ転送方法である。そのために、第１の期間Ｔ1に転
送すべきデータの各ビットデータに基づいて第１の電圧
ＶCCと第２の電圧ＶCC／２の一方を一本の信号線上に供
給し、第２の期間にＴ2に第３の電圧（接地電圧）を信
号線上に供給し、第１の期間Ｔ1と第２の期間Ｔ2を交互
に信号線上に設けることにより、第２の期間Ｔ2が第１
の期間Ｔ 1に出力されたデータの転送クロック信号とな
る。
Description
【０００１】
【産業上の利用分野】本発明は、複数の装置へ必要なデ
ータを与えるためのデータ転送方法、及び、転送された
データを受信するためのデータ受信回路に関する。
ータを与えるためのデータ転送方法、及び、転送された
データを受信するためのデータ受信回路に関する。
【０００２】
【従来の技術】近年、複数の半導体集積回路を内蔵した
システムにおいては、個々の集積回路に必要なデータ
を、制御用集積回路から同一の信号線を用いて、個別に
転送するデータ転送方法が採用されている。従来、上述
のシステムは、図４に示される如く構成され、制御用集
積回路１と各集積回路２、３、４、は、データ線５、ク
ロック線６、及び制御信号線７によって接続されてい
る。ここで、各集積回路２、３、４には、各々独自のア
ドレスコードが設定されており、各集積回路２、３、４
は、転送されたデータに付加されたアドレスが設定され
たアドレスと一致したとき、そのデータを取り込んで使
用している。
システムにおいては、個々の集積回路に必要なデータ
を、制御用集積回路から同一の信号線を用いて、個別に
転送するデータ転送方法が採用されている。従来、上述
のシステムは、図４に示される如く構成され、制御用集
積回路１と各集積回路２、３、４、は、データ線５、ク
ロック線６、及び制御信号線７によって接続されてい
る。ここで、各集積回路２、３、４には、各々独自のア
ドレスコードが設定されており、各集積回路２、３、４
は、転送されたデータに付加されたアドレスが設定され
たアドレスと一致したとき、そのデータを取り込んで使
用している。
【０００３】図５は、図４のシステムにおけるデータ転
送のタイミング図を示すものであり、制御用集積回路１
がデータを転送する場合には、制御信号線７にチップイ
ネーブル信号ＣＥをＨレベルとして出力した状態で、デ
ータ線５にデータＤ0〜ＤnとアドレスＡ0〜Ａ3をシリア
ルに出力し、このデータ線への出力と同期して転送クロ
ックＳＣＫをクロック線６に出力する。そして、データ
Ｄ0〜ＤnとアドレスＡ 0〜Ａ3の転送が終了した時点で、
制御信号線７に出力されたチップイネーブル信号ＣＥを
Ｌレベルとする。このチップイネーブル信号ＣＥの立ち
下がりによって各集積回路２、３、４は、ラッチパルス
を作成し、これにより転送されてきたデータが自分宛の
データか否かを判定し、その結果によってデータを取り
込む。
送のタイミング図を示すものであり、制御用集積回路１
がデータを転送する場合には、制御信号線７にチップイ
ネーブル信号ＣＥをＨレベルとして出力した状態で、デ
ータ線５にデータＤ0〜ＤnとアドレスＡ0〜Ａ3をシリア
ルに出力し、このデータ線への出力と同期して転送クロ
ックＳＣＫをクロック線６に出力する。そして、データ
Ｄ0〜ＤnとアドレスＡ 0〜Ａ3の転送が終了した時点で、
制御信号線７に出力されたチップイネーブル信号ＣＥを
Ｌレベルとする。このチップイネーブル信号ＣＥの立ち
下がりによって各集積回路２、３、４は、ラッチパルス
を作成し、これにより転送されてきたデータが自分宛の
データか否かを判定し、その結果によってデータを取り
込む。
【０００４】このように、データを制御用集積回路１か
ら転送する場合には、データと、データと同期した転送
クロックと、チップイネーブル信号の３種類の信号が必
要になるため、通常は３本の信号線を使用している。図
６は、図５に示されたデータ転送方法を改良したデータ
転送方法を示すタイミング図であり、２本の信号線を使
用してデータを転送するものである。この方法は、クロ
ック線に出力される転送クロックＳＣＫがＨレベルにあ
る期間にデータ線に出力される信号をＨレベルからＬレ
ベルに変化させることによってチップイネーブル信号に
対応するスタート信号と終了信号を作成する方法であ
る。即ち、図６の如く、ａの時点がスタート信号とな
り、その後、転送クロックがＨレベルにある期間は、デ
ータ線に出力されたデータは変化させず、転送クロック
がＬレベルにあるときにデータ線に次のデータを出力
し、データの出力が終了した時には、ｂ点のように転送
クロックをＨレベルにした状態でデータ線の信号をＨレ
ベルに変化させる。このｂ点において終了信号が認識さ
れ、転送されたデータのアドレスが自己に設定されたア
ドレスと一致するか判定され、一致した場合には転送さ
れたデータが取り込まれる。
ら転送する場合には、データと、データと同期した転送
クロックと、チップイネーブル信号の３種類の信号が必
要になるため、通常は３本の信号線を使用している。図
６は、図５に示されたデータ転送方法を改良したデータ
転送方法を示すタイミング図であり、２本の信号線を使
用してデータを転送するものである。この方法は、クロ
ック線に出力される転送クロックＳＣＫがＨレベルにあ
る期間にデータ線に出力される信号をＨレベルからＬレ
ベルに変化させることによってチップイネーブル信号に
対応するスタート信号と終了信号を作成する方法であ
る。即ち、図６の如く、ａの時点がスタート信号とな
り、その後、転送クロックがＨレベルにある期間は、デ
ータ線に出力されたデータは変化させず、転送クロック
がＬレベルにあるときにデータ線に次のデータを出力
し、データの出力が終了した時には、ｂ点のように転送
クロックをＨレベルにした状態でデータ線の信号をＨレ
ベルに変化させる。このｂ点において終了信号が認識さ
れ、転送されたデータのアドレスが自己に設定されたア
ドレスと一致するか判定され、一致した場合には転送さ
れたデータが取り込まれる。
【０００５】図６に示されたデータ転送方法によれば、
制御用集積回路と複数の集積回路を接続する信号線は２
本で済むことになる。
制御用集積回路と複数の集積回路を接続する信号線は２
本で済むことになる。
【０００６】
【発明が解決しようとする課題】図４、図５、及び、図
６に示された如く、従来のデータ転送方法によると、デ
ータを送るための信号線は２本または３本必要であり、
制御用集積回路と複数の集積回路を結ぶ配線が多く、ま
た、データ転送のために集積回路の端子数が２個または
３個占有されてしまう不都合があった。
６に示された如く、従来のデータ転送方法によると、デ
ータを送るための信号線は２本または３本必要であり、
制御用集積回路と複数の集積回路を結ぶ配線が多く、ま
た、データ転送のために集積回路の端子数が２個または
３個占有されてしまう不都合があった。
【０００７】
【課題を解決するための手段】本発明は、上述した点に
鑑みて創作されたものであり、制御用集積回路と複数の
集積回路を単一の信号線で接続し、その信号線上に異な
った３種類の電圧を組み合わせて供給することにより、
データ、転送クロック、及び、制御信号を送るデータ転
送方法である。また、第１の期間に転送すべきデータの
各ビットデータに基づいて第１の電圧と第２の電圧の一
方を一本の信号線上に出力し、第２の期間に前記第１の
電圧と第２の電圧より低い（または高い）第３の電圧を
前記信号線上に出力し、前記第１の期間と前記第２の期
間を交互に前記信号線上に設けることにより、前記第２
の期間が前記第１の期間に出力されたデータの転送クロ
ック信号となるデータ転送方法を提供するものである。
更に、第１の電圧と第２の電圧の間に設定された電圧レ
ベルと信号線上の電圧を比較する第１のレベル判定回路
と、前記第２の電圧と第３の電圧の間に設定された電圧
レベルと前記信号線上の電圧を比較する第２のレベル判
定回路と、該第２のレベル判定回路の出力を遅延する遅
延回路と、前記第１のレベル判定回路の出力により所定
状態を保持し、前記遅延回路の出力によって解除される
保持回路と、該保持回路の出力がデータ入力に接続さ
れ、前記第２のレベル判定回路の出力がクロック入力に
接続されたシフトレジスタを備え、第１の期間に転送す
べきデータの各ビットデータに基づいて前記信号線に出
力された前記第１の電圧あるいは第２の電圧に応じたデ
ータが前記保持回路に保持され、前記第１の期間に続く
第２の期間に前記信号線上に出力された前記第３の電圧
によって前記第２のレベル判定回路から出力される信号
で前記保持回路のデータが前記シフトレジスタに取り込
まれるデータ受信回路を提供するものであり、１本の信
号線によってデータ転送を可能とするものである。
鑑みて創作されたものであり、制御用集積回路と複数の
集積回路を単一の信号線で接続し、その信号線上に異な
った３種類の電圧を組み合わせて供給することにより、
データ、転送クロック、及び、制御信号を送るデータ転
送方法である。また、第１の期間に転送すべきデータの
各ビットデータに基づいて第１の電圧と第２の電圧の一
方を一本の信号線上に出力し、第２の期間に前記第１の
電圧と第２の電圧より低い（または高い）第３の電圧を
前記信号線上に出力し、前記第１の期間と前記第２の期
間を交互に前記信号線上に設けることにより、前記第２
の期間が前記第１の期間に出力されたデータの転送クロ
ック信号となるデータ転送方法を提供するものである。
更に、第１の電圧と第２の電圧の間に設定された電圧レ
ベルと信号線上の電圧を比較する第１のレベル判定回路
と、前記第２の電圧と第３の電圧の間に設定された電圧
レベルと前記信号線上の電圧を比較する第２のレベル判
定回路と、該第２のレベル判定回路の出力を遅延する遅
延回路と、前記第１のレベル判定回路の出力により所定
状態を保持し、前記遅延回路の出力によって解除される
保持回路と、該保持回路の出力がデータ入力に接続さ
れ、前記第２のレベル判定回路の出力がクロック入力に
接続されたシフトレジスタを備え、第１の期間に転送す
べきデータの各ビットデータに基づいて前記信号線に出
力された前記第１の電圧あるいは第２の電圧に応じたデ
ータが前記保持回路に保持され、前記第１の期間に続く
第２の期間に前記信号線上に出力された前記第３の電圧
によって前記第２のレベル判定回路から出力される信号
で前記保持回路のデータが前記シフトレジスタに取り込
まれるデータ受信回路を提供するものであり、１本の信
号線によってデータ転送を可能とするものである。
【０００８】
【作用】上述の手段によれば、第１の期間に出力される
第１の電圧と第２の電圧によって、転送するデータの各
ビットの論理値“０”と“１”が表され、また第１の期
間に続く第２の期間に出力される第３の電圧によって転
送クロック信号が表される。この方法によって転送され
たデータを受信する装置では、第１のレベル判定回路に
よって第１の期間に出力された第１の電圧と第２の電圧
が判定され、その判定結果によって論理値が保持回路に
保持され、また、第２のレベル判定回路によって第２の
期間に出力された第３の電圧が判定されると、その出力
信号によって保持回路に保持された論理値がシフトレジ
スタにシフトされる。更に、第２のレベル判定回路の出
力を遅延する遅延回路の出力によって保持回路の保持状
態がリセットされ、次の第１の期間に出力される電圧に
基づく論理値の保持が準備される。このように１本の信
号線によってデータと転送クロックが転送できる。
第１の電圧と第２の電圧によって、転送するデータの各
ビットの論理値“０”と“１”が表され、また第１の期
間に続く第２の期間に出力される第３の電圧によって転
送クロック信号が表される。この方法によって転送され
たデータを受信する装置では、第１のレベル判定回路に
よって第１の期間に出力された第１の電圧と第２の電圧
が判定され、その判定結果によって論理値が保持回路に
保持され、また、第２のレベル判定回路によって第２の
期間に出力された第３の電圧が判定されると、その出力
信号によって保持回路に保持された論理値がシフトレジ
スタにシフトされる。更に、第２のレベル判定回路の出
力を遅延する遅延回路の出力によって保持回路の保持状
態がリセットされ、次の第１の期間に出力される電圧に
基づく論理値の保持が準備される。このように１本の信
号線によってデータと転送クロックが転送できる。
【０００９】
【実施例】図１は、本発明の実施例を示すブロック図で
あり、制御用集積回路８とこの制御用集積回路８からデ
ータを受け取る複数の集積回路９、１０、１１が１本の
信号線１２によって接続される。制御用集積回路８が複
数の集積回路９、１０、１１にデータを転送する場合に
は、信号線１２上に３種類の異なった電圧を時間的に組
み合わせて供給することによって行う。
あり、制御用集積回路８とこの制御用集積回路８からデ
ータを受け取る複数の集積回路９、１０、１１が１本の
信号線１２によって接続される。制御用集積回路８が複
数の集積回路９、１０、１１にデータを転送する場合に
は、信号線１２上に３種類の異なった電圧を時間的に組
み合わせて供給することによって行う。
【００１０】図３は本発明の実施例を示すデータ転送の
タイミング図であり、図３の（Ａ）を用いて説明する。
本実施例におけるデータ転送は、交互に設けられた第１
の期間Ｔ1及び第２の期間Ｔ2とデータ転送終了後に設け
られた第３の期間Ｔ3から構成される。第１の期間は、
転送すべきデータの各ビットデータを表すものであり、
第１の電圧である電圧ＶCCと第２の電圧である電圧ＶCC
／２が各ビットデータにしたがって出力される。即ち、
ビットデータの論理値が“０”の時には電圧Ｖ CC／２が
選択出力され、ビットデータの論理値が“１”の時には
電圧ＶCCが選択出力される。従って、信号線上の電圧が
ＶCCであるかＶCC／２であるかを判定することによって
ビットデータを認識できる。第１の期間Ｔ1に続く第２
の期間Ｔ2は、第３の電圧である接地電圧を出力するこ
とによって、転送クロック表す。即ち、信号線上の電圧
が接地電圧であることを判定して転送クロックを作成す
ることができる。この第２の期間Ｔ2によって作成され
た転送クロックは、直前の第１の期間Ｔ1に送られたビ
ットデータの同期クロックとなる。データの転送終了後
の第３の期間は、電圧ＶCCと電圧ＶCC／２が交互に複数
回出力される。これにより、転送クロックが検出されな
い状態で、論理値“１”が複数検出されると、データの
ラッチ信号として認識される。
タイミング図であり、図３の（Ａ）を用いて説明する。
本実施例におけるデータ転送は、交互に設けられた第１
の期間Ｔ1及び第２の期間Ｔ2とデータ転送終了後に設け
られた第３の期間Ｔ3から構成される。第１の期間は、
転送すべきデータの各ビットデータを表すものであり、
第１の電圧である電圧ＶCCと第２の電圧である電圧ＶCC
／２が各ビットデータにしたがって出力される。即ち、
ビットデータの論理値が“０”の時には電圧Ｖ CC／２が
選択出力され、ビットデータの論理値が“１”の時には
電圧ＶCCが選択出力される。従って、信号線上の電圧が
ＶCCであるかＶCC／２であるかを判定することによって
ビットデータを認識できる。第１の期間Ｔ1に続く第２
の期間Ｔ2は、第３の電圧である接地電圧を出力するこ
とによって、転送クロック表す。即ち、信号線上の電圧
が接地電圧であることを判定して転送クロックを作成す
ることができる。この第２の期間Ｔ2によって作成され
た転送クロックは、直前の第１の期間Ｔ1に送られたビ
ットデータの同期クロックとなる。データの転送終了後
の第３の期間は、電圧ＶCCと電圧ＶCC／２が交互に複数
回出力される。これにより、転送クロックが検出されな
い状態で、論理値“１”が複数検出されると、データの
ラッチ信号として認識される。
【００１１】このように、１本の信号線上に、電圧
ＶCC、ＶCC／２、及び、接地電圧を組み合わせて出力す
ることによって、データと転送クロックとラッチ信号を
送ることが可能となる。図２は、図１に示されたデータ
転送方法によって転送されたデータを受信するためのデ
ータ受信回路である。データが転送される信号線は入力
端子１３に接続され、入力端子１３は、比較回路１４及
び１５の入力に接続される。比較回路１４は電圧ＶCC／
２とＶCCの間に設定された基準電圧Ｅ1と入力電圧を比
較する回路であり、入力電圧が基準電圧Ｅ1より大きい
場合には電源電圧レベル、即ち、論理“１”を出力し、
小さい場合には接地電圧、即ち、論理“０”を出力す
る。従って、図１に示された第１の期間Ｔ1に出力され
る電圧により、その電圧の示す論理値が判定され、デー
タ信号ＳＤが出力される。一方、比較回路１５は、電圧
ＶCC／２と接地電圧の間に設定された基準電圧Ｅ2と入
力電圧を比較する回路であり、入力電圧が基準電圧より
大きい場合には接地電圧を出力し、小さい場合には電源
電圧を出力する回路である。従って、図３の（Ａ）に示
された第２の期間Ｔ2において接地電圧が出力されるこ
とによって、この期間電源電圧となる転送クロックＳＣ
Ｋが出力される。
ＶCC、ＶCC／２、及び、接地電圧を組み合わせて出力す
ることによって、データと転送クロックとラッチ信号を
送ることが可能となる。図２は、図１に示されたデータ
転送方法によって転送されたデータを受信するためのデ
ータ受信回路である。データが転送される信号線は入力
端子１３に接続され、入力端子１３は、比較回路１４及
び１５の入力に接続される。比較回路１４は電圧ＶCC／
２とＶCCの間に設定された基準電圧Ｅ1と入力電圧を比
較する回路であり、入力電圧が基準電圧Ｅ1より大きい
場合には電源電圧レベル、即ち、論理“１”を出力し、
小さい場合には接地電圧、即ち、論理“０”を出力す
る。従って、図１に示された第１の期間Ｔ1に出力され
る電圧により、その電圧の示す論理値が判定され、デー
タ信号ＳＤが出力される。一方、比較回路１５は、電圧
ＶCC／２と接地電圧の間に設定された基準電圧Ｅ2と入
力電圧を比較する回路であり、入力電圧が基準電圧より
大きい場合には接地電圧を出力し、小さい場合には電源
電圧を出力する回路である。従って、図３の（Ａ）に示
された第２の期間Ｔ2において接地電圧が出力されるこ
とによって、この期間電源電圧となる転送クロックＳＣ
Ｋが出力される。
【００１２】比較回路１４の出力ＳＤは、インバータと
ＮＡＮＤゲートで構成されたＲーＳフリップフロップ１
６のセット入力Ｓに接続されると共に、カウンタ１７の
カウント入力ＣＰに接続される。このＲーＳフリップフ
ロップ１６は、第１の期間Ｔ 1に出力されたビットデー
タを保持するためのもので、後述する転送クロックＳＣ
Ｋの遅延信号ＤＬＹによって、各第１の期間Ｔ1の終了
後にリセットされる。また、カウンタ１７も遅延信号Ｄ
ＬＹによってリセットされるもので、転送クロックＳＣ
Ｋが無い状態で、データ信号ＳＤを計数することによっ
て、第３の期間Ｔ3を判定する。実施例の場合には、カ
ウンタ１７の出力Ｑ1を判定出力としているため、計数
値が「２」となった場合に、ラッチ信号ＬＴＰが出力さ
れる。一方、比較回路１５から出力される転送クロック
ＳＣＫは、遅延回路１８に印加される。遅延回路１８
は、転送クロックＳＣＫを遅延し、遅延されたパルスの
立ち上がりを検出してパルスを遅延信号ＤＬＹとしてＲ
ーＳフリップフロップ１６及びカウンタ１７に出力す
る。また、比較回路１５からの転送クロックＳＣＫは、
シフトレジスタ１９のクロック入力ＣＰに印加される。
ＮＡＮＤゲートで構成されたＲーＳフリップフロップ１
６のセット入力Ｓに接続されると共に、カウンタ１７の
カウント入力ＣＰに接続される。このＲーＳフリップフ
ロップ１６は、第１の期間Ｔ 1に出力されたビットデー
タを保持するためのもので、後述する転送クロックＳＣ
Ｋの遅延信号ＤＬＹによって、各第１の期間Ｔ1の終了
後にリセットされる。また、カウンタ１７も遅延信号Ｄ
ＬＹによってリセットされるもので、転送クロックＳＣ
Ｋが無い状態で、データ信号ＳＤを計数することによっ
て、第３の期間Ｔ3を判定する。実施例の場合には、カ
ウンタ１７の出力Ｑ1を判定出力としているため、計数
値が「２」となった場合に、ラッチ信号ＬＴＰが出力さ
れる。一方、比較回路１５から出力される転送クロック
ＳＣＫは、遅延回路１８に印加される。遅延回路１８
は、転送クロックＳＣＫを遅延し、遅延されたパルスの
立ち上がりを検出してパルスを遅延信号ＤＬＹとしてＲ
ーＳフリップフロップ１６及びカウンタ１７に出力す
る。また、比較回路１５からの転送クロックＳＣＫは、
シフトレジスタ１９のクロック入力ＣＰに印加される。
【００１３】このシフトレジスタ１９は、ＲーＳフリッ
プフロップ１４に保持されたデータを転送クロックＳＣ
Ｋに基づいて順次シフトするものであり、データ転送に
よって送られてくるデータとアドレスデータを保持する
のに十分なビット数を有し、アドレスデータが保持され
るビットの出力Ｑ0〜Ｑ3がアドレス一致検出回路２０に
印加され、また、データが保持されるビットの出力Ｑ4
〜Ｑnがラッチ回路２１に印加される。アドレス一致検
出回路２０は、集積回路毎に設定されたアドレスを有
し、シフトレジスタ１９に保持されたアドレスが設定さ
れたアドレスと一致する場合には、ラッチ信号ＬＴＰに
基づいてラッチ回路２１にラッチクロックＬＣＰを出力
する。具体的には、アドレス一致検出回路１５は、ラッ
チ信号ＬＴＰが印加されるＡＮＤゲートの入力に、シフ
トレジスタ１９の出力Ｑ0〜Ｑ3とその反転信号を選択的
に印加することによって個別のアドレスデータが設定さ
れる。ラッチ回路２１は、ラッチクロックＬＣＰが供給
されたときシフトレジスタ１９のＱ4〜Ｑnに保持された
データをラッチする。
プフロップ１４に保持されたデータを転送クロックＳＣ
Ｋに基づいて順次シフトするものであり、データ転送に
よって送られてくるデータとアドレスデータを保持する
のに十分なビット数を有し、アドレスデータが保持され
るビットの出力Ｑ0〜Ｑ3がアドレス一致検出回路２０に
印加され、また、データが保持されるビットの出力Ｑ4
〜Ｑnがラッチ回路２１に印加される。アドレス一致検
出回路２０は、集積回路毎に設定されたアドレスを有
し、シフトレジスタ１９に保持されたアドレスが設定さ
れたアドレスと一致する場合には、ラッチ信号ＬＴＰに
基づいてラッチ回路２１にラッチクロックＬＣＰを出力
する。具体的には、アドレス一致検出回路１５は、ラッ
チ信号ＬＴＰが印加されるＡＮＤゲートの入力に、シフ
トレジスタ１９の出力Ｑ0〜Ｑ3とその反転信号を選択的
に印加することによって個別のアドレスデータが設定さ
れる。ラッチ回路２１は、ラッチクロックＬＣＰが供給
されたときシフトレジスタ１９のＱ4〜Ｑnに保持された
データをラッチする。
【００１４】図２に示されたデータ受信回路のデータ受
信動作を図３のタイミング図を用いて説明する。データ
を送る場合に、まず、集積回路に送るべきｎビットのデ
ータＤ0〜Ｄn-1を先に送り、次に４ビットのアドレスデ
ータＡ0〜Ａ3を送る。データ受信回路は、電源投入時に
発生する初期リセット信号ＩＮＴによってＲーＳフリッ
プフロップ１６及びカウンタ１７がリセットされた状態
となる。その後、データ転送が開始され最初の第１の期
間Ｔ1に出力された電圧が比較回路１４によって判定さ
れる。信号線の電圧がＶCCであれば、比較回路１４の出
力によってＲーＳフリップフロップ１６がセットされ、
ＶCC／２であればＲーＳフリップフロップ１６はリセッ
ト状態のままである。即ち、前者の場合には論理値
“１”が保持され、後者の場合には論理値“０”が保持
される。そして、第２の期間Ｔ2において、比較回路１
５からの転送クロックＳＣＫが立ち上がると、ＲーＳフ
リップフロップ１６の出力Ｑがシフトレジスタ１９に取
り込まれ、保持される。また、転送クロックＳＣＫの立
ち上がりからやや遅れて発生する遅延信号ＤＬＹによっ
てＲーＳフリップフロップ１６とカウンタ１７がリセッ
トされる。従って、ＲーＳフリップフロップ１６は、次
の第１の期間Ｔ1に出力されるデータを保持する状態に
なり、また、カウンタ１７は、カウント値が「２」に達
する前にリセットされるので、ラッチ信号ＬＴＰが発生
することはない。
信動作を図３のタイミング図を用いて説明する。データ
を送る場合に、まず、集積回路に送るべきｎビットのデ
ータＤ0〜Ｄn-1を先に送り、次に４ビットのアドレスデ
ータＡ0〜Ａ3を送る。データ受信回路は、電源投入時に
発生する初期リセット信号ＩＮＴによってＲーＳフリッ
プフロップ１６及びカウンタ１７がリセットされた状態
となる。その後、データ転送が開始され最初の第１の期
間Ｔ1に出力された電圧が比較回路１４によって判定さ
れる。信号線の電圧がＶCCであれば、比較回路１４の出
力によってＲーＳフリップフロップ１６がセットされ、
ＶCC／２であればＲーＳフリップフロップ１６はリセッ
ト状態のままである。即ち、前者の場合には論理値
“１”が保持され、後者の場合には論理値“０”が保持
される。そして、第２の期間Ｔ2において、比較回路１
５からの転送クロックＳＣＫが立ち上がると、ＲーＳフ
リップフロップ１６の出力Ｑがシフトレジスタ１９に取
り込まれ、保持される。また、転送クロックＳＣＫの立
ち上がりからやや遅れて発生する遅延信号ＤＬＹによっ
てＲーＳフリップフロップ１６とカウンタ１７がリセッ
トされる。従って、ＲーＳフリップフロップ１６は、次
の第１の期間Ｔ1に出力されるデータを保持する状態に
なり、また、カウンタ１７は、カウント値が「２」に達
する前にリセットされるので、ラッチ信号ＬＴＰが発生
することはない。
【００１５】以上の動作を繰り返すことによって、転送
されたデータが順次シフトレジスタ１９にシフトされ
る。そして、アドレスデータの転送が終了すると、シフ
トレジスタ１９の出力Ｑ0〜Ｑ3には、アドレスデータが
出力される状態になる。アドレスデータの転送終了後
は、第３の期間Ｔ3において、信号線をＶCC、ＶCC／
２、ＶCCの順に変化させる。この時、比較回路１４から
“１”、“０”、“１”が順に出力され、カウンタ１７
の計数値が「２」になるため、ラッチ信号ＬＴＰが発生
する。このラッチ信号ＬＴＰにより、アドレス一致検出
回路２０において設定されたアドレスと転送されたアド
レスが一致した場合には、ラッチパルスＬＣＰが発生
し、このラッチパルスＬＣＰの立ち上がりによって、デ
ータがラッチ回路２１に保持され、不一致の場合にはラ
ッチパルスＬＣＰが発生しないので、データはラッチ回
路２１に保持されない。
されたデータが順次シフトレジスタ１９にシフトされ
る。そして、アドレスデータの転送が終了すると、シフ
トレジスタ１９の出力Ｑ0〜Ｑ3には、アドレスデータが
出力される状態になる。アドレスデータの転送終了後
は、第３の期間Ｔ3において、信号線をＶCC、ＶCC／
２、ＶCCの順に変化させる。この時、比較回路１４から
“１”、“０”、“１”が順に出力され、カウンタ１７
の計数値が「２」になるため、ラッチ信号ＬＴＰが発生
する。このラッチ信号ＬＴＰにより、アドレス一致検出
回路２０において設定されたアドレスと転送されたアド
レスが一致した場合には、ラッチパルスＬＣＰが発生
し、このラッチパルスＬＣＰの立ち上がりによって、デ
ータがラッチ回路２１に保持され、不一致の場合にはラ
ッチパルスＬＣＰが発生しないので、データはラッチ回
路２１に保持されない。
【００１６】以上の動作により、一本の信号線上に出力
されたデータが判別され、アドレスが一致した場合に
は、転送されたデータが保持される。
されたデータが判別され、アドレスが一致した場合に
は、転送されたデータが保持される。
【００１７】
【発明の効果】上述の如く、本発明によれば、一本の信
号線上にデータと転送クロックとラッチ信号を、異なっ
た３種類の電圧の組み合わせで送ることが可能となり、
制御用集積回路から複数の集積回路にデータを転送する
ための信号線が一本で済むため、配線が簡単になるとと
もに、データ転送のために占有される集積回路の端子数
が１個で済む利点がある。
号線上にデータと転送クロックとラッチ信号を、異なっ
た３種類の電圧の組み合わせで送ることが可能となり、
制御用集積回路から複数の集積回路にデータを転送する
ための信号線が一本で済むため、配線が簡単になるとと
もに、データ転送のために占有される集積回路の端子数
が１個で済む利点がある。
【図１】本発明の実施例を示すブロック図である。
【図２】本発明の実施例を示す回路図である。
【図３】図１及び図２の動作を示すタイミング図であ
る。
る。
【図４】従来のデータ転送方法を用いたシステムブロッ
ク図である。
ク図である。
【図５】図４に示されたデータ転送方法を示すタイミン
グ図である。
グ図である。
【図６】改良された従来のデータ転送方法を示すタイミ
ング図である。
ング図である。
１３ 入力端子 １４、１５ 比較回路 １６ ＲーＳフリップフロップ １７ カウンタ １８ 遅延回路 １９ シフトレジスタ ２０ アドレス一致検出回路 ２１ ラッチ回路
Claims (6)
- 【請求項１】 制御用集積回路から複数の集積回路にデ
ータを転送するデータ転送方法において、前記制御用集
積回路と前記複数の集積回路を単一の信号線で接続し、
前記信号線上に異なった３種類の電圧の組み合わせによ
ってデータ、転送クロック、及び、制御信号を送ること
を特徴とするデータ転送方法。 - 【請求項２】 第１の期間に転送すべきデータの各ビッ
トデータに基づいて第１の電圧と第２の電圧の一方を一
本の信号線上に供給し、第２の期間に前記第１の電圧と
第２の電圧より低い（または高い）第３の電圧を前記信
号線上に供給し、前記第１の期間と前記第２の期間を交
互に前記信号線上に設けることにより、前記第２の期間
が前記第１の期間に出力されたデータの転送クロック信
号となることを特徴とするデータ転送方法。 - 【請求項３】 前記第１の期間と第２の期間を交互に前
記信号線上に設けることによってデータを転送した後、
前記信号線上に前記第１の電圧と第２の電圧を交互に供
給する第３の期間を設け、該第３の期間が前記データの
ラッチ信号となることを特徴とする請求項２記載のデー
タ転送方法。 - 【請求項４】 第１の電圧と第２の電圧の間に設定され
た電圧レベルと信号線上の電圧を比較する第１のレベル
判定回路と、前記第２の電圧と第３の電圧の間に設定さ
れた電圧レベルと前記信号線上の電圧を比較する第２の
レベル判定回路と、該第２のレベル判定回路の出力を遅
延する遅延回路と、前記第１のレベル判定回路の出力に
より所定状態を保持し、前記遅延回路の出力によって解
除される保持回路と、該保持回路の出力がデータ入力に
接続され、前記第２のレベル判定回路の出力がクロック
入力に接続されたシフトレジスタを備え、第１の期間に
転送すべきデータの各ビットデータに基づいて前記信号
線に供給された前記第１の電圧あるいは第２の電圧に応
じたデータが前記保持回路に保持され、前記第１の期間
に続く第２の期間に前記信号線上に供給された前記第３
の電圧によって前記第２のレベル判定回路から出力され
る信号で前記保持回路のデータが前記シフトレジスタに
取り込まれることを特徴とするデータ受信回路。 - 【請求項５】 前記第１のレベル判定回路の出力が印加
され、前記遅延回路の出力がリセット入力に印加された
カウンタと、該カウンタが所定数になった時の出力で前
記シフトレジスタのデータを保持するラッチ回路を備
え、前記信号線上に前記第１の電圧と第２の電圧が交互
に所定数出力された時、前記シフトレジスタのデータが
ラッチ回路に保持されることを特徴とする請求項４記載
のデータ受信回路。 - 【請求項６】 前記シフトレジスタに取り込まれたデー
タの一部が所定の値であることを検出する検出回路を設
け、該検出回路の検出出力と前記カウンタが所定数にな
った時の出力によって前記ラッチ回路に前記カウンタの
データがラッチされることを特徴とする請求項５記載の
データ受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4290199A JPH06141052A (ja) | 1992-10-28 | 1992-10-28 | データ転送方法及びデータ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4290199A JPH06141052A (ja) | 1992-10-28 | 1992-10-28 | データ転送方法及びデータ受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06141052A true JPH06141052A (ja) | 1994-05-20 |
Family
ID=17753039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4290199A Pending JPH06141052A (ja) | 1992-10-28 | 1992-10-28 | データ転送方法及びデータ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06141052A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336356C (zh) * | 2003-08-08 | 2007-09-05 | 株式会社东芝 | 控制多个设备的系统 |
-
1992
- 1992-10-28 JP JP4290199A patent/JPH06141052A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336356C (zh) * | 2003-08-08 | 2007-09-05 | 株式会社东芝 | 控制多个设备的系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4901076A (en) | Circuit for converting between serial and parallel data streams by high speed addressing | |
| US6658582B1 (en) | Serial interface circuits having improved data transmitting and receiving capability | |
| US6247137B1 (en) | Delaying clock and data signals to force synchronous operation in digital systems that determine phase relationships between clocks with related frequencies | |
| US7409005B2 (en) | High speed data transmitter and transmitting method thereof | |
| US5524112A (en) | Interface apparatus for transferring k*n-bit data packets via transmission of K discrete n-bit parallel words and method therefore | |
| JPH0816896B2 (ja) | スレーブ型インターフェース回路 | |
| KR940002144B1 (ko) | 데이터 전송방식 | |
| JPS6232511B2 (ja) | ||
| JP3540844B2 (ja) | 半導体集積回路 | |
| US5033001A (en) | Dual mode memory read cycle time reduction system which generates read data clock signals from shifted and synchronized trigger signals | |
| JPS6239580B2 (ja) | ||
| US6898722B2 (en) | Parallel data transfer method and system of DDR divided data with associated transfer clock signal over three signal lines | |
| US5878281A (en) | Synchronous serial data transfer device | |
| JPH06141052A (ja) | データ転送方法及びデータ受信回路 | |
| GB2290203A (en) | Communication circuit for performing data transfer | |
| JP2578144B2 (ja) | 並列データポート選択方法及び装置 | |
| JPH11509658A (ja) | 拡張されたチップ選択リセット装置および方法 | |
| JP2003255025A (ja) | 半導体集積回路 | |
| US5414744A (en) | Serial bit input controller | |
| JPH05145519A (ja) | デイジタル相関装置 | |
| JPS61258525A (ja) | 集積電子マルチプレクサ回路 | |
| JP2748069B2 (ja) | フリップフロップ回路 | |
| US6560289B1 (en) | Multi-tick transmission line and data storage element | |
| JPS648384B2 (ja) | ||
| JP3003328B2 (ja) | クロック信号回路 |