JPH06141236A - クロスフェーダ - Google Patents

Abstract

(57)【要約】 【目的】１つの入力信号のシーンチェンジ部に自動でク
ロスフェードを掛ける。 【構成】入力ビデオ信号ＳＡにシーンチェンジが発生す
ると、シーンチェンジ直前の映像信号が第２フレームメ
モリに格納され、以後新たな書き替えが禁止される。こ
のときは混合係数制御回路１７から出力される第１混合
係数Ｋが０から２５６まで徐々に増加し、第２混合係数
（２５６−Ｋ）は２５６から徐々に減少する。第２フレ
ームメモリ１３から繰り返して出力されるシーンチェン
ジ直前の映像信号に、第２混合係数（２５６−Ｋ）が乗
算される。また、第１フレームメモリ１２から出力され
るシーンチェンジ後の映像信号ＳＢには、第１混合係数
Ｋが乗算される。これによってシーンチェンジ直前の映
像信号は徐々に減少し、シーンチェンジ後の映像信号は
徐々に増大してシーンチェンジ直前の映像信号に重畳さ
れる。これで自動的にクロスフェードが掛けられるよう
になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＶＴＲやＬＤなどの
画像再生装置や編集装置などに適用して好適なクロスフ
ェーダに関する。

【０００２】

【従来の技術】従来のクロスフェーダにおいては、少な
くとも２つの独立した例えば映像信号を使用し、片方の
映像信号をフェードアウトしながらもう一方の映像信号
をフェードインすることによって、両者を徐々に入れ替
えるようになっている。

【０００３】このように従来のクロスフェーダは複数の
独立した入力信号を必要としているので、例えばソフト
制作者などが複数の記録映像を編集する際にシーンチェ
ンジ部を決定し、このシーンチェンジ部にクロスフェー
ドを掛けるときに使用されるのが一般的であった。

【０００４】

【発明が解決しようとする課題】ところで、従来は例え
ば市販されているビデオソフトを観ている一般のユーザ
がクロスフェードされていないシーンチェンジ部にクロ
スフェードを掛けたいと思っても、これを簡単に実現す
ることはできなかった。この場合は、シーンチェンジ部
の前後をそれぞれ別個の記録テープに記録し、それから
クロスフェーダでシーンチェンジ部にクロスフェードを
掛けて編集するというように大げさな作業を行なわなけ
ればならず、実際には実現不可能である。

【０００５】このような問題は、ビデオソフトの製作者
が編集を行なう場合にも起こるもので、いったん編集し
たビデオソフトのシーンチェンジ部に新たにクロスフェ
ードを掛ける場合は、最初から編集し直さなければなら
ず手間が掛かって面倒であった。

【０００６】そこでこの発明は、上述したような課題を
解決したものであって、１系統の入力信号のシーンチェ
ンジ部に自動的にクロスフェードを掛けることが可能な
クロスフェーダを提案するものである。

【０００７】

【課題を解決するための手段】上述の課題を解決するた
め、第１発明においては、入力信号を格納する第１の記
憶手段と、第１の記憶手段の出力信号を格納する第２の
記憶手段と、第１の記憶手段の出力信号と第２の記憶手
段の出力信号を所定の混合比で混合する混合手段と、混
合手段の混合比を制御する混合比制御手段を備えたこと
を特徴とするものである。

【０００８】また、第２発明においては、入力信号を格
納する第１の記憶手段と、第１の記憶手段の出力信号を
格納する第２の記憶手段と、第１の記憶手段の出力信号
と第２の記憶手段の出力信号を所定の混合比で混合する
混合手段と、混合手段の混合比を制御する混合比制御手
段と、入力信号のシーンチェンジ部を検出するシーンチ
ェンジ部検出手段とを備え、シーンチェンジ部において
第１及び第２の記憶手段の出力信号を混合するようにし
たことを特徴とするものである。

【０００９】

【作用】図１において、入力ビデオ信号ＳＡ（図２
（Ｂ））は第１フレームメモリ１２で１フレーム遅延さ
れ、その出力信号ＳＢ（図２（Ｃ））が加算器１４に供
給される。ここで、現在の入力ビデオ信号ＳＡから減算
され、その差分信号ａが平均絶対値算出回路１５に供給
される。平均絶対値算出回路１５では、図３に示すよう
に１フレーム分の画素について差分信号ａの絶対値が算
出されると共に、その平均値ｃが算出される。この平均
値ｃは比較回路１６に供給され、ここでしきい値Ｔｈと
比較されてシーンチェンジ信号ｆ（図２（Ｅ））が送出
される。

【００１０】平均値ｃがしきい値Ｔｈより小さい場合、
すなわちシーンチェンジがなく連続的な映像の場合はシ
ーンチェンジ信号ｆ＝０で、平均値ｃがしきい値Ｔｈよ
り大きい場合、すなわちシーンチェンジが発生した場合
はｆ＝１となる。このシーンチェンジ信号ｆは、混合係
数制御回路１７に供給される。ここからライトインヒビ
ット信号Ｗｉｎｈ（図２（Ｆ））、第１混合係数Ｋ（図
２（Ｇ））及び第２混合係数（２５６−Ｋ）（図２
（Ｈ））が出力される。

【００１１】上述のライトインヒビット信号Ｗｉｎｈは
第２フレームメモリ１３に供給される。そしてこれが
「０」のとき、すなわちシーンチェンジがない場合は、
第２フレームメモリ１３の書込が許可される。これによ
って第１フレームメモリ１２の出力信号ＳＢが第２フレ
ームメモリ１３に書き込まれる。

【００１２】また、ライトインヒビット信号Ｗｉｎｈが
「１」のとき、すなわち、シーンチェンジが発生したと
きは、第２フレームメモリ１３の書込が禁止される。し
たがってこの場合は、シーンチェンジ発生直前の映像信
号ＳＢが第２フレームに格納され、これ以降の書き替え
は行なわれずに格納された映像信号が続けて送出される
ようになる。

【００１３】いま、シーンチェンジ部がない映像信号Ｓ
Ａが入力すると、シーンチェンジ信号ｆが「０」である
から、混合係数制御回路１７から送出される第１混合係
数Ｋが「０」になる。したがって、第２加算器２０には
第２フレームメモリ１３の出力信号ＳＣに第２混合係数
（２５６−Ｋ）＝２５６を乗算した信号ＳＣ’が供給さ
れ、これがレベルシフト回路２１でレベルシフトされて
出力ビデオ信号ＳＤ（図２（Ｉ））が出力端子２２に導
出される。

【００１４】ここで、入力ビデオ信号ＳＡにシーンチェ
ンジ部が発生すると、混合係数制御回路１７から送出さ
れるライトインヒビット信号Ｗｉｎｈが「１」となり、
これによって第２フレームメモリ１３の書込が禁止され
る。したがって、第２フレームメモリ１３にはシーンチ
ェンジ直前の映像信号が格納される。また、このときは
第１混合係数Ｋが０から２５６まで徐々に増加する。こ
れに対し、第２混合係数（２５６−Ｋ）は徐々に減少す
る。

【００１５】したがって、図６（ａ）に示すようにシー
ンチェンジ部にクロスフェードのない映像信号がクロス
フェーダ１０に入力されると、同図（ｂ）のようにシー
ンチェンジ直前の映像信号が徐々に弱くなると共に、シ
ーンチェンジ後の映像信号が徐々に濃くなってシーンチ
ェンジ直前の映像信号に重るようになる。

【００１６】

【実施例】続いて、本発明に係わるクロスフェーダの一
実施例について、図面を参照して詳細に説明する。

【００１７】図１は本発明によるクロスフェーダ１０の
系統を示す。以下、このクロスフェーダ１０について、
図２の信号波形を参照して説明する。なお、図２におい
て各信号の中に示した記号Ｆ（ｎ−３）〜Ｆ６はフレー
ム番号を示し、また、記号Ｆａ〜Ｆｅはクロスフェード
されて合成された後のフレームを示す。

【００１８】さて、このクロスフェーダ１０はＶＴＲや
ＬＤなどの画像再生装置（図示せず）に適用されるもの
で、入力端子１１には図２（Ａ）に示すような時間Ｔ
（ｎ−１），Ｔｎ，Ｔ０・・・のタイミングで再生され
たビデオ信号ＳＡ（図２（Ｂ））が入力される。このビ
デオ信号ＳＡは再生信号をＹＣ分離した輝度信号と色差
信号であり、各信号はそれぞれサンプリング周波数ｆｓ
１とｆｓ２で８ビットのディジタル信号にＡ／Ｄ変換さ
れている。このクロスフェーダ１０では、輝度信号と色
差信号の処理方法が同一であるので、ここでは輝度信号
について説明する。

【００１９】入力端子１１に入力したビデオ信号ＳＡは
第１フレームメモリ１２で１フレーム遅延され、この遅
延信号ＳＢ（図２（Ｃ））が第１フレームメモリ１３及
び第１加算器１４に供給される。第１加算器１４には現
在の入力ビデオ信号ＳＡも供給され、このビデオ信号Ｓ
Ａから遅延信号ＳＢが減算されて差分信号ａが求められ
る。ここでは、各画素毎に差分信号ａが求められる。

【００２０】この差分信号ａは平均絶対値算出回路１５
に供給される。図３は平均絶対値算出回路１５の系統図
である。同図において、第１加算器１４から出力された
差分信号ａは平均絶対値算出回路１５の絶対値検出回路
３１に供給され、ここで絶対値が検出される。この絶対
値は加算器３２に供給されて１フレーム分の絶対値総和
ｂが算出される。この絶対値総和ｂは次の平均値算出回
路３３において、１フレームの画素数で除算されること
によってその平均値ｃが求められる。

【００２１】この平均絶対値ｃは前後のフレームにおけ
る輝度信号のレベルの差を示すもので、例えばシーンチ
ェンジ部のように前後のフレームの画像が異なる程、平
均絶対値ｃは大きくなる。平均絶対値ｃはシフトレジス
タ３４に供給され、ここで１フレームに一回のタイミン
グで発生するフレームクロックＣＫ１によってラッチさ
れ、これが比較回路１６（図１）に供給される。

【００２２】なお、ここでは、全画素の差分信号ａを算
出しているが、代表画素の差分信号ａを算出するように
すれば、ハードウェアの回路規模を簡略化することが可
能になる。また、本例では次の処理を簡易化するため、
差分信号ａの平均絶対値ｃを算出しているが、これを省
略して絶対値総和ｂを用いてこれ以降の処理をすること
も可能である。

【００２３】さて、比較回路１６では平均絶対値ｃとし
きい値Ｔｈとが比較され、これによってシーンチェンジ
信号ｆのレベルが決定される。ここでは、平均絶対値ｃ
の方が大きい場合、すなわちシーンチェンジの部分では
シーンチェンジ信号ｆ＝１となり、平均絶対値ｂの方が
小さい場合、すなわちシーンが連続している場合はシー
ンチェンジ信号ｆ＝０となる。このシーンチェンジ信号
ｆは混合係数制御回路１７に供給される。

【００２４】図４は混合係数制御回路１７の構成を示
し、図５はその信号波形を示す。図４において、比較回
路１６から供給されたシーンチェンジ信号ｆ（図５
（Ｂ））は混合係数制御回路１７のモノマルチ４１に入
力され、ここで抵抗器ＲとコンデンサＣによる時定数で
パルス幅が広げられた後（図５（Ｃ））シフトレジスタ
４２に供給される。そして、ここでフレームクロックＣ
Ｋ１のタイミングでラッチされてライトインヒビット信
号Ｗｉｎｈ（図５（Ｄ））が送出される。このライトイ
ンヒビット信号Ｗｉｎｈは、本例では３０フレーム分
（１秒）の幅となり第２フレームメモリ１３に供給され
る。

【００２５】また、シーンチェンジ信号ｆはシフトレジ
スタ４３及びナンド回路４４にも供給され、ここで１画
素毎に発生する画素クロックＣＫ２のタイミングで立ち
上がり微分されてクリア信号ｇ（図５（Ｅ））が出力さ
れる。このクリア信号ｇのタイミングでカウンタ４５が
「０」から１／３０秒毎に「１」ずつカウントを開始す
る。このカウント値Ｔ（図５（Ｆ））は第１ＲＯＭ４６
及び第２ＲＯＭ４７に供給される。

【００２６】そして、第１ＲＯＭ４６からはカウント値
Ｔに比例して大きくなる第１混合係数Ｋ（図５（Ｇ））
が読み出され、第２ＲＯＭ４７からは第２混合係数（Ｎ
−Ｋ）（図５（Ｈ））が読み出される。なお、ここでは
８ビットで表現可能な階調数２５６を第２混合係数（Ｎ
−Ｋ）のＮに代入して第２混合係数（２５６−Ｋ）とす
る。Ｎは任意に設定可能である。

【００２７】第１混合係数Ｋと第２混合係数（２５６−
Ｋ）はそれぞれシフトレジスタ４８，４９でラッチされ
て出力される。そして、第１混合係数Ｋは第１掛算器１
８に供給され、第２混合係数（２５６−Ｋ）は第２掛算
器１９に供給される。また、第２ＲＯＭからはカウント
値Ｔ＝０が入力したタイミングで「１」となるカウント
イネーブル信号Ｅ（図５（Ｉ））が出力され、これが所
定の期間ここでは３０フレームの期間だけ維持される。
カウントイネーブル信号Ｅはカウンタ４５に供給され、
これによって３０フレームの期間、すなわちカウント値
Ｔが「２９」になるまでカウンタ４５がカウントを行な
うようになる。

【００２８】さて図１において、いまシーンチェンジ信
号ｆ＝０、つまり連続的なシーンの場合はライトインヒ
ビット信号Ｗｉｎｈ＝０となり、これによって、第２フ
レームメモリ１３の書込が許可される。そして第１フレ
ームメモリ１２の出力信号ＳＢが第２フレームメモリ１
３に書き込まれる。

【００２９】また、第１掛算器１８には、第１混合係数
Ｋと第１フレームメモリ１２の出力信号ＳＢが供給さ
れ、ここで両者が乗算されてその出力信号ＳＢ’が第２
加算器２０に供給される。一方、第２掛算器１９には第
２混合係数（２５６−Ｋ）と第２フレームメモリ１３の
出力信号ＳＣが供給され、ここで両者が乗算されてその
出力信号ＳＣ’が第２加算器２０に供給される。

【００３０】連続的なシーンの場合は、第１混合係数Ｋ
＝０、第２混合係数（２５６−Ｋ）＝２５６であり、第
１掛算器１８の出力信号ＳＢ’は「０」となるから第２
加算器２０からは第２掛算器１９の出力、すなわち第２
フレームメモリ１３の出力信号ＳＣに第２混合係数（２
５６−Ｋ）（＝２５６）を掛けた信号ＳＣ’だけが出力
され、次にレベルシフト回路２１で係数（１／２５６）
が掛けられてレベルシフトされ、これが出力ビデオ信号
ＳＤ（図２（Ｉ））として出力端子２２に導出される。
この出力ビデオ信号ＳＤがモニタ（図示せず）に供給さ
れて画像が表示される。

【００３１】ここで、入力ビデオ信号ＳＡにシーンチェ
ンジが発生すると比較回路１６から出力されるシーンチ
ェンジ信号ｆ＝１になり、ライトインヒビット信号Ｗｉ
ｎｈ＝１になる。これによって、第２フレームメモリ１
３の書込が禁止される。したがって、これ以降は第２フ
レームメモリ１３の内容が更新されずに、シーンチェン
ジ直前に格納された映像信号ＳＣ（図２（Ｄ）、フレー
ムＦｎ）が連続的に出力される。

【００３２】また、この時には係数制御回路１７の第１
ＲＯＭ４６から出力される第１混合係数Ｋ（図２
（Ｇ））はカウンタ４５から出力されるカウント値Ｔが
増えるにしたがって、すなわち時間の経過に伴って
「０」から徐々に大きくなり、３０フレーム分の時間が
経過したとき「２５６」になる。つまり、第１混合係数
Ｋは１フレーム毎に「２５６／３０」だけ増大する。こ
れに対して第２混合係数（２５６−Ｋ）（図２（Ｈ））
は１フレーム毎に「２５６／３０」だけ減少し、３０フ
レーム分の時間が経過すると「０」になる。

【００３３】つまり、シーンチェンジが発生したときに
は、その直前のシーンのビデオ信号ＳＢ（図２（Ｃ）、
フレームＦｎ）が第２フレームメモリ１３に格納される
と共に、シーンチェンジ後に連続的に変化するシーンの
ビデオ信号ＳＡ（図２（Ｂ）、フレームＦ０，Ｆ１，Ｆ
２・・・）が１フレーム毎に第１フレームメモリ１２に
格納される。そして、第１フレームメモリ１２の出力信
号ＳＢと第２フレームメモリ１３の出力信号ＳＣが、第
１掛算器１８と第２掛算器１９とにおいて１フレーム毎
に変化する第１混合係数Ｋと第２混合係数（２５６−
Ｋ）によって加重平均され、これがレベルシフト回路２
１を介して出力されるようになる。

【００３４】いま、１系統の入力信号のシーンチェンジ
部にクロスフェードが掛かっていない場合は、図６
（ａ）に示すようにシーンチェジ前の映像信号とシーン
チェジ後の映像信号が明確に別れており、これをモニタ
に映し出すと急激に画面が変化したようになる。

【００３５】この映像信号を上述のクロスフェーダ１０
で処理すると、同図（ｂ）に示すようにシーンチェンジ
直前の映像信号が徐々に減少すると共に、シーンチェン
ジ後の映像信号が徐々に増加する。これをモニタに供給
すると、まず、シーンチェンジ直前の画像だけが静止状
態で映し出されこれが徐々に薄くなると共に、シーンチ
ェンジ後の連続的に変化する画像が徐々に濃くなってシ
ーンチェンジ直前の画像に重ねられ、１秒後にはシーン
チェンジ後の画像だけが映しだされるようになる。

【００３６】このクロスフェーダ１０では、上述のよう
に１系統の入力ビデオ信号ＳＡのシーンチェンジ部を検
出し、このシーンチェンジ部に自動的にクロスフェード
が掛けられるので、例えば１本のビデオソフトをモニタ
ーで見ながらそのシーンチェンジ部にクロスフェードを
自動的に掛けるようなことが可能になる。

【００３７】

【発明の効果】以上説明したように、本発明のクロスフ
ェーダは入力信号のシーンチェンジ部を検出し、シーン
チェンジ直前の映像信号とシーンチェンジ後の映像信号
の混合比を制御してシーンチェンジ直前の映像信号から
シーンチェンジ後の映像信号に徐々に入れ替えるように
したものである。

【００３８】したがって本発明によれば、簡単な構成で
１系統の入力信号のシーンチェンジ部に自動的にクロス
フェードを掛けることが可能になるので、一般のユーザ
が市販のビデオソフトを観るときにシーンチェンジ部に
クロスフェードを掛けたり、また、ビデオソフトの製作
者が一旦完成した編集テープのシーンチェンジ部に新た
にクロスフェードを掛ける場合でも、新たに編集し直す
ことなく簡単にクロスフェードを掛けることが可能にな
るなどの効果がある。

【図面の簡単な説明】

【図１】本発明に係わるクロスフェーダ１０の系統図で
ある。

【図２】本発明に係わるクロスフェーダ１０の信号波形
図である。

【図３】平均絶対値算出回路１５の系統図である。

【図４】混合係数制御回路１７の系統図である。

【図５】混合係数制御回路１７の信号系統図である。

【図６】クロスフェードの有無による信号の相違を説明
する図である。

【符号の説明】

１０ クロフェーダ １２ 第１フレームメモリ １３ 第２フレームメモリ １５ 平均絶対値算出回路 １６ 比較回路 １７ 混合係数制御回路 １８ 第１掛算器 １９ 第２掛算器 ３１ 絶対値検出回路 ３３ 平均値算出回路 ４１ モノマルチ ４４ ナンド回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 真史 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 堀士 賢 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号を格納する第１の記憶手段と、 上記第１の記憶手段の出力信号を格納する第２の記憶手
   段と、 上記第１の記憶手段の出力信号と上記第２の記憶手段の
   出力信号を所定の混合比で混合する混合手段と、 上記混合手段の混合比を制御する混合比制御手段を備え
   たことを特徴とするクロスフェーダ。
2. 【請求項２】 入力信号を格納する第１の記憶手段と、 上記第１の記憶手段の出力信号を格納する第２の記憶手
   段と、 上記第１の記憶手段の出力信号と上記第２の記憶手段の
   出力信号を所定の混合比で混合する混合手段と、 上記混合手段の混合比を制御する混合比制御手段と、 上記入力信号のシーンチェンジ部を検出するシーンチェ
   ンジ部検出手段とを備え、上記シーンチェンジ部におい
   て上記第１及び第２の記憶手段の出力信号を混合するよ
   うにしたことを特徴とするクロスフェーダ。
3. 【請求項３】 上記混合比制御手段は、上記第１の記憶
   手段の出力信号の混合割合と上記第２の記憶手段の出力
   信号の混合割合とを相補的に変化させるようになされて
   いることを特徴とする請求項１または請求項２記載のク
   ロスフェーダ。