JPH0614562A - Snubber circuit - Google Patents

Snubber circuit

Info

Publication number
JPH0614562A
JPH0614562A JP4169732A JP16973292A JPH0614562A JP H0614562 A JPH0614562 A JP H0614562A JP 4169732 A JP4169732 A JP 4169732A JP 16973292 A JP16973292 A JP 16973292A JP H0614562 A JPH0614562 A JP H0614562A
Authority
JP
Japan
Prior art keywords
capacitor
snubber
diode
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4169732A
Other languages
Japanese (ja)
Inventor
Masateru Igarashi
征輝 五十嵐
Masakazu Gekitou
政和 鷁頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP4169732A priority Critical patent/JPH0614562A/en
Publication of JPH0614562A publication Critical patent/JPH0614562A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】 【目的】電圧形インバータ等のスナバ回路におけるスナ
バダイオードとして高価で損失の大きい高圧ダイオード
に代わり高速・低耐圧のダイオードを用い装置の高効率
化,小形化,低価格化を図る。 【構成】スイッチング回路2の直流入力端子間に設けら
れるスナバ回路1Bをスナバコンデンサ31、2直列の
スナバダイオード42,43、放電抵抗52,53で構
成し、抵抗52,53をダイオード42,43の分圧抵
抗としても利用する。またスイッチング回路2の直流端
子バーをスナバダイオード42,43の放熱板としても
利用する。
(57) [Abstract] [Purpose] A high-speed, low-voltage diode is used as a snubber diode in a snubber circuit such as a voltage-source inverter instead of a high-voltage diode that is expensive and has a large loss. Try. [Structure] The snubber circuit 1B provided between the DC input terminals of the switching circuit 2 is composed of a snubber capacitor 31, two snubber diodes 42 and 43 in series, and discharge resistors 52 and 53, and the resistors 52 and 53 are connected to the diodes 42 and 43. Also used as a voltage dividing resistor. The DC terminal bar of the switching circuit 2 is also used as a heat sink for the snubber diodes 42, 43.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は高電圧の直流電源をスイ
ッチング半導体素子からなるスイッチング回路を介し高
周波で繰返し開閉して交流又は直流の電力を変換出力す
る電力変換回路としてのインバータやチョッパのスナバ
回路に関し、特にスナバ用ダイオードとして低耐圧のダ
イオードを直列接続して用いるスナバ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a snubber for an inverter or a chopper as a power conversion circuit for repeatedly opening and closing a high-voltage DC power supply at a high frequency through a switching circuit composed of switching semiconductor elements to convert and output AC or DC power. More particularly, the present invention relates to a snubber circuit in which low withstand voltage diodes are connected in series as a snubber diode.

【0002】なお以下各図において同一の符号は同一も
しくは相当部分を示す。
In the following figures, the same reference numerals indicate the same or corresponding parts.

【0003】[0003]

【従来の技術】図6はインバータにおける従来のスナバ
回路の構成例を示す。同図において、直流の電源端子
P,N間に設けられたコンデンサ11には、交流出力端
子間に負荷61が接続されてなるスイッチング回路2が
並列接続されると共に、このスイッチング回路2の直流
端子間には、コンデンサ31とダイオード41との直列
回路からなり、且つこのダイオード41と並列に(端子
81,82間に)抵抗51を持つスナバ回路1が設けら
れている。なお71はこのインバータ内の直流母線の配
線のインダクタンスである。またこの図6の例ではスイ
ッチング回路2はトランジスタ21,22,23,24
でブリッジインバータを構成している。
2. Description of the Related Art FIG. 6 shows a configuration example of a conventional snubber circuit in an inverter. In the figure, a switching circuit 2 in which a load 61 is connected between AC output terminals is connected in parallel to a capacitor 11 provided between DC power supply terminals P and N, and a DC terminal of this switching circuit 2 is connected. A snubber circuit 1 including a series circuit of a capacitor 31 and a diode 41 and having a resistor 51 in parallel with the diode 41 (between terminals 81 and 82) is provided therebetween. Reference numeral 71 is the inductance of the wiring of the DC bus in this inverter. Further, in the example of FIG. 6, the switching circuit 2 includes transistors 21, 22, 23 and 24.
It constitutes a bridge inverter.

【0004】このような回路構成において(トランジス
タ21,24をオンし、トランジスタ22,23をオフ
する動作)→(トランジスタ21,24をオフし、トラ
ンジスタ22,23をオフする動作)→(トランジスタ
21,24をオフし、トランジスタ22,23をオンす
る動作)→(トランジスタ21,24をオフし、トラン
ジスタ22,23をオフする動作)の各動作を上記矢印
の順に行うことを繰り返すことにより、スイッチング回
路2の出力には交流電圧V1が供給される。
In such a circuit configuration (operation of turning on transistors 21 and 24 and turning off transistors 22 and 23) → (operation of turning off transistors 21 and 24 and turning off transistors 22 and 23) → (transistor 21 , 24 is turned off and the transistors 22 and 23 are turned on) → (operations of turning off the transistors 21 and 24 and turning off the transistors 22 and 23) are repeated in the order indicated by the arrows to perform switching. The alternating voltage V1 is supplied to the output of the circuit 2.

【0005】ところでトランジスタ21,22がオン、
かつトランジスタ22,23がオフの状態からトランジ
スタ21,24がオフ、かつトランジスタ22,23が
オフの状態に変化したとすると、トランジスタ21,2
4には、配線インダクタンス71とトランジスタ21,
24のターンオフ時のdi/dtによって決まる電圧が
トランジスタ21,24の電圧を高める方向に印加され
る。同様に、トランジスタ21,24がオフ、かつトラ
ンジスタ22,23がオンの状態からトランジスタ2
1,24がオフ、かつトランジスタ22,23がオフの
状態に移行した時もトランジスタ22,23の電圧を高
める方向の電圧が印加される。この時トランジスタ21
〜24に印加される電圧を許容値以下に抑えるため、コ
ンデンサ31とダイオード41の直列回路をスイッチン
グ回路2の直流端子間に並列に接続し、またダイオード
41の端子81と端子82とに抵抗51を接続してなる
スナバ回路1が設けられている。
By the way, the transistors 21 and 22 are turned on,
If the transistors 21 and 24 are turned off and the transistors 22 and 23 are turned off from the transistors 22 and 23 being off, the transistors 21 and 24 are turned off.
4, a wiring inductance 71, a transistor 21,
A voltage determined by di / dt when the transistor 24 is turned off is applied in a direction of increasing the voltage of the transistors 21 and 24. Similarly, the transistors 21 and 24 are turned off, and the transistors 22 and 23 are turned on.
Even when the transistors 1 and 24 are turned off and the transistors 22 and 23 are turned off, the voltage for increasing the voltage of the transistors 22 and 23 is applied. At this time, the transistor 21
In order to suppress the voltage applied to 24 to less than the allowable value, a series circuit of the capacitor 31 and the diode 41 is connected in parallel between the DC terminals of the switching circuit 2, and the resistor 81 is connected to the terminals 81 and 82 of the diode 41. A snubber circuit 1 formed by connecting

【0006】図6のスナバ回路1の動作は、トランジス
タ21,24がオン、かつトランジスタ22,23がオ
フの状態からトランジスタ21,24がオフ、かつトラ
ンジスタ22,23がオフの状態に変化した場合、配線
インダクタンス71に流れていた電流は、配線インダク
タンス71→コンデンサ31→端子82→ダイオード4
1→端子81→コンデンサ11→配線インダクタンス7
1の経路に転流し、配線インダクタンス71に蓄積され
たエネルギがコンデンサ31に移される。次にコンデン
サ31→配線インダクタンス71→コンデンサ11→端
子81→抵抗51→端子82→コンデンサ31の経路で
電流が流れ、コンデンサ31に蓄えられたエネルギは抵
抗51によって消費される。トランジスタ21,24が
オフ、かつトランジスタ22,23がオンの状態からト
ランジスタ21,24がオフ、かつトランジスタ22,
23がオフの状態に移行した時も同様である。
The operation of the snubber circuit 1 in FIG. 6 is performed when the transistors 21, 24 are turned on and the transistors 22, 23 are turned off from the transistors 21, 24 turned off and the transistors 22, 23 are turned off. The current flowing through the wiring inductance 71 is the wiring inductance 71 → capacitor 31 → terminal 82 → diode 4
1 → terminal 81 → capacitor 11 → wiring inductance 7
The energy commutated to the path 1 and stored in the wiring inductance 71 is transferred to the capacitor 31. Next, a current flows through the route of capacitor 31 → wiring inductance 71 → capacitor 11 → terminal 81 → resistor 51 → terminal 82 → capacitor 31, and the energy stored in capacitor 31 is consumed by resistor 51. Since the transistors 21 and 24 are off and the transistors 22 and 23 are on, the transistors 21 and 24 are off and the transistors 22 and 24 are off.
The same applies when 23 is turned off.

【0007】[0007]

【発明が解決しようとする課題】図6のスナバ回路1で
はスイッチング回路の直流電圧が高い場合、スナバ用ダ
イオード41に高耐圧のダイオードを使用しなければな
らない。しかし高耐圧のダイオードはスイッチング損失
が大きく、スナバ回路が大形化する。また高耐圧のダイ
オードは高価であるため、装置の価格を増大させるとい
った問題がある。
In the snubber circuit 1 of FIG. 6, when the DC voltage of the switching circuit is high, a high breakdown voltage diode must be used as the snubber diode 41. However, a high breakdown voltage diode has a large switching loss, and the snubber circuit becomes large. Further, since the high breakdown voltage diode is expensive, there is a problem that the cost of the device is increased.

【0008】そこでこの発明の課題は、高速・低耐圧ダ
イオードを使用し、スイッチング損失を小さくし、さら
にダイオードの冷却構造を安価に構成し、装置を小形且
つ低価格化し得るスナバ回路を選択することにある。
Therefore, an object of the present invention is to select a snubber circuit which uses a high-speed, low-breakdown voltage diode, reduces switching loss, constructs a cooling structure for the diode at low cost, and makes the device compact and inexpensive. It is in.

【0009】[0009]

【課題を解決するための手段】前記の課題を解決するた
めに、請求項1のスナバ回路は、入力側又は出力側の直
流端子間に第1のコンデンサ(11,301など)を備
え、直流電源をスイッチング半導体素子を介し繰返し開
閉して交流又は直流の電力を変換出力する(電圧形イン
バータ又はチョッパなどの)電力変換回路(スイッチン
グ回路2など)において、前記第1のコンデンサと電力
変換回路との間に、且つ第1のコンデンサと並列に設け
られるスナバ回路であって、順方向に直列接続され、か
つ夫々並列に放電抵抗(52,53など)を持つ複数の
ダイオード(42,43など)と、第2のコンデンサ
(31など)とを直列接続してなるものとする。
In order to solve the above-mentioned problems, the snubber circuit according to claim 1 is provided with a first capacitor (11, 301, etc.) between DC terminals on the input side or the output side, In a power conversion circuit (switching circuit 2 or the like) (such as a voltage source inverter or chopper) that repeatedly opens and closes a power supply through a switching semiconductor element to output AC or DC power, the first capacitor and the power conversion circuit A plurality of diodes (42, 43, etc.) that are provided in parallel between the first capacitor and the first capacitor and are connected in series in the forward direction and each have a discharge resistance (52, 53, etc.) in parallel. And a second capacitor (31 or the like) are connected in series.

【0010】また請求項2のスナバ回路では、請求項1
に記載のスナバ回路において、前記ダイオードは前記第
2のコンデンサの両端に夫々1つづつ設けられたもので
あるようにする。また請求項3のスナバ回路は、請求項
2に記載のスナバ回路において、前記第1,第2のコン
デンサを夫々2直列のコンデンサ(12,13および3
2,33など)で構成し、この2直列のコンデンサの中
央の接続点(87,88など)同士の間に抵抗(91な
ど)を接続したものとする。
According to the snubber circuit of claim 2,
In the snubber circuit described in the paragraph [1], one diode is provided at each end of the second capacitor. A snubber circuit according to a third aspect is the snubber circuit according to the second aspect, wherein the first and second capacitors are two series capacitors (12, 13 and 3 respectively).
2, 33, etc.), and a resistor (91, etc.) is connected between the connection points (87, 88, etc.) at the center of the two series capacitors.

【0011】また請求項4のスナバ回路では、請求項2
又は請求項3のスナバ回路において、前記ダイオードは
自身が接続される前記電力変換回路の直流端子(83,
85など)へ熱放散可能なように取付けられてなるもの
であるようにする。
According to the snubber circuit of claim 4, claim 2
Alternatively, in the snubber circuit according to claim 3, the diode is a DC terminal (83,
85, etc.) so that heat can be dissipated.

【0012】[0012]

【作用】スナバ用ダイオードに高速・低耐圧のダイオー
ドを直列接続して使用することにより、スイッチング損
失を小さくする。また、2つのスナバ用ダイオードを夫
々スイッチング回路の両端の直流端子バーに取り付ける
ことにより、この直流端子バーが放熱板の役割を果たし
スナバ用ダイオードを冷却するようにする。さらに、各
スナバ用ダイオードに夫々並列に放電用抵抗を接続しこ
の放電用抵抗がスナバ用ダイオードの分圧抵抗の役割も
果たすようにする。
[Function] The switching loss is reduced by using a high-speed, low-voltage diode connected in series to the snubber diode. Further, by mounting the two snubber diodes on the DC terminal bars at both ends of the switching circuit, the DC terminal bars serve as a heat sink and cool the snubber diodes. Further, a discharging resistor is connected in parallel to each snubber diode, and this discharging resistor also functions as a voltage dividing resistor of the snubber diode.

【0013】[0013]

【実施例】次に図1ないし図5を用いて本発明の実施例
を説明する。図1は本発明の第1の(請求項3に関わ
る)実施例を示す。同図において図6との相違点は、コ
ンデンサ11に代わりコンデンサ12とコンデンサ13
との直列回路をスイッチング回路2と並列に接続した点
と、またコンデンサ31,ダイオード41および抵抗5
1によって構成されるスナバ回路1に代わりダイオード
42,コンデンサ32,コンデンサ33およびダイオー
ド43をこの順に直列接続した直列回路をスイッチング
回路2の直流端子間に接続し、またダイオード42の端
子83,84間に抵抗52を、ダイオード43の端子8
5,86間に抵抗53を、コンデンサ12,13の相互
の接続端子87とコンデンサ32,33の相互の接続端
子88との間に抵抗91を夫々接続してスナバ回路1A
を構成した点である。
Embodiments of the present invention will be described below with reference to FIGS. FIG. 1 shows a first embodiment (related to claim 3) of the present invention. 6 is different from FIG. 6 in that instead of the capacitor 11, a capacitor 12 and a capacitor 13 are used.
And a point where a series circuit of is connected in parallel with the switching circuit 2, and the capacitor 31, the diode 41 and the resistor 5
In place of the snubber circuit 1 constituted by 1, a series circuit in which a diode 42, a capacitor 32, a capacitor 33 and a diode 43 are serially connected in this order is connected between the DC terminals of the switching circuit 2 and between the terminals 83 and 84 of the diode 42. A resistor 52 to the terminal 8 of the diode 43.
A snubber circuit 1A by connecting a resistor 53 between the capacitors 5 and 86 and a resistor 91 between the mutual connecting terminal 87 of the capacitors 12 and 13 and the mutual connecting terminal 88 of the capacitors 32 and 33, respectively.
Is the point that was configured.

【0014】図1のスナバ回路1Aの動作は、トランジ
スタ21,24がオン、かつトランジスタ22,23が
オフの状態から→トランジスタ21,24がオフ、かつ
トランジスタ22,23がオフの状態に変化すると、配
線インダクタンス71に流れていた電流は、配線インダ
クタンス71→端子83→ダイオード42→端子84→
コンデンサ32→端子88→コンデンサ33→端子86
→ダイオード43→端子85→コンデンサ13→端子8
7→コンデンサ12→配線インダクタンス71の経路に
転流し、配線インダクタンス71に蓄えられていたエネ
ルギがコンデンサ32,33に移る。次にコンデンサ3
3→端子88→コンデンサ32→端子84→抵抗52→
端子83→配線インダクタンス71→コンデンサ12→
端子87→コンデンサ13→端子85→抵抗53→端子
86→コンデンサ33の経路で電流が流れ、コンデンサ
32,33に蓄えられたエネルギは抵抗52,53によ
って消費される。
The operation of the snubber circuit 1A shown in FIG. 1 changes from the state where the transistors 21 and 24 are on and the transistors 22 and 23 are off to the state where the transistors 21 and 24 are off and the transistors 22 and 23 are off. The current flowing through the wiring inductance 71 is the wiring inductance 71 → terminal 83 → diode 42 → terminal 84 →
Capacitor 32 → Terminal 88 → Capacitor 33 → Terminal 86
→ diode 43 → terminal 85 → capacitor 13 → terminal 8
The commutation of 7 → capacitor 12 → wiring inductance 71 is performed, and the energy stored in the wiring inductance 71 is transferred to the capacitors 32 and 33. Next capacitor 3
3 → terminal 88 → capacitor 32 → terminal 84 → resistor 52 →
Terminal 83 → wiring inductance 71 → capacitor 12 →
A current flows through the route of terminal 87 → capacitor 13 → terminal 85 → resistor 53 → terminal 86 → capacitor 33, and the energy stored in capacitors 32 and 33 is consumed by resistors 52 and 53.

【0015】またこの時、抵抗52,53に流れる電流
はダイオード42,43の漏れ電流の10倍以上であ
り、さらに抵抗52,53の抵抗値を同じとすれば、ダ
イオード42,43の逆印加電圧を均等分圧することが
できる。例えばダイオード42,43の漏れ電流を10
μA〜100μA程度とすると、この回路において抵抗
52,53は放電用抵抗であるため抵抗値は数Ωが選ば
れ、抵抗52,53に流れる電流は10A程度となる。
この結果、抵抗52,53はダイオード42,43の分
圧抵抗としての役割も果たす。トランジスタ21,24
がオフ、かつトランジスタ22,23がオンの状態から
トランジスタ21,24がオフ、かつトランジスタ2
2,23がオフの状態に移行した時も同様である。さら
に、抵抗91はコンデンサ32,33の容量差に起因す
る振動電流を抑える役割を果たす。この場合、コンデン
サ32の静電容量をC32(F)、配線インダクタンスを
L(H)とすると、抵抗91の抵抗値R91が、R91>2
(L/C321/2 を満足することで振動電流はなくな
る。
At this time, the current flowing through the resistors 52 and 53 is 10 times or more the leakage current of the diodes 42 and 43. Further, if the resistance values of the resistors 52 and 53 are the same, reverse application of the diodes 42 and 43 is performed. The voltage can be divided evenly. For example, if the leakage current of the diodes 42 and 43 is 10
If it is set to about μA to 100 μA, the resistors 52 and 53 in this circuit are discharge resistors, so the resistance value is selected to be several Ω, and the current flowing through the resistors 52 and 53 is about 10 A.
As a result, the resistors 52 and 53 also serve as voltage dividing resistors for the diodes 42 and 43. Transistors 21, 24
Is off and transistors 22 and 23 are on, transistors 21 and 24 are off, and transistor 2 is on.
The same applies when 2 and 23 are turned off. Further, the resistor 91 plays a role of suppressing an oscillating current caused by the capacitance difference between the capacitors 32 and 33. In this case, assuming that the capacitance of the capacitor 32 is C 32 (F) and the wiring inductance is L (H), the resistance value R 91 of the resistor 91 becomes R 91 > 2.
The oscillating current disappears when (L / C 32 ) 1/2 is satisfied.

【0016】図5は図1の回路の機械的構造を示し、請
求項4に関わる発明の実施例に相当する。図5において
501は図1のトランジスタ21,23を一体としたト
ランジスタモジュール、502は同じく図1のトランジ
スタ22,24を一体としたトランジスタモジュールで
あり、この2つのトランジスタモジュール501,50
2は共通の直流電源端子バーP,Nに結合されている。
また401,402は図1のスナバ回路1Aを同構成の
2つの並列の回路で実現するものとしたスナバモジュー
ルで、601,602は夫々このスナバモジュールの直
流電源端子バーP,Nに対する接続端子である。
FIG. 5 shows the mechanical structure of the circuit of FIG. 1 and corresponds to an embodiment of the invention according to claim 4. In FIG. 5, 501 is a transistor module in which the transistors 21 and 23 of FIG. 1 are integrated, and 502 is a transistor module in which the transistors 22 and 24 of FIG. 1 are also integrated.
2 is connected to a common DC power supply terminal bar P, N.
Reference numerals 401 and 402 denote snubber modules in which the snubber circuit 1A of FIG. 1 is realized by two parallel circuits having the same configuration. Reference numerals 601 and 602 respectively denote connection terminals for the DC power supply terminal bars P and N of the snubber module. is there.

【0017】図5に示すように、スナバモジュール40
1はトランジスタモジュール501の直近に、スナバモ
ジュール402はトランジスタモジュール502の直近
に夫々取り付けられている。そしてダイオード42のア
ノードをスナバモジュール401の接続端子601に、
ダイオード43のカソードをスナバモジュール401の
接続端子602に取り付けることにより、スナバモジュ
ール401の接続端子601、602およびPバー、N
バーがダイオード42,43の放熱板の役割を果たす。
As shown in FIG. 5, the snubber module 40
1 is installed in the immediate vicinity of the transistor module 501, and the snubber module 402 is installed in the immediate vicinity of the transistor module 502. Then, the anode of the diode 42 is connected to the connection terminal 601 of the snubber module 401,
By attaching the cathode of the diode 43 to the connection terminal 602 of the snubber module 401, the connection terminals 601, 602 of the snubber module 401 and P bar, N
The bar serves as a heat dissipation plate for the diodes 42 and 43.

【0018】図2は本発明の第2の(請求項1,2に関
わる)実施例を示す。同図において図6との相違点は、
コンデンサ31,ダイオード41および抵抗51によっ
て構成されるスナバ回路1に代わりダイオード42,コ
ンデンサ31およびダイオード43をこの順に直列接続
した直列回路をスイッチング回路2の直流端子間に接続
し、またダイオード42の端子83と84の間に抵抗5
2を、ダイオード43の端子85と86の間に抵抗53
を各々接続してスナバ回路1Bを構成するようにした点
である。
FIG. 2 shows a second embodiment (related to claims 1 and 2) of the present invention. In the figure, the difference from FIG. 6 is that
Instead of the snubber circuit 1 configured by the capacitor 31, the diode 41 and the resistor 51, a series circuit in which a diode 42, a capacitor 31 and a diode 43 are serially connected in this order is connected between the DC terminals of the switching circuit 2 and the terminal of the diode 42. Resistor 5 between 83 and 84
2 is a resistor 53 between terminals 85 and 86 of diode 43.
Are connected to form a snubber circuit 1B.

【0019】図2のスナバ回路1Bの動作は、トランジ
スタ21,24がオン、かつトランジスタ22,23が
オフの状態からトランジスタ21,24がオフ、トラン
ジスタ22,23がオフの状態に変化すると、配線イン
ダクタンス71に流れていた電流は、配線インダクタン
ス71→端子83→ダイオード42→端子84→コンデ
ンサ31→端子86→ダイオード43→端子85→コン
デンサ11→配線インダクタンス71の経路に転流し、
配線インダクタンス71に蓄えられていたエネルギがコ
ンデンサ31に移る。次にコンデンサ31→端子84→
抵抗52→端子83→配線インダクタンス71→コンデ
ンサ11→端子85→抵抗53→端子86→コンデンサ
31の経路で電流が流れ、コンデンサ31に蓄えられた
エネルギは抵抗52,53によって消費される。またこ
の時、抵抗52,53に流れる電流はダイオード42,
43の漏れ電流の10倍以上であり、さらに抵抗52,
53の抵抗値を同じとすれば、ダイオード42,43の
電圧を均等分圧することができる。ダイオード42,4
3の漏れ電流を10μA〜100μA程度とすると、こ
の回路において抵抗52,53は放電用抵抗であるため
抵抗値は数Ωが選ばれ、抵抗52,53に流れる電流は
数10A程度となる。この結果、抵抗52,53はダイ
オード42,43の分圧抵抗としての役割も果たす。ト
ランジスタ21,24がオフ、かつトランジスタ22,
23がオンの状態からトランジスタ21,24がオフ、
かつトランジスタ22,23がオフの状態に移行した時
も同様である。
The operation of the snubber circuit 1B of FIG. 2 is such that when the transistors 21 and 24 are turned on and the transistors 22 and 23 are turned off, the transistors 21 and 24 are turned off and the transistors 22 and 23 are turned off. The current flowing in the inductance 71 is diverted to the route of the wiring inductance 71 → terminal 83 → diode 42 → terminal 84 → capacitor 31 → terminal 86 → diode 43 → terminal 85 → capacitor 11 → wiring inductance 71,
The energy stored in the wiring inductance 71 is transferred to the capacitor 31. Next, capacitor 31 → terminal 84 →
A current flows through a route of resistor 52 → terminal 83 → wiring inductance 71 → capacitor 11 → terminal 85 → resistor 53 → terminal 86 → capacitor 31, and the energy stored in capacitor 31 is consumed by resistors 52 and 53. At this time, the current flowing through the resistors 52 and 53 is the diode 42,
Is more than 10 times the leakage current of 43, and the resistance 52,
If the resistance value of 53 is the same, the voltages of the diodes 42 and 43 can be equally divided. Diode 42,4
If the leakage current of No. 3 is about 10 μA to 100 μA, the resistors 52 and 53 in this circuit are discharge resistors, so a resistance value of several Ω is selected, and the current flowing through the resistors 52 and 53 is about several tens A. As a result, the resistors 52 and 53 also serve as voltage dividing resistors for the diodes 42 and 43. The transistors 21 and 24 are off, and the transistor 22 and
Transistors 21 and 24 are turned off when 23 is turned on,
The same is true when the transistors 22 and 23 are turned off.

【0020】図3は本発明の第3の(請求項1,2に関
わる)実施例を示す。同図において図2との相違点は、
スイッチング回路2として、ブリッジインバータに代わ
りトランジスタ201とダイオード202とを直列接続
した降圧チョッパ回路を用いた点と、またスイッチング
回路2の出力側に直流リアクトル101と負荷61との
直列回路を接続した点である。
FIG. 3 shows a third embodiment (related to claims 1 and 2) of the present invention. The difference between FIG. 2 and FIG.
As the switching circuit 2, a step-down chopper circuit in which a transistor 201 and a diode 202 are connected in series is used instead of a bridge inverter, and a point in which a series circuit of a DC reactor 101 and a load 61 is connected to the output side of the switching circuit 2. Is.

【0021】このような回路構成においてトランジスタ
201がオンの時、コンデンサ11の直流電圧が負荷6
1と直流リアクトル101に印加され、負荷61に直流
電力を供給すると同時に直流リアクトル101はエネル
ギを蓄積する。次にトランジスタ201がオンからオフ
に変化すると、負荷電流はダイオード202に転流し、
直流リアクトル101に蓄積されたエネルギが負荷61
に放出される。このようにトランジスタ201がオン,
オフを繰り返すことにより、負荷61には直流電源電圧
より低い直流電圧が供給される。トランジスタ201が
オンからオフに、またはダイオード202がオンからオ
フに変化した時、スナバ回路1Bは図2と同じ動作を
し、トランジスタ201とダイオード202の印加電圧
を許容値以下に抑える働きをする。
In such a circuit configuration, when the transistor 201 is on, the DC voltage of the capacitor 11 is applied to the load 6
1 and the DC reactor 101, DC power is supplied to the load 61, and the DC reactor 101 accumulates energy at the same time. Next, when the transistor 201 changes from on to off, the load current is diverted to the diode 202,
The energy accumulated in the DC reactor 101 is applied to the load 61.
Is released to. In this way, the transistor 201 turns on,
By repeating turning off, a DC voltage lower than the DC power supply voltage is supplied to the load 61. When the transistor 201 changes from on to off or the diode 202 changes from on to off, the snubber circuit 1B operates in the same manner as in FIG. 2 and serves to suppress the applied voltage of the transistor 201 and the diode 202 to be equal to or less than the allowable value.

【0022】図4は本発明の第4の(請求項1,2に関
わる)実施例を示す。同図において図2との相違点は、
スイッチング回路2として、ブリッジインバータに代わ
りダイオード202とトランジスタ201とを直列接続
した昇圧チョッパ回路を用いた点と、またスイッチング
回路2の入力端子89に直流リアクトル101を接続
し、スイッチング回路2の出力端子間にスナバ回路1B
とコンデンサ301と負荷61とを順次並列に接続した
点である。
FIG. 4 shows a fourth embodiment (related to claims 1 and 2) of the present invention. The difference between FIG. 2 and FIG.
As the switching circuit 2, a step-up chopper circuit in which a diode 202 and a transistor 201 are connected in series instead of a bridge inverter is used, and a DC reactor 101 is connected to an input terminal 89 of the switching circuit 2, and an output terminal of the switching circuit 2 is connected. Snubber circuit 1B in between
The point is that the capacitor 301 and the load 61 are sequentially connected in parallel.

【0023】このような回路構成において、トランジス
タ201がオンの時、入力の直流電圧が直流リアクトル
101に印加され、リアクトル101はエネルギを蓄積
する。次にトランジスタ201がオンからオフに変化す
ると、直流リアクトル101に蓄えられていたエネルギ
ならびに直流入力からのエネルギはダイオード202を
介してコンデンサ301に放出される。コンデンサ30
1は電力を平滑する働きをし、負荷61に一定の直流電
力を供給する。このような回路においてトランジスタ2
01がオン,オフを繰り返すことにより、負荷61には
直流電源電圧より高い直流電圧が供給される。
In such a circuit configuration, when the transistor 201 is on, the input DC voltage is applied to the DC reactor 101, and the reactor 101 accumulates energy. Next, when the transistor 201 changes from on to off, the energy stored in the DC reactor 101 and the energy from the DC input are released to the capacitor 301 via the diode 202. Capacitor 30
1 serves to smooth the electric power and supplies a constant DC electric power to the load 61. Transistor 2 in such a circuit
By repeating ON and OFF of 01, a DC voltage higher than the DC power supply voltage is supplied to the load 61.

【0024】この図4においてもトランジスタ201が
オンからオフまたはダイオード202がオンからオフに
変化した時、図2の入力のコンデンサ11が図4の出力
のコンデンサ301に置き代わっただけで、スナバ回路
1Bは図2と同様な動作をし、ダイオード202とトラ
ンジスタ201の印加電圧を許容値以下に抑える働きを
する。
Also in FIG. 4, when the transistor 201 changes from on to off or the diode 202 changes from on to off, the input capacitor 11 in FIG. 2 is replaced by the output capacitor 301 in FIG. 1B operates in the same manner as in FIG. 2 and has a function of suppressing the applied voltage of the diode 202 and the transistor 201 to be equal to or lower than an allowable value.

【0025】[0025]

【発明の効果】本発明によればスナバ用ダイオードを複
数個直列にし、この各ダイオードに夫々放電抵抗を並列
接続するように構成したので、スナバ用ダイオードに高
速・低耐圧のものが使用でき、また放電抵抗を分圧抵抗
とすることができるため、スナバ回路の発生損失が減少
し、装置を高効率化し、また小形化できる。さらに、ス
ナバ用ダイオードをスイッチング回路の直流端子バーに
取り付けるようにしたので、スナバ用ダイオードの放熱
フィンが不要となり、装置構造を簡単化し装置を低価格
化することができる。
According to the present invention, a plurality of snubber diodes are connected in series, and the discharge resistors are connected in parallel to the respective diodes, so that the snubber diodes of high speed and low withstand voltage can be used. In addition, since the discharge resistance can be a voltage dividing resistance, the loss generated in the snubber circuit is reduced, and the device can be made highly efficient and miniaturized. Further, since the snubber diode is attached to the DC terminal bar of the switching circuit, the heat dissipating fin of the snubber diode is unnecessary, and the device structure can be simplified and the device cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例としての回路図FIG. 1 is a circuit diagram as a first embodiment of the present invention.

【図2】本発明の第2の実施例としての回路図FIG. 2 is a circuit diagram of a second embodiment of the present invention.

【図3】本発明の第3の実施例としての回路図FIG. 3 is a circuit diagram as a third embodiment of the present invention.

【図4】本発明の第4の実施例としての回路図FIG. 4 is a circuit diagram of a fourth embodiment of the present invention.

【図5】図1の回路の機械的構造図5 is a mechanical structural diagram of the circuit of FIG.

【図6】従来の回路図FIG. 6 is a conventional circuit diagram.

【符号の説明】[Explanation of symbols]

1A スナバ回路 1B スナバ回路 2 スイッチング回路 11 コンデンサ 12 コンデンサ 13 コンデンサ 21 トランジスタ 22 トランジスタ 23 トランジスタ 24 トランジスタ 31 コンデンサ 32 コンデンサ 33 コンデンサ 42 ダイオード 43 ダイオード 52 抵抗 53 抵抗 61 負荷 71 配線インダクタンス 83 端子 84 端子 85 端子 86 端子 87 端子 88 端子 89 端子 91 抵抗 101 直流リアクトル 201 トランジスタ 202 ダイオード 301 コンデンサ 401 スナバモジュール 402 スナバモジュール 501 トランジスタモジュール 502 トランジスタモジュール 601 スナバモジュール接続端子(P側) 602 スナバモジュール接続端子(N側) 1A snubber circuit 1B snubber circuit 2 switching circuit 11 capacitor 12 capacitor 13 capacitor 21 transistor 22 transistor 23 transistor 24 transistor 31 capacitor 32 capacitor 33 capacitor 42 diode 43 diode 52 resistor 53 resistor 61 load 71 wiring inductance 83 terminal 84 terminal 85 terminal 86 terminal 87 terminals 88 terminals 89 terminals 91 resistance 101 DC reactor 201 transistor 202 diode 301 capacitor 401 snubber module 402 snubber module 501 transistor module 502 transistor module 601 snubber module connection terminal (P side) 602 snubber module connection terminal (N side)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】入力側又は出力側の直流端子間に第1のコ
ンデンサを備え、直流電源をスイッチング半導体素子を
介し繰返し開閉して交流又は直流の電力を変換出力する
電力変換回路において、 前記第1のコンデンサと電力変換回路との間に、且つ第
1のコンデンサと並列に設けられるスナバ回路であっ
て、 順方向に直列接続され、かつ夫々並列に放電抵抗を持つ
複数のダイオードと、第2のコンデンサとを直列接続し
てなることを特徴とするスナバ回路。
1. A power conversion circuit comprising a first capacitor between input-side or output-side DC terminals, which repeatedly opens and closes a DC power supply through a switching semiconductor element to convert and output AC or DC power. A snubber circuit provided between the first capacitor and the power conversion circuit and in parallel with the first capacitor, the plurality of diodes being connected in series in a forward direction and each having a discharge resistance in parallel; A snubber circuit characterized by being connected in series with the capacitor of.
【請求項2】請求項1に記載のスナバ回路において、前
記ダイオードは前記第2のコンデンサの両端に夫々1つ
づつ設けられたものであることを特徴とするスナバ回
路。
2. The snubber circuit according to claim 1, wherein one diode is provided at each end of the second capacitor.
【請求項3】請求項2に記載のスナバ回路において、前
記第1,第2のコンデンサを夫々2直列に構成し、この
2直列のコンデンサの中央の接続点同士の間に抵抗を接
続したことを特徴とするスナバ回路。
3. The snubber circuit according to claim 2, wherein each of the first and second capacitors is formed in two series, and a resistor is connected between the connection points at the center of the two series capacitors. Snubber circuit characterized by.
【請求項4】請求項2又は請求項3に記載のスナバ回路
において、前記ダイオードは自身が接続される前記電力
変換回路の直流端子へ熱放散可能なように取付けられて
なるものであることを特徴とするスナバ回路。
4. The snubber circuit according to claim 2 or 3, wherein the diode is mounted so as to dissipate heat to a DC terminal of the power conversion circuit to which the diode is connected. The characteristic snubber circuit.
JP4169732A 1992-06-29 1992-06-29 Snubber circuit Pending JPH0614562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4169732A JPH0614562A (en) 1992-06-29 1992-06-29 Snubber circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4169732A JPH0614562A (en) 1992-06-29 1992-06-29 Snubber circuit

Publications (1)

Publication Number Publication Date
JPH0614562A true JPH0614562A (en) 1994-01-21

Family

ID=15891827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4169732A Pending JPH0614562A (en) 1992-06-29 1992-06-29 Snubber circuit

Country Status (1)

Country Link
JP (1) JPH0614562A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304673A (en) * 1997-04-25 1998-11-13 Hitachi Ltd Power converter discharge circuit
JP2003061365A (en) * 2001-08-09 2003-02-28 Toshiba Corp Power converter
JP2004096974A (en) * 2002-09-04 2004-03-25 Yaskawa Electric Corp Snubber module and power converter
JPWO2008075418A1 (en) * 2006-12-20 2010-04-02 三菱電機株式会社 3-level power converter
CN102025262A (en) * 2010-11-04 2011-04-20 中电普瑞科技有限公司 Absorption circuit of high-power electronic device
WO2012073571A1 (en) * 2010-12-01 2012-06-07 株式会社安川電機 Power conversion device
WO2014038299A1 (en) * 2012-09-10 2014-03-13 日立オートモティブシステムズ株式会社 Power semiconductor module
CN111509965A (en) * 2019-01-30 2020-08-07 富士电机株式会社 Buffer device and power conversion device
JP2020198734A (en) * 2019-06-04 2020-12-10 富士電機株式会社 Power conversion device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304673A (en) * 1997-04-25 1998-11-13 Hitachi Ltd Power converter discharge circuit
JP2003061365A (en) * 2001-08-09 2003-02-28 Toshiba Corp Power converter
JP2004096974A (en) * 2002-09-04 2004-03-25 Yaskawa Electric Corp Snubber module and power converter
WO2004027966A1 (en) * 2002-09-04 2004-04-01 Kabushiki Kaisha Yaskawa Denki Snubber module and power conversion device
GB2408857A (en) * 2002-09-04 2005-06-08 Yaskawa Denki Seisakusho Kk Snubber module and power conversion device
GB2408857B (en) * 2002-09-04 2005-11-30 Yaskawa Denki Seisakusho Kk Snubber module and power conversion apparatus
US7177128B2 (en) 2002-09-04 2007-02-13 Kabushiki Kaisha Yaskawa Denki Snubber module and power conversion device
JPWO2008075418A1 (en) * 2006-12-20 2010-04-02 三菱電機株式会社 3-level power converter
CN102025262A (en) * 2010-11-04 2011-04-20 中电普瑞科技有限公司 Absorption circuit of high-power electronic device
WO2012073571A1 (en) * 2010-12-01 2012-06-07 株式会社安川電機 Power conversion device
CN103238269A (en) * 2010-12-01 2013-08-07 株式会社安川电机 Power conversion device
JPWO2012073571A1 (en) * 2010-12-01 2014-05-19 株式会社安川電機 Power converter
CN103238269B (en) * 2010-12-01 2015-06-24 株式会社安川电机 Power conversion device
WO2014038299A1 (en) * 2012-09-10 2014-03-13 日立オートモティブシステムズ株式会社 Power semiconductor module
CN111509965A (en) * 2019-01-30 2020-08-07 富士电机株式会社 Buffer device and power conversion device
JP2020198734A (en) * 2019-06-04 2020-12-10 富士電機株式会社 Power conversion device

Similar Documents

Publication Publication Date Title
JP2674341B2 (en) Snubber circuit of power converter
EP0379346B1 (en) Power conversion unit and module for its construction
US6775162B2 (en) Self-regulated cooling system for switching power supplies using parasitic effects of switching
US6597590B2 (en) 3-Level inverter apparatus
EP0834212B1 (en) Converter circuit, circuitry having at least one switching device and circuit module
US7009828B2 (en) Semiconductor switching device
US5535114A (en) Power converter
CN1309155C (en) Switching power supply circuit and inverter device
US20170117820A1 (en) Semiconductor device
JPH0614562A (en) Snubber circuit
JP2017189026A (en) Three-level power converter circuit
JP2957407B2 (en) Three-level inverter device
CN101728935B (en) Power switch device
JPH07312878A (en) Snubber circuit of 3-level inverter
JP2003259657A (en) Power converter
KR102471286B1 (en) power converter
US6605980B2 (en) Synchronous rectifier circuit
JPH01209951A (en) Power conversion device
JP7492180B1 (en) Power Conversion Equipment
JP3553396B2 (en) Semiconductor element stack and power converter
JPWO2021074981A1 (en) DC / DC converter device
EP4432537A1 (en) Apparatus having series-connected switching devices
JP6998104B2 (en) Power converter
JPH1169832A (en) Inverter device
JP2529659B2 (en) Snubber circuit of self-extinguishing type switching element