JPH0614718B2

JPH0614718B2 - 映像デ−タ転送方式

Info

Publication number: JPH0614718B2
Application number: JP59095126A
Authority: JP
Inventors: 善一郎原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-05-11
Filing date: 1984-05-11
Publication date: 1994-02-23
Anticipated expiration: 2009-02-23
Also published as: JPS60237774A

Description

【発明の詳細な説明】［発明の技術分野］この発明は、メモリおよび制御回路を有した表示部を複
数個並べて構成した大画面表示装置に係るもので、特に
各表示ユニット内のメモリに映像データを転送する方式
に関するものである。

［従来技術］従来の大画面表示装置として第４図に示す構成のものが
ある。図において、(1)は表示素子をマトリクス状に配
列した表示部、(2)はメモリ、(3)は表示データを表示部
画素のオン・オフ信号に変換するコントロール部、(4)
は映像信号をAD変換するAD変換部、(5),(6)はそれぞれ
メモリの書込み、読出しコントロール部、(7)はCPUを示
し、上記表示部(1)は電球あるいはCRT等の表示素子をマ
トリクス状に多数並べて表示パネルを構成する。

上記構成において、メモリ(2)へ書込まれた表示データ
はコントロール部(3)において画素のオン・オフ信号へ
変換され、各画素のオン・オフを制御するようになさ
れ、各画素は、オン・オフの２状態しか表示できないの
で、映像信号のような中間調の表示が必要な場合には、
メモリ(2)から各画素の映像信号を所要時間間隔毎に所
要回数読出し、対応する画素のオン・オフを制御するこ
とによって、各画素のオンとなる累積時間を画素に対応
する映像信号の振幅に比例せしめて、中間調を表示する
ようになれさている。ここで、映像信号はAD変換部(4)
にてAD変換されて逐次メモリ(2)へ書込まれるが、表示
のためのデータ読出しのタイミングを妨げないように書
込み、読出しコントロール部(5),(6)において調整され
る。

ここで、上記書込みコントロール部(5)、及び読出しコ
ントロール部(6)の詳細を第７図、及び第８図に従って
説明する。第７図は書込みコントロール部(5)の構成図
であり、先ず、メモリに与えるアドレス信号としては、
同期分離回路より分離出力された水平同期信号と垂直同
期信号のそれぞれを水平、垂直アドレスカウンタに入力
し、各カウンタ出力を水平アドレス、垂直アドレスとし
てメモリに入力する。そして、メモリはタイミング発生
部より出力されたタイミング信号に同期して上記アドレ
スにデータを書込む。

又、第８図は読出しコントロール部であり、タイミング
発生部より出力されたタイミング信号に同期して、アド
レカウンタより出力されるメモリの読出しアドレスより
データを読出す。ここで、読出しコントロール部(6)で
は、メモリの読出しは、１回の書込みに対して複数回の
読出しが行われる。

書込みコントロール部(5)と読出しコントロール部(6)が
メモリへの書込み、あるいは読出しを行うためには、そ
れぞれがメモリをアクセスするタイミングを調停する必
要がある。ここで、調停の方法として読出し期間と書込
み期間を時分割で割り当てる方法がとられる。

ところで、このような表示装置において、大画面化、あ
るいは表示品質向上のために表示部(1)の画素数が増え
た場合や、各画素の持つデータ量が増えた場合等には、
所要時間内のメモリ読出し回数が増え、メモリ(2)のア
クセスタイムが間に合わなくなる等の問題が生じる。こ
のような問題を解決するためにはメモリ(2)を複数に分
割し、並列に読出す方法が有効である。

第５図は、表示部(1)を、メモリ(2)とともに複数の表示
ユニット(8)に分割した例で、また第６図は表示ユニッ
ト(8)内の構成を示す。各ユニット(8)内にはメモリ(2)
を有しており、表示を行うためにメモリ(2)は定期的に
読出される。メモリ(2)の読出し回数は表示部(1)の画素
数に比例するため、各表示ユニット(8)毎にメモリ(2)を
持たせると、それぞれメモ(2)の読出しタイミングは楽
になる。

一方、AD変換された映像信号はケーブルを介して各表示
ユニット(8)へ転送される。この転送速度は映像信号の
サンプリング速度に依存しているが、一般に高速であ
る。従って各表示ユニット(8)内のメモリ(2)の読出しタ
イミングを妨げずにデータを書込むことが困難となる。

メモリ(2)の読出しと書込みを調整する方法としては、
メモリ(2)を２フィールド分設け、１フィールド分にデ
ータの書込みが行われている間、他の１フィールド分は
読出しを行い、フィールド毎にメモリ(2)を切換えて使
用するという方法が知られている。

しかるに、各表示ユニット(8)内にメモリ(2)を分割して
設ける方式において、このようにメモリ(2)を２フィー
ルド分ずつ設けることは表示ユニット(8)の部品実装点
数が増え、コスト的に好ましくない。

［発明の概要］この発明は上記のような問題を解決するためになれさた
もので、分割された表示部内のメモリへ映像データを良
好に転送することができる転送方式を提供することを目
的とする。

［発明の実施例］以下、この発明の実施例について従来装置と同一部分は
同一符号を付して説明する。第１図において、表示部
(1)は縦に例えば３個に分割してあり３個の表示ブロッ
ク(9)から構成され、各表示ブロック(9)は、３個の表示
ユニット(8)と電源装置(14)より構成される。ここで、
各表示ユニット(8)は、第６図に示すように、表示部
(1)、メモリ(2)、メモリ読出しコントロール回路(6)、
および画素のオン・オフコントロール回路(3)より成
り、映像信号は、AD変換され、バスを介して表示ブロッ
クと同数設けられたバッファメモリBM1〜BM3(10)を経由
し、それぞれ対応する表示ブロック(9)へ転送されるよ
うになされている。

しかして、各表示ユニット(8)内では、メモリ(2)へ書込
まれたデータを表示するために周期的にメモリ(2)を読
出している。一方、AD変換された表示データを直接各表
示ユニット(8)へ書込むと、メモリの読出しを妨げてし
まうので、途中にバッファメモリBM1〜BM3(10)を表示ブ
ロック(9)と同数設け各バッファメモリBM1〜BM3(10)か
らそれぞれ対応する表示ブロック(9)へバス(11)を介し
て並列に転送する。こうすることにより、各表示ユニッ
ト(8)へデータを転送する速度を遅くすることができ、
各表示ユニット内のメモリ(2)の読出しを妨げることな
く、データの書込みが可能となる。

データ転送速度を遅くすることによって各表示ユニット
(8)内で、メモリの読出しを妨げずにデータの書込みが
行えることを第２図で説明する。第２図において、(a)
はバッファメモリBM1〜BM3(10)が無い場合、(b)はバッ
ファメモリBM1〜BM3(10)を設け、データの転送速度を遅
くした場合を示す。各表示ユニット(8)ではデータを表
示するためにメモリ(2)を周期的に読出す。一方、表示
を更進するためにメモリ(2)へのデータ書込みが行われ
る。従って第２図のR/Wタイミングで示すように、メモ
リ(2)の読出しと書込みが時分割で切り替わる。Ｒで示
した期間は、メモリ(2)の読出しが行われ、Ｗで示した
期間は、メモリ(2)への書込みが行われるものとする。
第５図に示すようにバッファメモリ(10)が無い場合は、
表示データはデータのサンプリング速度に依存し、第２
図(a)に示すようにt₁,t₂,T₃…のタイミングで各表示ユ
ニット(8)へ転送されるが、この速度は一般に高速であ
り、第２図にＷで示した期間、つまり表示ユニット内で
データ書込みのために割当てられた期間、データを安定
に保持し、メモリ(2)へ書込むことが困難となる。そこ
で、第１図に示すように、３個のバッファメモリBM1〜B
M3(10)を設け、これらから各表示ブロック(9)並列にデ
ータを転送し、第２図(b)にt₁′，t₂′，t₃′…で示す
ように、データの転送速度を遅くすることができる。こ
うすることによって、表示ユニット(8)内の書込みのた
めに割当てられた期間、転送すべきデータを十分保持す
ることができるため、メモリ(2)へ書込みが容易に行う
ことができる。

次に、バッファメモリBM1〜BM3(10)のデータ書込み、読
出しのタイミングについて説明すると、第３図は表示部
(1)の分割と水平走査期間の分割の対応、および各バッ
ファメモリBM1〜BM3(10)へのデータ書込みとバッファメ
モリBM1〜BM3(10)から各表示ブロック(9)へのデータ転
送タイミングの関係を示す。(a)は第１図に示した表示
部(1)の分割に対応した表示の分割、(b)は表示の分割に
対応した映像信号の水平走査期間Ｈの分割、(c)はデー
タのバッファメモリBM1〜BM3(10)への書込みとバッファ
メモリから対応する各表示ブロックへのデータ転送のタ
イミングを示す。この第３図(c)において、例えばW₁の
期間に映像信号のH₁の期間の信号をAD変換し、バスを介
してバッファメモリBM1へ書込むことにより、P1の期間
にはW₁の期間に書込まれたデータを逐次読出し、バッフ
ァメモリBM1から対応する表示ブロックへバス(11)を介
してデータを転送することになる。バッファメモリBM2,
BM3についても同様にそれぞれ映像信号のH₂,H₃の期間の
信号をW₂,W₃の期間に書込み、P₂,P₃の期間にそれぞれ対
応する表示ブロック(9)へ転送する。こうしてAD変換さ
れたデータはバッファメモリBM1〜BM3(10)を介すること
によりデータの転送速度を低速化できるので、各表示ユ
ニット(8)内に分割されたメモリ(2)のデータ読出しと書
込みのタイミング調整が容易となる。

各バッファメモリBM1〜BM3(10)から出力される信号はバ
ス(11)を介して各表示ブロック(9)へ転送される。各表
示ブロック(9)では信号をバッファ(12)で受け、波形整
形して各表示ユニット(8)へバスを介して転送する。こ
こで、(13)は信号波形のみだれを防止するための終端装
置である。

［発明の効果］以上のようにこの発明によれば、表示部を各表示ブロッ
クに分割し、各表示ブロックに対応してバッファメモリ
を設けるとともに、１水平走査期間を時間分割し、デー
タ書込み期間と読出し期間に分け、バッファメモリの書
込みは映像信号に準拠したタイミングに基づいてデータ
書込みを行い、データ読出しはデータ書込み終了後再び
書込みが始まるまでの期間バッファメモリから各表示ブ
ロックへデータを並列に転送することにしたので、デー
タ転送速度を低速化できることから、メモリではデータ
の読出しを妨げることなくデータの書込みが行え、各表
示ブロックへのデータ伝送の信頼性を向上し、且つ、各
表示ユニット内ではメモリの読出しと書込みの調整が容
易にできるようになる。さらに各表示ブロックではデー
タをバッファメモリを介して受けるので、バッファメモ
リから各表示ブロックへのデータ転送を差動信号で送る
と、各表示ブロックの電源を電気的に分離できるので電
源を介したノイズの伝搬を軽減できる。またデータ転送
速度を遅くすることにより、信号線を長くできる等の効
果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例による構成図、第２，３図は
それぞれ本発明を説明するタイムチャート、第４図以下
は従来例を示し、第４図は従来の表示装置の構成図、第
５図は複数の表示ユニットを並べて構成した表示装置の
構成図、第６図は１フィールド分のメモリとその制御回
路、および表示部から成る表示ユニット構成図、第７図
はメモリ書込みコントロール部の構成図、第８図はメモ
リ読出しコントロール部の構成図である。 (1)……表示部、(2)……メモリ、 (3)……オン・オフコントロール部、 (4)……AD変換部、 (5)……メモリ書込みコントロール部、 (6)……メモリ読出しコンローラ部、 (8)……表示ユニット、(9)……表示ブロック、 (10)……バッファメモリ。なお、図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】メモリおよび制御回路を備えた表示ユニッ
トを複数個並べて構成する大画面表示装置において、表
示部を縦に複数の表示ブロックに分割し、この分割に対
応して映像信号の水平走査期間を複数のデータ書込み期
間に分割し、ＡＤ変換された映像データを、データ書込
み期間毎に、各表示ブロック毎に設けられたバッファメ
モリに第１のバスを介して逐次書込み、各バッファメモ
リにデータの書込みが終了後、書込まれたデータを、再
びデータ書込みが開始されるまでのデータ読出し期間に
各バッファメモリからそれぞれ対応する表示ブロック内
のメモリへ第２のバスを介してデータを転送し、上記制
御回路により上記メモリに書込まれたデータを所要時間
間隔毎に読出して対応する画素のオン・オフ制御を行う
ことを特徴とする映像データ転送方式。