JPS60237774A - 映像デ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、メモリおよび制御回路を有した表示部を複
数個並べて構成した大画面表示装置に係るもので、特に
各表示ユニット内のメモリに映像データを転送する方式
に関するものである。

［従来技術］ 従来の大画面表示装置として第４図に示す構成のものが
ある。図において、（１）は表示素子をマトリクス状に
配列した表示部、（２）はメモリ、（３）は表示データ
を表示部画素のオン・オフ信号に変換するコントロール
部、（４）は映像信号をＡＤ変換するＡＤ変換部、（５
）、（８）はそれぞれメモリの書込み、読出しコントロ
ール部、（７）はＣＰＵを示し、上記表示部（１）は電
球あるいはＣＲＴ等の表示素子をマトリクス状に多数並
べて表示パネルを構成する。

上記構成において、メモリ（２）へ書込まれた表示デー
タはコントロール部（３）において画素のオン・オフ信
号へ変換され、各画素のすン拳オフを制御するようにな
され、各画素は、オン争オフの２状態しか表示できない
ので、映像信号のような中間調の表示が必要な場合には
、メモリ（２）から各画素の映像信号を所要時間間隔毎
に所要回数読出し、対応する画素のオン・オフを制御す
ることによって、各画素のオンとなる累積時間を画素に
対応する映像信号の振幅に比例せしめて、中間調を表示
するようになれさている。ここで映像信号はＡｎ変換郁
（４）にてＡＤ変換されて逐次メモリ（２）へ書込まれ
るが、表示のためのデータ読出しのタイミングを妨げな
いように書込み、読出しコントロール部（５）、（１３
）において調整される。

ところで、このような表示装置において、大画面化、あ
るいは表示品質向上のために表示部（１）の画素数が増
えた場合や、各画素の持つデータ量が増えた場合等には
、所要時間内のメモリ読出し回数が増え、メモリ（２）
のアクセスタイムが間に合わなくなる等の問題が生じる
。このような問題を解決するためにはメモリ（２）を複
数に分割し、並列に読出す方法が有効である。

第５図は、表示部（１）を、メモリ（２）とともに複数
の表示ユニット（８）に分割した例で、また第６図は表
示ユニット（８）内の構成を示す。各ユニット（８）内
にはメモリ（２）を有しており、表示を行うためにメモ
リ（２）は定期的に読出される。

メモリ（２）の読出し回数は表示部（１）の画素数に比
例するため、各表示ユニット（８）毎にメモリ（２）を
持たせると、それぞれメモリ（２）の読出しタイミング
は楽になる。

一方、Ａ［］変換された映像信号はケーブルを介して各
表示ユニット（８）へ転送される。この転送速度は映像
信号のサンプリング速度に依存しているが、一般に高速
である。従って各表示ユニット（８）内のメモリ（２）
の読出しタイミングを妨げずにデータを書込むことが困
難となる。

メモリ（２）の読出しと書込みを調整する方法としては
、メモリ（２）を２フィールド分設け、ｌフィール１分
にデータの書込みが行われている間、他の１フィールド
分は読出しを行い、フィールド毎にメモリ（２）を切換
えて使用するという方法が知られている。

しかるに、各表示ユニット（８）内にメモリ（２）を分
割して設ける方式において、このようにメモリ（２）を
２フィールド分ずつ設けることは表示ユニット（８）の
部品実装点数が増え、コスト的に好ましくない。

［発明の概要］ この発明は上記のような問題を解決するためになれさた
もので、分割された表示部内のメモリへ映像データを良
好に転送することができる転送方式を提供することを目
的とする。

［発明の実施例］ 以下、この発明の実施例について従来装置と同一部分は
同一符号を付して説明する。第１図において、表示部（
１）は横に例えば３個に分割してあり３個の表示ブロッ
ク（８）から構成され、各表示ブロック（８）は、３個
の表示ユニット（８）と電源装置（１４）より構成され
る。ここで、各表示ユニット（８）は、第６図に示すよ
うに、表示部（１）、メモリ（２）、メモリ読出しコン
トロール回路（６）、および画素のオン・オフコントロ
ール回路（３）より成り、映像信号は、ＡＩ）変換され
て表示ブロックと同数設けられたバッファメモリＢＭＩ
〜ＢＭ３（１０）を経由し、それぞれ対応する表示ブロ
ック（９）へ転送されるようになされている。

しかして、各表示ユニット（８）内では、メモリ（２）
へ書込まれたデータを表示するために周期的にメモリ（
２）を読出している。一方、ＡＤ変換された表示データ
を直接各表示ユニット（８）へ書込むと、メモリの読出
しを妨げてしまうので、途中にバッファメモリＢＭＩ〜
ＢＭ３（１０）を表示ブロック（８）と同数設は各バッ
ファメモリＢ旧〜ＢＭ３（１０）からそれぞれ対応する
表示ブロック（８）へ並列に転送する。こうすることに
より、各表示ユニット（８）へデータを転送する速度を
遅くすることができ、各表示部ニー／　）内のメモリ（
２）の読出しを妨−げることなく、データの書込みが可
能となる。

データ転送速度を遅くすることによって各表示ユニット
（８）内で、メモリの読出しを妨げずにデータの書込み
が行えることを第２図で説明する。

第２図において、（ａ）はバッファメモリＢＭＩ〜ＢＭ
３（１０）が無い場合、（ｂ）はバッファメモリＢＭＩ
〜ＢＭ３（ＩＱ）を設け、データの転送速度を遅くした
場合を示す。各表示ユニット（８）ではデータを表示す
るためにメモリ（２）を周期的に読出す。一方、表示を
更進するためにメモリ（２）へのデータ書込みが行われ
る。従って第２図のＲ／Ｗタイミングで示すように、メ
モリ（２）の読出しと書込みが時分割で切り替わる。Ｒ
で示した期間は、メモリ（２）の読出しが行われ、Ｗで
示した期間は、メモリ（２）への書込みが行われるもの
とする。第５図に示すようにバッファメモリ（ｌＯ）が
無い場合は、表示データはデータのサンプリング速度に
依存し、第２図（ａ）に示すように　Ｌｌ、＋２　’、
ｔ３・・・のタイミングで各表示ユニット（８）へ転送
されるが、この速度は一般に高速であり、第２図にＷで
示した期間、つまり表示ユニット内でデータ書込みのた
めに割当てられた期間、データを安定に保持し、メモリ
（２）へ書込むことが困難となる。そこで、第１図に示
すように、３個のバッファメモリＢＭＩ〜ＢＭ３（１０
）を設け、これらから各７表示ブロック（９）へ並列に
データを転送し、第２図（ｂ）にｔｉ　’　＋ｔ２　′
、ｔ３′・・・で示すように、データの転送速度を遅く
することができる。こうすることによって、表示ユニッ
ト（８）内の書込みのために割当てられた期間、転送す
べきデータを十分保持することができるため、メモリ（
２）へ書込みが容易に行うことができる。

次に、バッファメモリＢＭＩ〜ＢＭ３（１０）のデータ
書込み、読出しのタイミングについて説明すると、第３
図は表示部（１）の分割と水平走査期間の分割の対応、
および各バッファメモリＢＭＩ〜ＢＭ３（１０）へのデ
ータ書込みとバ・ソファメモリＢＭＩ〜ＢＭ３（１０）
から各表示ブロック（９）へのデータ転送タイミングの
関係を示す。（ａ）は第１図に示した表示部（１）の分
割に対応した表示の分割、（ｂ）は表示の分割に対応し
た映像信号の水平走査期間Ｈの分割、（Ｃ）はデータの
バッファメモリＢ旧〜ＢＭ３（１０）への書込みとバッ
ファメモリから対応する各表示ブロー２りへのデータ転
送のタイミングを示す。この第３図（Ｃ）において、例
えばｗｌの期間に映像信号のＨｌの期間の信号をＡｎ変
換してバッファメモリＢＭＩへ書込むことにより、Ｐｌ
の期間にはＷｌの期間に書込まれたデータを逐次読出し
、バッファメモリＢＭＩから対応する表示ブロックへデ
ータを転送することになる。パ・ソファメモリＢＭ２　
、８Ｍ３についても同様にそれぞれ映像信号のＨ２、）
＋３の期間の信号をＷ２．Ｗａの期間に書込み、ｐ２　
、ｐ３の期間にそれぞれ対応する表示ブロック（８）へ
転送する。こうしてＡｎ変換されたデータはバッファメ
モリＢＭｊ　”　８Ｍ３（１０）　’ｅ　介することに
よりデータの転送速度を低速化できるので、各表示ユニ
ット（８）内に分割されたメモリ（２）のデータ読出し
と書込みのタイミング調整が容易となる。

各バ・ソファメモリＢＭＩ〜ＢＭ３（１０）から出力さ
れる信号は信号線（１１）を介して各表示ブロックｌａ
）へ転送される。各表示ブロック（８）では信号をバッ
ファ（１２）で受け、波形整形して各表示ユニット（８
）へ転送する。ここで、（１３）は信号波形のみだれを
防止するための終端装置である。

［発明の効果］ 以上のようにこの発明によれば、表示部を各表示ブロッ
クに分割し、各表示ブロックに対応してバッファメモリ
を設はバ・ソファメモリから各表示ブロックへデータを
並列に転送することにしたので、データ転送速度を低速
化でき、各表示ユニット内ではメモリの読出しと書込み
の調整が容易にできるようになる。さらに各表示ブロッ
クではデータをバッファメモリを介して受けるので、バ
ッファメモリから各表示ブロックへのデータ転送を差動
信号で送ると、各表示ブロックの電源を電気的に分離で
きるので電源を介したノイズの伝−を軽減できる。また
データ転送速度を遅くすることにより、信号線を長くで
きる等の効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例による構成図、第２．３図は
それぞれ本発明を説明するタイムチャート、第４図以下
は従来例を示し、第４図は従来の表示装置の構成図、第
５図は複数の表示ユニットを並べて構成した表示装置の
構成図、第６図は１フィールド分のメモリとその制御回
路、および表示部から成る表示ユニット構成図である。 （１）・・・表示部、　（２）・・・メモリ、（３）・
・・オン・オフコントロ′−ル部、（４）・・・ＡＤ変
換部、 （５）・・・メモリ書込みコントロール部、（６）・・
・メモリ読出しコンローラ部、（８）・・・表示ユニッ
ト、（９）・・・表示ブロック、（１０）・・・バッフ
ァメモリ・ なお、図中、同一符号は同一、又は相当部分を示す。 代理人　大　岩　増　雄 第１図 第２図 ＜ａｔ ｒｂ＞ 第３図 第４図 第５図 第６図 手続補正書（自発） 昭和５９年１０　イ３　日 ２、発明の名称 映像データ転送方式 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 ６、補正の内容 図面中温１図、第５図、および第６図を別紙の通り補正
する。 ７、添付書類の目録 図面　１　通 以　Ｌ 第１図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. メモリおよび制御回路を備えた表示ユニットを複数個並
   べて構成する大画面表示装置において、表示部を縦に複
   数の表示ブロックに分割し、この分割に対応して映像信
   号の水平走査期間を複数の期間に分割し、ＡＤ変換され
   た映像データを、各期間毎に、各表示ブロック毎に設け
   られたバッファメモリに逐次書込み、各バッファメモリ
   にデータの書込みが終了後、書込まれたデータを再びデ
   ータ書込みが開始されるまでの期間に、各バッファメモ
   リからそれぞれ対応する表示ブロック内のメモリへデー
   タを転送することを特徴とする映像データ転送方式。