JPH06148283A

JPH06148283A - メモリテスタ

Info

Publication number: JPH06148283A
Application number: JP4294059A
Authority: JP
Inventors: Masahiro Yoshida; 昌弘吉田; Tetsuya Kitame; 哲也北目
Original assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1992-11-02
Filing date: 1992-11-02
Publication date: 1994-05-27

Abstract

(57)【要約】【目的】メモリテスタのパターンプログラム等のレジ
スタ設定を対話形式で画面を見ながら可能とし、変更の
たびにプログラム修正を不要にする。【構成】メモリの複数のテストパターンにおいて、評
価をするメモリテスタであって、評価パターンを設定、
または不良部分を表示するディスプレイ画面１３０と、
ディスプレイ画面のウィンドウを制御するウィンドウコ
ントロール部９０と、テストパターンをパターンプログ
ラムのレジスタとする逆アドレススクランブラ８０と、
プログラムアドレスを画面アドレスに変換するアドレス
スクランブラ７０と、パターンジェネレータ６０などか
ら構成され、アドレススキャン範囲を対話形式で指定
し、該アドレススキャン範囲の評価をする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ評価装置に関
し、特にメモリ評価における対話形式のメモリ評価技術
に適用して有効な技術に関する。

【０００２】

【従来の技術】たとえば、メモリテスタ等において、半
導体メモリの評価を行う場合、パターンジェネレータの
プログラミングが不可欠となる。この際メモリに与え
る、アドレス、データ等に関する初期レジスタを設定し
ておく。通常この作業は、パターンプログラムの記述時
に編集され、完成後コンパイル、ストアしておく。

【０００３】

【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、半導体メモリの高機能化によ
り、パターンプログラムの記述が複雑化し、プログラム
デバッグに多大な労力を必要とする欠点がある。

【０００４】また、前記デバッグの過程でのプログラム
記述修正、およびプログラムコンパイルの煩雑さが無視
できなくなるという欠点もある。

【０００５】そして、半導体メモリの大容量化により、
チップ内メモリアレー配置が複雑化し、フィジカルアド
レスに対応した、アドレススキャン設定が難解になって
きているという欠点もある。

【０００６】さらに、設定したアドレス、データが、実
際のチップ内のメモリセルに対して、どのように印加、
進行して行くかを視角的に捉えることが困難になってい
るという欠点もある。

【０００７】また、パターンプログラムによって記述さ
れた内容を、視角的に表示するための機能が現状のメモ
リテスタ等に不足しているという欠点もある。

【０００８】そこで、本発明の目的は、メモリテスタの
パターンプログラムのアドレス等のレジスタ設定を対話
形式で画面を見ながら可能とし、変更のたびにプログラ
ム修正を必要としない機能を備えたメモリテスタを提供
することにある。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１１】すなわち、本発明のメモリテスタは、メモ
リのテストパターンの評価を行うメモリテスタであっ
て、メモリ評価パターンのアドレススキャン範囲を対話
形式で指定できる機能と、前記指定されたアドレススキ
ャン領域をチップイメージにて表示する機能とを備える
ものである。

【００１２】また、本発明のメモリテスタは、ディスプ
レイ画面表示機能として、特にチップ内部メモリアレー
分割を明確にするための境界表示線を任意に設定できる
機能を備えるものである。

【００１３】さらに、メモリテスタのディスプレイ画面
上にチップイメージにて、展開、表示し、前記画面内の
任意のチップ領域を入力装置を使い、評価パターンのア
ドレススキャン範囲を設定可能とし、また複数個のアド
レススキャン範囲も設定可能とし、複個数の場合は順
次、あるいは選択的にパターンプログラムを起動できる
機能を備えるものである。

【００１４】そして、メモリテスタのディスプレイ画面
上にチップイメージにて、展開、表示し、前記画面内の
任意のチップ領域を入力装置を使い、マスク領域も設定
できる機能を備えるものである。

【００１５】また、フェイル・ビット・マップもチップ
イメージにて、ディスプレイ画面上に表示可能とするも
のである。

【００１６】さらに、必要な評価パターン用レジスタの
内容をディスプレイ画面上でも書き換える機能を持ち、
ディスプレイ画面上のレジスタ内容に従ってロードされ
ているパターンプログラムの内容を取り込んだ上で、メ
インプログラムを起動して、デバイス評価をしながら、
必要に応じて随時パターンプログラムのコンパイルをバ
ックグラウンドジョブにて行う機能を備えるものであ
る。

【００１７】また、請求項１のメモリテスタであって、
メモリテスタのアドレススキャン範囲の表示画面とし
て、ディスプレイではなく、タッチパネルを使用するも
のである。

【００１８】

【作用】前記したメモリテスタによれば、メモリ評価パ
ターンのアドレススキャン範囲を対話形式により指定す
ることが可能であり、パターンプログラム記述の修正お
よびデバッグが省略できる。

【００１９】また、チップイメージにて展開された後、
表示された画面の任意の２点を入力装置を使うことによ
り、容易にアドレススキャン範囲を設定できる。

【００２０】さらに、ディスプレイ画面上のメモリ評価
パターンの種類も任意のパターンが設定できる。

【００２１】

【実施例】図１は本発明の一実施例であるメモリテスタ
のハードウェア構成を示す概念図、図２は本発明の一実
施例であるメモリテスタのパターンプログラムレジスタ
設定モード切り換え方法を示す概念図、図３は本発明の
一実施例であるメモリテスタのディスプレイ表示画面図
を示す概念図、図４は本発明の一実施例であるメモリテ
スタのソフトウェア構成を示す概念図である。

【００２２】まず、図１、および図４により本実施例の
メモリテスタの構成を説明する。

【００２３】本実施例のメモリテスタは、たとえば任意
のアドレス設定を可能とし、その領域をビシュアル化す
る機能を備えたメモリテスタとされている。

【００２４】このメモリテスタは、各種情報を格納する
記憶装置１０と、フェイルメモリ２０と、コンパレータ
３０と、ドライバー３５と、被測定デバイスであるＤＵ
Ｔ４０と、ＤＵＴ４０の機能試験に必要な基準タイミン
グを発生する回路であるタイミングジェネレータ５０
と、メモリのテストパターン発生器であるパターンジェ
ネレータ６０と、パターン発生器から発生されたアドレ
スを被測定メモリ内部のセルの配置に合わせたアドレス
に変換する機能であるアドレススクランブラ７０と、そ
の反対の機能である逆アドレススクランブラ８０と、複
数画面の表示制御を行うウィンドウコントロール部９０
と、作画機能部１００と、ピクセル制御部１１０と、ア
レー展開処理部１２０と、ディスプレイ画面１３０とで
構成されている。

【００２５】そこで、ディスプレイ画面１３０では、図
３に示すように、種々のパターンの選択メニューと、現
在ロードされているパターンプログラムの名前と、前記
パターンプログラムにて設定されているレジスタの内容
とを表示する。

【００２６】さらに、マスク領域の指定とフェイルビッ
トマップ表示機能をディスプレイ上で可能とする。

【００２７】そして、ディスプレイ画面１３０のレジス
タ表示内容の書き換えについては、図２に示すように、
メモリテスタチップイメージ表示ウィンドウ１にて、ロ
ードされたパターンプログラムについてのレジスタ内容
をレジスタ設定ウィンドウ１ａにて、編集しながら、そ
の内容でメインプログラムを、ソースコンパイル起動コ
マンドＯＲスイッチ６をＯＮすることにより起動し、そ
の時点で設定されているレジスタの内容でプログラムコ
ンパイラ３により、コンパイルするモードがある。

【００２８】また、レジスタ内容変更編集モード切り換
えスイッチ５を切り換えて、従来通り、パターンプログ
ラム記述２およびレジスタ設定記述部２ａを修正し、プ
ログラムをコンパイルした上で、記憶装置１０の内容の
書き換えをＥＷＳ（エンジニアリングワークステーシ
ョン）のマルチウィンドウ機能によりバックグラウンド
ジョブにて実行できるモードとの２つを切り換えられる
方法とする。

【００２９】また、ウィンドウコントロール部９０で
は、フィジカルアドレススクランブラの論理とパターン
プログラムにおけるアドレススキャントレース機能とを
組み合わせ、チップイメージに展開する機能と、それを
ディスプレイ上にある倍率にて表示し、その内容に応じ
て、チップイメージの輪郭とメモリアレー配置境界線の
指定を可能とし、ディスプレイ上の任意のチップ領域
（例えば、指定領域が矩形の場合では、２点（Ｘｍｉ
ｎ，Ｙｍｉｎ），（Ｘｍａｘ，Ｙｍａｘ））にて指定さ
れたアドレススキャン範囲を逆変換して、パターンプロ
グラムに展開する。

【００３０】また、逆アドレススクランブラ８０の機能
として、従来のメモリテスタのスクランブル機能に対し
て、チップイメージ表示のディスプレイ画面上で指定さ
れた領域について、アドレススキャン範囲をパターンプ
ログラムのレジスタに変換させる機能を持つ。

【００３１】この機能実現のために、ウィンドウコント
ロール部９０において、パターンプログラムの内容をビ
ットマップに展開し、さらに逆アドレススクランブルす
るためのディスプレイ画面アドレスをチップアドレスに
展開するために、ピクセル制御部１１０とアレー展開処
理部１２０を設置する。

【００３２】さらに、ディスプレイ上の種々の作画機能
をサポートする作画機能部１００を設置する。

【００３３】以上の制御部により、チップイメージ表示
のディスプレイ画面上で、マウス等により必要なアドレ
ススキャン範囲の指定が可能となる。

【００３４】さらに、パターントレース機能を組み合わ
せることにより、アドレススキャンの状態をモニタする
ことができる。

【００３５】また、マスク領域の設定も行えるようにす
ることにより、メモリ動作の解析が容易になる。この作
業におけるツールとしては、マウスのほかにスタイラス
ペン等でもよい。

【００３６】次に、本実施例のメモリテスタの作用につ
いて説明する。

【００３７】そこで、ディスプレイ画面より、任意のア
ドレススキャン範囲を指定し、前記アドレススキャン範
囲において、逆アドレススクランブルすることによりパ
ターンプログラムを作成し、前記パターンプログラムを
用いて、メモリ評価を行う場合について説明する。

【００３８】まず、ディスプレイ画面１３０において、
マウスを使い、必要なアドレススキャン範囲の指定を行
う。

【００３９】次に、ウィンドウコントロール部９０にお
いて、ピクセル制御部１１０、およびアレー展開処理部
１２０により、ディスプレイ画面アドレスをチップアド
レスへ展開する。

【００４０】そこで、逆アドレススクランブラ８０で
は、ウィンドウコントロール部９０において変換された
チップアドレスをパターンプログラムのレジスタに変換
し、記憶装置１０に格納する。

【００４１】さらに、前記レジスタの内容と、以前に選
択されているパターンとにより、スィツチをＯＮして、
メインプログラムを起動し、パターンプログラムをコン
パイルする。

【００４２】次に、パターンジェネレータ６０では、Ｄ
ＵＴ４０に対して、該テストパターンを発生させる。

【００４３】そこで、パターンジェネレータ６０による
論理データと、タイミングジェネレータ５０によるタイ
ミングとを合成することで、試験波形を生成し、被測定
デバイスであるＤＵＴ４０の測定を行う。

【００４４】そして、アドレススクランブラ７０では、
パターンジェネレータ６０より発生されたアドレスを被
測定メモリ内部のセルの配置に合わせたアドレスに変換
する。

【００４５】そこで、ウィンドウコントロール部９０で
は、前記アドレスをディスプレイ画面アドレスに変換し
て、メモリのフェイルビットマップ等を表示し、ＤＵＴ
４０の評価を行う。

【００４６】従って、本実施例のメモリテスタによれ
ば、テスタのパターンプログラムのアドレス等のレジス
タ設定を対話形式で画面を見ながら可能とし、変更のた
びに煩雑なプログラム修正をする必要がない。

【００４７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００４８】たとえば、本実施例のディスプレイ画面１
３０のフェイルビットマップ機能については、ロードさ
れたパターンプログラムについてのレジスタ内容を編集
しながら、その内容でメインプログラムをスイッチＯＮ
することにより起動し、その時点で設定されているレジ
スタの内容でコンパイルする場合について説明したが、
本発明は前記実施例に限定されるものではなく、パター
ンプログラムを修正し、その後、コンパイルを行い、パ
ターンプログラムを起動する方法についても広く適用可
能である。

【００４９】また、パターンプログラムのレジスタによ
って設定されたアドレススキャン範囲をスクランブル論
理と組み合わせるか否かを選択する機能により、それぞ
れフィジカルスキャン、ロジカルスキャンの領域をディ
スプレイ上で確認できるようにする。

【００５０】そして、ディスプレイにて指定された、複
数のアドレススキャン範囲については、順次、または指
定されたものについてパターンプログラムが起動され、
その結果が順次確認できるようにする。

【００５１】また、メモリテスタのアドレススキャン範
囲等の表示画面として、ディスプレイを使用するのでは
なく、タッチパネルを使用する場合についても適用可能
である。

【００５２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００５３】すなわち、半導体メモリの高機能化によ
り、パターンプログラムの記述が複雑化し、プログラム
デバッグに多大な労力が必要であったが本発明のメモリ
テスタによりデバックをする必要がなくなる。

【００５４】また、チップ内メモリアレー配置が複雑化
し、フィジカルアドレスに対応したアドレススキャンを
行うことができる。

【００５５】さらに、設定したアドレス、データがどの
ように印加、進行して行くかを視角的に捉えることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施例であるメモリテスタのハード
ウェア構成を示す概念図である。

【図２】本発明の一実施例であるメモリテスタのパター
ンプログラムレジスタ設定モード切り換え方法を示す概
念図である。

【図３】本発明の一実施例であるメモリテスタのディス
プレイ表示画面を示す概念図である。

【図４】本発明の一実施例であるメモリテスタのソフト
ウェア構成を示す概念図である。

【符号の説明】

１メモリテスタチップイメージ表示ウィンドウ１ａレジスタ設定ウィンドウ２パターンプログラム記述２ａレジスタ設定記述部３プログラムコンパイラ５レジスタ内容変更編集モード切り換えスイッチ６ソースコンパイル起動コマンドＯＲスイッチ１０記憶装置２０フェイルメモリ３０コンパレータ３５ドライバー４０ＤＵＴ５０タイミングジェネレータ６０パターンジェネレータ７０アドレススクランブラ８０逆アドレススクランブラ９０ウィンドウコントロール部１００作画機能部１１０ピクセル制御部１２０アレー展開処理部１３０ディスプレイ画面

───────────────────────────────────────────────────── フロントページの続き (72)発明者北目哲也東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内

Claims

【特許請求の範囲】

【請求項１】メモリの評価パターンの解析を行うメモ
リテスタであって、メモリ評価パターンのアドレススキ
ャン範囲を対話形式で指定できる機能と、前記指定され
たアドレススキャン領域をチップイメージにて表示する
機能とを備えることを特徴とするメモリテスタ。
【請求項２】メモリテスタのディスプレイ画面表示機
能として、特にチップ内部メモリアレー分割を明確にす
るための境界表示線を任意に設定できる機能を備えるこ
とを特徴とするメモリテスタ。
【請求項３】メモリテスタのディスプレイ画面上にチ
ップイメージにて、展開、表示し、前記画面内の任意の
チップ領域を入力装置を使い、評価パターンのアドレス
スキャン範囲を設定可能とし、また複数個のアドレスス
キャン範囲も設定可能とし、複個数の場合は順次、ある
いは選択的にパターンプログラムを起動できる機能を備
えることを特徴とするメモリテスタ。
【請求項４】メモリテスタのディスプレイ画面上にチ
ップイメージにて、展開、表示し、前記画面内の任意の
チップ領域を入力装置を使い、マスク領域も設定できる
機能を備えることを特徴とするメモリテスタ。
【請求項５】フェイル・ビット・マップもチップイメ
ージにて、ディスプレイ画面上に表示可能とすることを
特徴とするメモリテスタ。
【請求項６】必要な評価パターン用レジスタの内容を
ディスプレイ画面上でも書き換える機能を持ち、ディス
プレイ画面上のレジスタ内容に従ってロードされている
パターンプログラムの内容を取り込んだ上で、メインプ
ログラムを起動して、デバイス評価をしながら、必要に
応じて随時パターンプログラムのコンパイルをバックグ
ラウンドジョブにて行う機能を備えることを特徴とする
メモリテスタ。
【請求項７】請求項１のメモリテスタであって、メモ
リテスタのアドレススキャン範囲の表示画面として、デ
ィスプレイではなく、タッチパネルを使用することを特
徴とするメモリテスタ。