JPH06149194A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 外部から入力された画像信号をＣＲＴ等の表
示部に表示する場合に、高い水平解像度を維持した状態
で例えばコンピュータで作成された画像を正確に同一画
面に表示する。 【構成】 入力される画像信号を基準クロック信号でサ
ンプリングしてデジタル画像データに変換した後、基準
クロック信号に同期して画像記憶部へ書込む。そして、
画像記憶部から書込み周波数より高い周波数で各１走査
線分毎の各ラインデータを順次読出すと共に、ラインデ
ータと同一の補間ラインデータを一定周期毎にラインデ
ータ相互間に挿入することによって、入力信号の走査線
数を擬似的に増加している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力された画像信号を
一旦画像記憶部に記憶した後に、この画像記憶部から読
出して表示部に二次元表示する画像表示装置に関する。

【０００２】

【従来の技術】現在，商業用のＴＶ信号方式には、ＮＴ
ＳＣ方式，ＰＡＬ方式，ＳＥＣＡＭ方式が採用されてい
る。周知のように、このＴＶ信号は、画像信号のみなら
ず、垂直同期信号及び水平同期信号を含むコンポジット
信号である。

【０００３】近年、このアナログの画像信号をデジタル
画像データに変換して画像記憶部に一旦記憶した後、こ
の画像データを画像記憶部から読出してＣＲＴ表示装置
等の表示部に二次元表示する画像表示装置が提唱されて
いる。このように、一旦画像記憶部に記憶することによ
って、この記憶された画像データに対して例えば外部の
コンピュータ等の制御によって、各種の画像処理を施し
た後、加工された合成画像としてＣＲＴ表示装置に表示
することが可能である。

【０００４】この場合における表示画面の水平解像度
は、１走査線を構成するラインデータの画素数、すなわ
ち、１水平同期期間におけるサンプリング数に対応する
サンプリング周波数によって定まる。

【０００５】例えば、走査線数が５２５本のＮＴＳＣ方
式のＴＶ信号においては、有効走査線数が４８０本であ
り、図８（ａ）に示すように、表示画面の縦横比率が
３：４であるので、１画素の縦横比率を１：１の条件を
満たすためには、横方向の有効画素数が６４０個とな
る。

【０００６】なお、理論上では、横方向の画素数を増加
すると水平解像度は上昇するが、ＮＴＳＣ方式において
は、周波数帯域幅等の制限から、横方向の最大画素数は
７２０個となる。したがって、この横方向の画素数を７
２０個になるようにサンプリング周波数を設定すれば、
水平解像度は最高値となる。

【０００７】

【発明が解決しようとする課題】前述したように、ＮＴ
ＳＣ方式によれば、有効走査線数が４８０本であるの
で、図８（ｂ）に示すように、横方向の画素数を７２０
個に設定すると、７２０×４８０の画素で１画面を構成
する。

【０００８】しかし、４８０：７２０の比率は表示画面
の縦横比率である３：４とはならない。その結果、この
７２０×４８０の画素を３：４の表示画面に表示する
と、１個の画素における縦横比率が１：0.87となる。こ
のように、各画素の縦横比率が１：１でない場合は、Ｔ
Ｖ信号により表示された円形画像に、例えば外部のコン
ピュータ等で作成された円図形を重ね表示した場合に
は、重ねた円が楕円形に変形する。したがって、ＴＶ信
号の画像とコンピュータで作成した画像を同時に表示で
きない。当然、コンピュータで作成された画像が正確に
表示できない。

【０００９】本発明はこのような事情に鑑みてなされた
ものであり、画像記憶部から書込み周波数より高い周波
数で各１走査線分毎のラインデータを読出すと共に、補
間ラインデータを一定周期毎にラインデータ相互間に挿
入することによって、高い水平解像度を維持した状態
で、外部からの画像データも正確に表示できる画像表示
装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解消するため
に本発明は、外部から入力される画像信号を、一旦画像
記憶部に記憶した後に、この画像記憶部から読出して表
示部に表示する画像表示装置において、

【００１１】入力される画像信号を基準クロック信号で
サンプリングしてデジタル画像データに変換する画像信
号処理手段と、このデジタル画像データを基準クロック
信号に同期して画像記憶部へ書込む書込制御手段と、基
準クロック信号より早い表示クロック信号に同期して、
画像記憶部から１走査線分毎の画素データからなるライ
ンデータを読出す画素データ読出手段と、一定数のライ
ンデータ読出毎に同一ラインデータを補間ラインデータ
として読出す補間データ読出手段と、画素データ読出手
段で順次読出される各ラインデータ相互間に補間ライン
データを一定周期で挿入して表示部に表示する表示制御
手段とを備えている。

【００１２】

【作用】このように構成された画像表示装置において
は、入力された画像信号は基準クロック信号でもってデ
ジタル画像データに変換されて画像記憶部に書込まれ
る。したがって、画像信号がＴＶ信号の場合は、一つの
垂直同期期間内に１画面分の画像データが画像記憶部に
格納される。

【００１３】この画像記憶部に記憶された画像データは
基準クロック信号より早い表示クロック信号でもって１
走査分毎にラインデータとして読出される。この場合、
読出周波数は書込周波数より高いので、このままの速度
で１画面分の画像データを読出した場合には、垂直同期
期間内に空き時間が生じる。そのために、一定数のライ
ンデータを読出する毎に、同一ラインデータを補間ライ
ンデータとして読出て、ラインデータ相互間に挿入して
表示する。

【００１４】このような構成であれば、擬似的に垂直同
期期間内に存在する走査線数が増加する。したがって、
例えば、画像信号をデジタル画像データに変換するとき
の基準クロック信号の周波数を表示画面の縦横比率と規
定走査線数で定まる周波数（水平方向の画素数）より高
く設定したとしても、各画素の縦横比率を１：１に維持
できる。よって、高い水平解像度を維持した状態で、コ
ンピュータ等の外部から入力された画像を正確に表示で
きる。

【００１５】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。

【００１６】図１は実施例の画像表示装置全体の概略構
成を示す模式図であり、図２は詳細回路ブロック図であ
る。なお、この実施例においては、ＮＴＳＣ方式のカラ
ーＴＶ信号をＣＲＴ表示装置等の表示部にカラー表示す
る場合について説明する。

【００１７】図１において、外部から入力された画像信
号としてのＮＴＳＣ方式のＴＶ信号ａは画像信号処理部
１へ入力される。画像信号処理部１へ入力されたＴＶ信
号ａはＹ／Ｃ分離回路１ａによって、輝度信号Ｙとカラ
ー画像信号Ｃに分離される。輝度信号Ｙは同期分離回路
１ｂへ入力される。この同期分離回路１ｂは輝度信号Ｙ
から垂直同期信号Ｖと水平同期信号Ｈとを抽出する。抽
出された水平同期信号ＨはＰＬＬ回路１ｃへ入力され
る。ＰＬＬ回路１ｃは入力された水平同期信号Ｈに同期
する基準クロック信号ｂを出力する。

【００１８】この基準クロック信号ｂの周波数ｆ_S で水
平の有効画素をサンプリングすると７２０画素となり、
前述したＮＴＳＣ方式における最大水平解像度が得られ
る値である。ＰＬＬ回路１ｃから出力された基準クロッ
ク信号ｂは書込制御部２へ入力されると共に、Ａ／Ｄ変
換器１ｄのクロック端子へ印加される。

【００１９】Ｙ／Ｃ分離回路１ａから出力されたカラー
画像信号Ｃはデコーダ１ｅにて各色の画像信号Ｒ，Ｇ，
Ｂに分離され、それぞれ専用の信号処理部４ａ，４ｂ，
４ｃへ入力される。各信号処理部４ａ，４ｂ．４ｃは同
一構成であるので、ここでは赤（Ｒ）の信号処理部４ａ
についてのみ説明する。

【００２０】信号処理部４ａへ入力され赤の画像信号Ｒ
はＡ／Ｄ変換器１ｄによって、前述した基準クロック信
号ｂの周波数ｆ_S でサンプリングされて、複数ビットで
構成されるデシタル画像データに変換されて、次の画像
記憶部５へ入力される。

【００２１】画像記憶部５内には、図２に示すように、
表示部６の表示画面上の奇数番目の各走査線を構成する
それぞれ７２０個の画素データからなる各奇数ラインデ
ータを記憶する奇数メモリ５ａと、同じく偶数番目の各
走査線を構成する各偶数ラインデータを記憶する偶数メ
モリ５ｂと、各メモリ５ａ，５ｂから読出される各ライ
ンデータのうちの一定間隔おきのラインデータを補間ラ
インデータとして記憶する補間メモリ５ｃとで構成され
ている。

【００２２】書込制御部２には、同期分離回路１ｂから
出力された垂直同期信号Ｖと水平同期信号Ｈ及び周波数
ｆ_S の基準クロック信号ｂが入力されている。書込制御
部２は、有効画素データの１ライン目が入力され、続い
て最初の水平同期信号Ｈが入力されると、Ａ／Ｄ変換器
１ｄから出力されたデジタル画像データを奇数メモリ５
ａへ書込開始する。そして、２ライン目の有効画素デー
タが入力すると、デジタル画像データを偶数メモリ５ｂ
へ書込開始する。なお、各メモリ５ａ，５ｂに対する各
画素データを書込む場合、画素データ毎にその都度アド
レスを指定しなくて、入力順に書込んでいく。

【００２３】すなわち、１画面を構成する４８０本の有
効走査線を構成するそれぞれ７２０個の画素データから
なる４８０本のラインデータのうちの奇数番目に所属す
る２４０本の各ラインデータが奇数メモリ５ａへ格納さ
れ、偶数番目に所属する２４０本の各ラインデータが偶
数メモリ５ｂへ格納される。

【００２４】読出表示部６は、図１に示すように、前記
基準クロック信号ｂの周波数ｆ_S より高い表示周波数ｆ
_D を有する表示クロック信号ｄを出力する表示クロック
発生部６ａと、前記同期分離回路１ｂから出力された垂
直同期信号Ｖに同期して表示用の水平同期信号Ｈa 及び
クロック信号を出力する同期信号発生回路６ｂと、画像
記憶部５に記憶されている画像データを読出す読出制御
部６ｃと、読出された各ラインデータをアナログの各ラ
ンイ信号ｅに変換するＤ／Ａ変換器６ｄとで基本的に構
成されている。

【００２５】前記表示クロック信号ｄの表示周波数ｆ_D
は次に示す手順で決定される。前述したように、画像記
憶部５内に記憶されている各ラインデータは７２０個の
画素データで構成されている。この画素データを縦横比
３：４の表示画面に、各画素の縦横比が１：１で表示さ
れるためには、縦方向の走査線数が５８５本に設定する
必要がある。そしてこの５８５本の走査線数に対する有
効走査線数は、図３に示すように、５４０本になる。

【００２６】垂直同期信号Ｖの周期Ｔ_V （＝６０Hz）は
不変であるので、図３に示す状態で画像を表示するため
の水平同期信号Ｈａの周期Ｔ_Haは、入力ＴＶ信号ａの水
平陶器信号Ｈの周期Ｔ_H に比較して、525/585 倍だけ短
い。この周期Ｔ_Haの有効表示期間内に１ライン分の７２
０個の画素データを読出すためには、表示クロック信号
ｄの表示周波数ｆ_D は、有効表示期間を７２０で除算し
た周期に対応する周波数となる。

【００２７】さらに、実際の回路においては、上述した
各回路６ａ〜６ｄの他に、図２に示すように、表示クロ
ック発生部６ａから出力される表示クロック信号ｄを１
／２に分周する分周器６ｅ，切換スイッチ６ｆ，補間メ
モリ５ｃに対する書込読出制御を行う補間メモリ制御部
６ｇ，出力切換部６ｈ，及び空間フィルタ６ｉとで構成
されている。

【００２８】次に、図２に示す奇数メモリ５ａと偶数メ
モリ５ｂとの二つのメモリ５ａ，５ｂからラインデータ
を読出して表示部７に１画面毎に交互に表示するインタ
ーレス表示を行う場合の読出表示部６の動作を説明す
る。

【００２９】インターレス表示を行う場合には、切換ス
イッチ６ｆを分周器６ｅ側に接続する。したがって、同
期信号発生部６ｂには表示周波数ｆ_D を１／２に分周し
た表示クロック信号ｄ1 が入力される。この場合、水平
同期信号Ｈａの周波数も１／２に分周される。

【００３０】読出制御部６ｃは、１表示画面毎に奇数メ
モリ５ａ及び偶数メモリ５ｂから順次ラインデータを読
出す。例えば、奇数メモリ５ａに対しては、図４（ａ）
に示すように、水平同期信号Ｈａが入力する毎に書込順
番に１，３，５，……番目の各ラインデータを順番に読
出していく。そして、８番目の奇数ラインデータ、すな
わち全体のラインデータから数えると１５番目のライン
データを読出す場合に、補間メモリ制御部６ｇに対して
制御信号を送出して、補間メモリ５ｃに読出した１５番
目のラインデータを補間ラインデータとして書込む。

【００３１】そして、次の水平同期信号Ｈａが入力した
時点で、奇数メモリ５ａからではなくて、補間メモリ５
ｃに一つ前の水平同期期間に書込んだ１５番目のライン
データと同一の補間ラインデータを読出す。この切換制
御は出力切換部６ｈで実施される。したがって、図４
（ａ）に示すように、表示部７に表示されるフレームに
おいては、１５番目のラインデータの次に同一の補間ラ
インデータが挿入される。

【００３２】この補間ラインデータの挿入処理を、８走
査線毎に１回、すなわち９走査周期で実施する。したが
って、１画面で３０回実施することによって、２７０本
のラインデータを生成する。

【００３３】同様に、次の１表示画面を作成する場合
は、偶数メモリ５ｂから２．４．６…番目の各ラインデ
ータを順番に読出ていく。そして、奇数メモリ５ａと同
様に、図４（ｂ）に示すように、９走査周期で補間ライ
ンデータの挿入処理を実施する。

【００３４】なお、補間メモリ５ｃを設ける理由は次の
通りである。すなわち、前述したように奇数メモリ５ａ
及び偶数メモリ５ｂには画像データがアドレスを指定し
なくて、順番に書込まれ、同様に書込まれた順番に読出
される。つまり、メモリ５ａ，５ｂは読出開始アドレス
の指定ができないので、同一ラインデータを繰返し読出
できない。したがって、一旦読出したラインデータを再
度読出すための補間メモリ５ｃに１水平周期期間だけ記
憶保持している。

【００３５】図４（ａ），図４（ｂ）に示したフオーマ
ットで読出される各ラインデータは空間フィルタ６ｉに
おいて例えば補間ラインデータと次のラインデータとの
間の平滑化処理を実施されたのち、Ｄ／Ａ変換器６にお
いて、アナログのライン信号ｅに変換されて、表示部７
へ送出される。表示部７には、図４（ａ）の奇数フレー
ムと図４（ｂ）の偶数フレームの各画像が交互に表示さ
れるので、走査線数は５４０となる。

【００３６】次に、静止画等の表示に対してノーインタ
ーレス表示を実施する場合は、切換スイッチ６ｆを表示
クロック発生部６ａ側に接続する。したがって、同期信
号発生部６ｂには表示周波数ｆ_D を有する表示クロック
信号ｄが入力される。この場合、読出制御部６ｃはイン
ターレス表示の場合に比較して倍の表示周波数ｆ_D で奇
数メモリ５ａ及び偶数メモリ５ｂから１水平同期信号Ｈ
ａが入力する毎に奇数ラインデータ及び偶数ラインテー
タを交互に読出して、図５に示すフレームを作成する。

【００３７】この場合、インターレス表示の場合と同様
に、９走査周期で補間ラインデータの挿入処理を実施す
る。したがって、６０本の補間ラインデータが１フレー
ムに挿入され、入力ＴＶ信号ａの４８０本の走査線数は
擬似的に５４０本の走査線数に変換される。

【００３８】このように構成された画像表示装置によれ
ば、入力ＴＶ信号ａの４８０本の走査線数は擬似的に５
４０本の走査線数に変換されるので、水平解像度をＮＴ
ＳＣ方式の限界水平解像度である７２０画素に設定した
場合においては、１画面の縦方向と横方向の画素数の比
率が５４０：７２０＝３：４となる。したがって、１画
素における縦横比は１：１となる。

【００３９】したがって、例えば外部のコンピュータ等
から入力された画像データを表示部７に表示したとして
も正しい形状に表示される。また、ＴＶ信号による画像
にコンピュータ等から入力された画像データを重ね表示
した場合であっても、正しく表示される。

【００４０】また、実施例装置においては、動画像では
インターレス表示を行い、静止画像ではノーインターレ
ス表示を実施しながら、かつ高い水平解像度を維持しな
がら１：１の画像を表示できる。

【００４１】図６は本発明の他の実施例に係わる画像表
示装置の概略構成を示すブロック図である。図２に示す
実施例と同一部分には同一符号が付してある。したがっ
て、重複する部分の詳細説明は省略されている。

【００４２】この実施例においては、テコーダ１ｅから
出力された例えば赤（Ｒ）のデジタル画像データは直列
／並列変換回路１ｆでもって並列データに変換される。
並列データはマルチポートメモリ５ｄの書込端子ＤＩへ
送出される。マルチポートメモリ５ｄは図示するように
２つのデータ端子を有しており、この実施例において
は、一方の端子を書込端子ＤＩとし、他方の端子を読出
端子ＤＯに設定している。そして、それぞれ独立してデ
ータの書込処理及び読出処理を実行可能である。このマ
ルチポートメモリ５ｄはＤＲＡＭで構成されているため
に、記憶内容を保持するためのメモリリフレッシュ制御
部５ｅが設けられている。

【００４３】マルチポートメモリ５ｄに対する画像デー
タの書込処理は、書込制御部２から書込アドレスＡＩを
指定しながら画像データを順次書込んでいく。同様に、
書込まれた画像データを１ラインデータ毎に読出す場合
は、読出制御部６ｃから読出アドレスＡＯを指定しなが
ら読出す。

【００４４】この場合、任意のアドレスを指定して画像
データを読出することが可能である。したがって、図５
で示したノーインターレス表示のフォーマットを得るた
めに、９走査線周期毎に、同一のラインデータを、マル
チポートメモリ５ｄ内のアドレスを再指定することによ
つて、補間ラインデータとして簡単に読出すことがで
き、読出した補間ラインデータを通常のラインデータ相
互間隔に挿入して、図５に示すように、５４０本の走査
線の各ラインデータで１画面を構成する。

【００４５】なお、このＲＡＭで構成されたマルチポー
トメモリ５ｄに対するアドレスを指定した画像データの
書込速度は図２に示したアドレスを指定しない各メモリ
５ａ，５ｂに対する書込速度に比較して遅くなるので、
予めデジタル画像データを直列／並列変換回路１ｆでも
って並列データに変換し、速度を遅くしておく。

【００４６】このように構成された画像表示装置におい
ては、図２に示す実施例と同様に、入力ＴＶ信号ａの有
効走査線数を４８０本から５４０本に擬似的に変換する
ことができる。したがって、図２に示す実施例とほぼ同
様の効果を得ることができる。

【００４７】さらに、この実施例においては、アドレス
を指定して画像データをマルチポートメモリ５ｄに書込
んでいるので、図２に示す補間メモリ５ｃ，補間メモリ
制御部６ｇ，及び出力切換部６ｈを除去できるので装置
全体の構成を簡素化できる。図７は本発明のさらに別の
実施例に係わる画像表示装置の概略構成を示すブロック
図である。図６に示す実施例と同一部分には同一符号が
付してある。したがって、重複する部分の詳細説明は省
略されている。

【００４８】この実施例においては、パーソナルコンピ
ュータ８で作成された図形を表示装置７に重ね表示でき
る機能が組込まれている。パーソナルコンピュータ８で
作成され図形を示す画像データはインタフェース回路８
ａでもって、７２０×５４０のフォーマットの画像デー
タに変換される。インタフェース回路８ａから出力され
た１画面分の画像データは信号処理部４ａ内の画像メモ
リ８ｂ内に一旦書込まれる。

【００４９】パーソナルコンピュータ８からインタフェ
ース回路８ａへのデータ伝送方式は、実施例においてて
はＳＣＳＩ方式が採用されているが、特にＳＣＳＩ方式
に限定されるものではない。

【００５０】図形メモリ８ｂに書込まれた画像データ
は、マルチポートメモリ５ｄに対する読出タイミングに
同期して、この図形メモリ８ｂから読出されて、出力切
換回路８ｃの切換端子へ送出される。出力切換回路８ｃ
にはマルポートメモリ５ｄから読出した画像データとレ
ジスタ８ｄに設定された輝度レベルデータが入力されて
いる。

【００５１】出力切換回路８ｃは図形メモリ８ｂから切
換端子へ順番に入力される７２０×５４０個の２値化さ
れた各画素データを読み、［０］の場合は、マルポート
メモリ５ｄからの画像データを出力し、［１］の場合
は、レジスタ８ｄに設定され輝度レベルデータの信号値
を出力する。

【００５２】したがって、１表示画面上において、パー
ソナルコンピュータ８にて作成された図形部分がレジス
タ８に設定された輝度で表示され、図形部分以外の領域
はマルチポートメモリ５ｄから出力された画像データが
表示される。すなわち、表示部７の表示画面上におい
て、ＴＶ信号の画像にパーソナルコンピュータ８で作成
された図形が重ね表示される。

【００５３】ここで、パーソナルコンピュータ８で作成
された図形の各画素は表示画面上において、縦横の比率
が１：１になるように設定された画面に表示されるの
で、パーソナルコンピュータ８で作成された図形が変形
する事なく正しく表示される。このように、ＮＴＳＣ方
式による最大水平解像度７２０を維持した状態で、コン
ピュータで作成された図形を正確に表示できる。

【００５４】

【発明の効果】以上説明したように、本発明の画像表示
装置によれば、画像記憶部から書込み周波数より高い周
波数で各１走査線分毎の各ラインデータを順次読出すと
共に、補間ラインデータを一定周期毎にラインデータ相
互間に挿入することによって、入力信号の走査線数を擬
似的に増加している。したがって、高い水平解像度を維
持した状態で、表示される各画素の縦横比を１：１に設
定でき、例えばコンピュータ等の外部から供給された画
像データも正確に表示できる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係わる画像表示装置の基
本構造を示す模式図、

【図２】 同実施例装置の詳細ブロック図、

【図３】 同実施例装置における表示フレームを示す
図、

【図４】 同実施例装置におけるインターレス方式の補
間ラインデータの挿入手順を示す図、

【図５】 同実施例装置におけるノーインターレス方式
の補間ラインデータの挿入手順を示す図、

【図６】 本発明の他の実施例に係わる画像表示装置を
示すブロック図、

【図７】 本発明のさらに別の実施例に係わる画像表示
装置を示すブロック図、

【図８】 従来の画像表示装置の問題点を説明するため
表示フレーム図。

【符号の説明】

１…画像信号処理部、１ａ…Ｙ／Ｃ分離回路、１ｂ…同
期分離回路、１ｅ…デコーダ、１ｄ…Ａ／Ｄ変換器、２
…書込制御部、４ａ，４ｂ．４ｃ…信号処理部、５…画
像記憶部、５ａ…奇数メモリ，５ｂ…偶数メモリ、５ｃ
…補間メモリ、５ｄ…マルチポートメモリ、６…読出表
示部、６ａ…表示クロック発生部、６ｂ…同期信号発生
部、６ｃ…読出制御部、６ｄ…Ｄ／Ａ変換器、６ｉ…空
間フィルタ、７…表示部、８…パーソナルコンピュー
タ、８ｂ…図形メモリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 外部から入力される画像信号を、一旦画
   像記憶部に記憶した後に、この画像記憶部から読出して
   表示部に表示する画像表示装置において、 前記入力される画像信号を基準クロック信号でサンプリ
   ングしてデジタル画像データに変換する画像信号処理手
   段と、このデジタル画像データを前記基準クロック信号
   に同期して前記画像記憶部へ書込む書込制御手段と、前
   記基準クロック信号より早い表示クロック信号に同期し
   て、前記画像記憶部から１走査線分毎の画素データから
   なるラインデータを読出す画素データ読出手段と、一定
   数のラインデータ読出毎に同一ラインデータを補間ライ
   ンデータとして読出す補間データ読出手段と、前記画素
   データ読出手段で順次読出される各ラインデータ相互間
   に前記補間ラインデータを一定周期で挿入して前記表示
   部に表示する表示制御手段とを備えた画像表示装置。