JPH10136316A - 画像データ処理装置および画像データ処理方法 - Google Patents
画像データ処理装置および画像データ処理方法Info
- Publication number
- JPH10136316A JPH10136316A JP8284272A JP28427296A JPH10136316A JP H10136316 A JPH10136316 A JP H10136316A JP 8284272 A JP8284272 A JP 8284272A JP 28427296 A JP28427296 A JP 28427296A JP H10136316 A JPH10136316 A JP H10136316A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- buffer memory
- line
- speed
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ノンインターレース／インターレ
ース変換を低コストで実現する画像データ処理装置とそ
の処理方法を提供することを課題とする。 【解決手段】 ノンインターレースで転送されてくる画
像データの１ライン分のデータを一時的に保持して出力
する第１のバッファメモリ（１０）と、前記画像データ
の前記第１のバッファメモリへの転送速度の倍あるいは
それ以上の書き込み速度で書込ができ、前記第１のバッ
ファメモリの画像データが書き込まれるメモリ装置（１
１）と、前記書き込み速度と同じ読み出し速度で前記メ
モリ装置から読み出したデータを書き込むことができ、
前記メモリ装置からインターレースモードで１ライン分
の画像データを読み出して一次的に保持し出力する第２
のバッファメモリ（１２）とを有する。
ース変換を低コストで実現する画像データ処理装置とそ
の処理方法を提供することを課題とする。 【解決手段】 ノンインターレースで転送されてくる画
像データの１ライン分のデータを一時的に保持して出力
する第１のバッファメモリ（１０）と、前記画像データ
の前記第１のバッファメモリへの転送速度の倍あるいは
それ以上の書き込み速度で書込ができ、前記第１のバッ
ファメモリの画像データが書き込まれるメモリ装置（１
１）と、前記書き込み速度と同じ読み出し速度で前記メ
モリ装置から読み出したデータを書き込むことができ、
前記メモリ装置からインターレースモードで１ライン分
の画像データを読み出して一次的に保持し出力する第２
のバッファメモリ（１２）とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、ノンインターレー
ス出力の画像信号源から転送される画像データをインタ
ーレース信号に変換するための画像データ処理装置とそ
の処理方法に係わる。
ス出力の画像信号源から転送される画像データをインタ
ーレース信号に変換するための画像データ処理装置とそ
の処理方法に係わる。
【０００２】
【従来の技術】ビデオカメラなどの撮像素子として多用
されているＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄ
ｅｖｉｃｅ）をはじめとするビデオソース（画像信号
源）にはノンインターレース方式で信号が出力されるも
のがある。一方受像機（テレビモニタ）側は一般にイン
ターレース方式のものが多い。
されているＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄ
ｅｖｉｃｅ）をはじめとするビデオソース（画像信号
源）にはノンインターレース方式で信号が出力されるも
のがある。一方受像機（テレビモニタ）側は一般にイン
ターレース方式のものが多い。
【０００３】ノンインターレース方式の画像データをイ
ンターレース方式の受像機で正常に表示するためにはノ
ンインターレース／インターレース変換が必要である。
ンターレース方式の受像機で正常に表示するためにはノ
ンインターレース／インターレース変換が必要である。
【０００４】図５に従来の技術によるノンインターレー
ス／インターレース変換装置の例を二つ示す。図５
（Ａ）ではＶＲＡＭ（Ｖｉｄｅｏ ＲＡＭ）５１へのノ
ンインターレース画像データの書き込みと、読み出しを
制御することで変換を行っている。ＣＣＤ５０からのノ
ンインターレース信号はそのままＶＲＡＭ５１内のＤＲ
ＡＭ（図示せず）に格納される。
ス／インターレース変換装置の例を二つ示す。図５
（Ａ）ではＶＲＡＭ（Ｖｉｄｅｏ ＲＡＭ）５１へのノ
ンインターレース画像データの書き込みと、読み出しを
制御することで変換を行っている。ＣＣＤ５０からのノ
ンインターレース信号はそのままＶＲＡＭ５１内のＤＲ
ＡＭ（図示せず）に格納される。
【０００５】ＤＲＡＭに格納された１フレームの画像デ
ータから１ライン分の画像データを順次ＶＲＡＭ５１内
のＳＡＭ（Ｓｅｒｉａｌ ＲＡＭ，図示せず）に転送す
る。この転送の際には例えば、偶数番目のラインからな
るフィールドのデータをライン単位で全部読み出した後
に奇数番目のラインからなるフィールドのデータを読み
出して転送するように読み出しアドレスが制御される。
ＳＡＭからはシリアルで画像データが順次モニタ５２に
読み出されることによりインターレース方式の画像デー
タが表示される。
ータから１ライン分の画像データを順次ＶＲＡＭ５１内
のＳＡＭ（Ｓｅｒｉａｌ ＲＡＭ，図示せず）に転送す
る。この転送の際には例えば、偶数番目のラインからな
るフィールドのデータをライン単位で全部読み出した後
に奇数番目のラインからなるフィールドのデータを読み
出して転送するように読み出しアドレスが制御される。
ＳＡＭからはシリアルで画像データが順次モニタ５２に
読み出されることによりインターレース方式の画像デー
タが表示される。
【０００６】図５（Ｂ）では二個の並列配置のＤＲＡＭ
５３、５４を用いてノンインターレース／インターレー
ス変換を行っている。ＣＣＤ５０からのノンインターレ
ース信号は、スイッチ５６により、例えばＤＲＡＭ５３
が選択され、１フレーム分のデータが書き込まれる。こ
の時、出力側はＤＲＡＭ５４がスイッチ５５により選択
され、例えば偶数ラインのフィールドのデータをライン
単位で全部読み出した後に奇数ラインのフィールドのデ
ータを読み出すことにより、インターレースを構成し、
モニタ５２に出力する。ＤＲＡＭ５３への書き込みが終
了した後、スイッチ５６によりＤＲＡＭ５４が選択さ
れ、新しいフレームデータを書き込む。これと同時に出
力側はスイッチ５５によりＤＲＡＭ５３が選択され、イ
ンターレースでモニタ５２に出力する。
５３、５４を用いてノンインターレース／インターレー
ス変換を行っている。ＣＣＤ５０からのノンインターレ
ース信号は、スイッチ５６により、例えばＤＲＡＭ５３
が選択され、１フレーム分のデータが書き込まれる。こ
の時、出力側はＤＲＡＭ５４がスイッチ５５により選択
され、例えば偶数ラインのフィールドのデータをライン
単位で全部読み出した後に奇数ラインのフィールドのデ
ータを読み出すことにより、インターレースを構成し、
モニタ５２に出力する。ＤＲＡＭ５３への書き込みが終
了した後、スイッチ５６によりＤＲＡＭ５４が選択さ
れ、新しいフレームデータを書き込む。これと同時に出
力側はスイッチ５５によりＤＲＡＭ５３が選択され、イ
ンターレースでモニタ５２に出力する。
【０００７】以上を繰り返すことにより、ノンインター
レース方式のデータをインターレース方式に変換するこ
とができる。
レース方式のデータをインターレース方式に変換するこ
とができる。
【０００８】
【発明が解決しようとする課題】図５（Ａ）の場合に使
用されるＶＲＡＭは一般的なＤＲＡＭに比べ値段が倍く
らい高価であり、図５（Ｂ）の場合でもＤＲＡＭが２個
必要であるために、変換装置としてのコストが高いもの
になってしまうという問題があった。
用されるＶＲＡＭは一般的なＤＲＡＭに比べ値段が倍く
らい高価であり、図５（Ｂ）の場合でもＤＲＡＭが２個
必要であるために、変換装置としてのコストが高いもの
になってしまうという問題があった。
【０００９】本発明の目的は、ノンインターレース／イ
ンターレース変換を低コストで実現する画像データ処理
装置を提供することにある。
ンターレース変換を低コストで実現する画像データ処理
装置を提供することにある。
【００１０】本発明の他の目的は、ノンインターレース
／インターレース変換を低コストで実現する画像データ
処理方法を提供することにある。
／インターレース変換を低コストで実現する画像データ
処理方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の画像データ処理
装置は、ノンインターレースで転送されてくる画像デー
タの１ライン分のデータを一時的に保持して出力する第
１のバッファメモリと、前記画像データの前記第１のバ
ッファメモリへの転送速度の倍あるいはそれ以上の書き
込み速度で書き込みができ、前記第１のバッファメモリ
の画像データが書き込まれるメモリ装置と、前記書き込
み速度と同じ読み出し速度で前記メモリ装置から読み出
したデータを書き込むことができ、前記メモリ装置から
インターレースモードで１ライン分の画像データを読み
出して一次的に保持し出力する第２のバッファメモリと
を有する。
装置は、ノンインターレースで転送されてくる画像デー
タの１ライン分のデータを一時的に保持して出力する第
１のバッファメモリと、前記画像データの前記第１のバ
ッファメモリへの転送速度の倍あるいはそれ以上の書き
込み速度で書き込みができ、前記第１のバッファメモリ
の画像データが書き込まれるメモリ装置と、前記書き込
み速度と同じ読み出し速度で前記メモリ装置から読み出
したデータを書き込むことができ、前記メモリ装置から
インターレースモードで１ライン分の画像データを読み
出して一次的に保持し出力する第２のバッファメモリと
を有する。
【００１２】さらに、本発明の画像データ処理装置は、
ノンインターレースで転送されてくる画像データの１ラ
イン分のデータを実質的に１／２に間引きながら、かつ
１ラインおきに一時的に保持して出力する第１のバッフ
ァメモリと、前記画像データの前記第１のバッファメモ
リへの転送速度と同じ書き込み速度で書き込みができ、
前記第１のバッファメモリの画像データが１画面分書き
込まれるメモリ装置と、前記書き込み速度と同じ読み出
し速度で前記メモリ装置から読み出したデータを書き込
むことができ、前記メモリ装置からインターレースモー
ドで１／２に間引かれた１ライン分の画像データを読み
出して一次的に保持し、該保持した１／２に間引かれた
１ライン分の画像データを補間しながら出力する第２の
バッファメモリとを有する。
ノンインターレースで転送されてくる画像データの１ラ
イン分のデータを実質的に１／２に間引きながら、かつ
１ラインおきに一時的に保持して出力する第１のバッフ
ァメモリと、前記画像データの前記第１のバッファメモ
リへの転送速度と同じ書き込み速度で書き込みができ、
前記第１のバッファメモリの画像データが１画面分書き
込まれるメモリ装置と、前記書き込み速度と同じ読み出
し速度で前記メモリ装置から読み出したデータを書き込
むことができ、前記メモリ装置からインターレースモー
ドで１／２に間引かれた１ライン分の画像データを読み
出して一次的に保持し、該保持した１／２に間引かれた
１ライン分の画像データを補間しながら出力する第２の
バッファメモリとを有する。
【００１３】本発明の画像データ処理方法は、ノンイン
ターレースで転送されてくる画像データの１ライン分の
データを一時的に第１のバッファメモリに保持する工程
と、前記画像データの前記第１のバッファメモリへの転
送速度の倍あるいはそれ以上の書き込み速度で前記第１
のバッファメモリの画像データをメモリ装置に書き込ん
で保持する工程と、前記書き込み速度と同じ読み出し速
度で前記メモリ装置からインターレースモードで１ライ
ン分の画像データを読み出して第２のバッファメモリに
一次的に保持する工程と、前記第２のバッファメモリか
ら前記転送速度と同じ速度で画像データを読み出す工程
とを有する。
ターレースで転送されてくる画像データの１ライン分の
データを一時的に第１のバッファメモリに保持する工程
と、前記画像データの前記第１のバッファメモリへの転
送速度の倍あるいはそれ以上の書き込み速度で前記第１
のバッファメモリの画像データをメモリ装置に書き込ん
で保持する工程と、前記書き込み速度と同じ読み出し速
度で前記メモリ装置からインターレースモードで１ライ
ン分の画像データを読み出して第２のバッファメモリに
一次的に保持する工程と、前記第２のバッファメモリか
ら前記転送速度と同じ速度で画像データを読み出す工程
とを有する。
【００１４】さらに、本発明の画像データ処理方法は、
ノンインターレースで転送されてくる画像データの１ラ
イン分のデータを実質的に１／２に間引きながら、かつ
１ラインおきに一時的に第１のバッファメモリに保持す
る工程と、前記画像データの前記第１のバッファメモリ
への転送速度と同じ書き込み速度で書き込みができ、前
記第１のバッファメモリの画像データを１ライン単位で
１画面分だけメモリ装置に書き込んで保持する工程と、
前記書き込み速度と同じ読み出し速度で前記メモリ装置
からインターレースモードで１／２に間引かれた１ライ
ン分の画像データを読み出して第２のバッファメモリに
一次的に保持する工程と、該第２のバッファメモリに保
持した１／２に間引かれた１ライン分の画像データを補
間しながら出力する工程とを有する。
ノンインターレースで転送されてくる画像データの１ラ
イン分のデータを実質的に１／２に間引きながら、かつ
１ラインおきに一時的に第１のバッファメモリに保持す
る工程と、前記画像データの前記第１のバッファメモリ
への転送速度と同じ書き込み速度で書き込みができ、前
記第１のバッファメモリの画像データを１ライン単位で
１画面分だけメモリ装置に書き込んで保持する工程と、
前記書き込み速度と同じ読み出し速度で前記メモリ装置
からインターレースモードで１／２に間引かれた１ライ
ン分の画像データを読み出して第２のバッファメモリに
一次的に保持する工程と、該第２のバッファメモリに保
持した１／２に間引かれた１ライン分の画像データを補
間しながら出力する工程とを有する。
【００１５】
【発明の実施の形態】図１は、本発明による画像データ
処理装置の実施例のブロック図であり、図２は図１の装
置の信号タイムチャートである。なお、以下の図１の装
置に関する説明で（ａ）〜（ｈ）は図２のタイムチャー
トのものを示す。
処理装置の実施例のブロック図であり、図２は図１の装
置の信号タイムチャートである。なお、以下の図１の装
置に関する説明で（ａ）〜（ｈ）は図２のタイムチャー
トのものを示す。
【００１６】図示しないＣＣＤのような画像データソー
スからノンインターレース画像データ（ｃ）が入力バッ
ファメモリ（ラインメモリ）１０に所定の転送速度で転
送され、水平同期信号（ｂ）に同期して１ライン分毎に
データが順次書き込まれ、一時的に保持される（ｄ）。
入力バッファメモリ１０の１ライン分の画像データは、
次の水平同期のタイミングで転送速度の倍（あるいはそ
れ以上）の書き込み速度でＤＲＡＭ１１に１ライン単位
で１画面分書き込まれる（ｅ）。
スからノンインターレース画像データ（ｃ）が入力バッ
ファメモリ（ラインメモリ）１０に所定の転送速度で転
送され、水平同期信号（ｂ）に同期して１ライン分毎に
データが順次書き込まれ、一時的に保持される（ｄ）。
入力バッファメモリ１０の１ライン分の画像データは、
次の水平同期のタイミングで転送速度の倍（あるいはそ
れ以上）の書き込み速度でＤＲＡＭ１１に１ライン単位
で１画面分書き込まれる（ｅ）。
【００１７】ＤＲＡＭ１１は、高速書き込みモードであ
るＥＤＯ（Ｅｘｔｅｎｄｅｄ Ｄａｔａ Ｏｕｔｐｕ
ｔ）モードの機能を持ったＤＲＡＭあるいは汎用のＤＲ
ＡＭよりも高速アクセスが可能なシンクロナスＤＲＡＭ
等が利用される。このような高速アクセスＤＲＡＭは汎
用のＤＲＡＭに比べると多少割高ではあるが、従来のＶ
ＲＡＭやＤＲＡＭ２個を使用する場合に比較するとずっ
とコスト的に安くなる。
るＥＤＯ（Ｅｘｔｅｎｄｅｄ Ｄａｔａ Ｏｕｔｐｕ
ｔ）モードの機能を持ったＤＲＡＭあるいは汎用のＤＲ
ＡＭよりも高速アクセスが可能なシンクロナスＤＲＡＭ
等が利用される。このような高速アクセスＤＲＡＭは汎
用のＤＲＡＭに比べると多少割高ではあるが、従来のＶ
ＲＡＭやＤＲＡＭ２個を使用する場合に比較するとずっ
とコスト的に安くなる。
【００１８】ＤＲＡＭ１１に書き込まれた画像データは
倍速の書き込み速度と同じ速度でＤＲＡＭへの書き込み
が行われていない期間に読み出され、１ライン分毎に出
力バッファメモリ（ラインメモリ）１２に一次的に保持
される（ｆ）。このＤＲＡＭ１１からデータの読み出し
の際に、アドレス発生装置１３により書き込みとは非同
期（但し、同期してもかまわない）で偶数ラインフィー
ルドを読み出してから奇数ラインフィールドを読み出す
ように読み出しアドレス制御をすることでインターレー
ス信号（ｇ）が得られる。
倍速の書き込み速度と同じ速度でＤＲＡＭへの書き込み
が行われていない期間に読み出され、１ライン分毎に出
力バッファメモリ（ラインメモリ）１２に一次的に保持
される（ｆ）。このＤＲＡＭ１１からデータの読み出し
の際に、アドレス発生装置１３により書き込みとは非同
期（但し、同期してもかまわない）で偶数ラインフィー
ルドを読み出してから奇数ラインフィールドを読み出す
ように読み出しアドレス制御をすることでインターレー
ス信号（ｇ）が得られる。
【００１９】ＤＲＡＭ１１への書き込みはノンインター
レース方式でアドレスを指定し、ＤＲＡＭ１１からの読
み出しはインターレース方式でアドレスを指定する。ア
ドレス発生装置１３は、ＤＲＡＭ１１への書き込み時は
垂直同期信号（ａ）に同期してノンインターレースのま
まで入力アドレスを指定するが、ＤＲＡＭ１１からの読
み出しの場合には別の垂直同期信号（ｈ）に同期してイ
ンターレースで出力アドレスを指定する。
レース方式でアドレスを指定し、ＤＲＡＭ１１からの読
み出しはインターレース方式でアドレスを指定する。ア
ドレス発生装置１３は、ＤＲＡＭ１１への書き込み時は
垂直同期信号（ａ）に同期してノンインターレースのま
まで入力アドレスを指定するが、ＤＲＡＭ１１からの読
み出しの場合には別の垂直同期信号（ｈ）に同期してイ
ンターレースで出力アドレスを指定する。
【００２０】そして、出力バッファメモリ１２からは入
力バッファメモリ１０への転送速度と同じ速度で画像デ
ータを読み出して図示しないインターレース方式のモニ
タに出力することによって正常にインターレース表示が
できる。
力バッファメモリ１０への転送速度と同じ速度で画像デ
ータを読み出して図示しないインターレース方式のモニ
タに出力することによって正常にインターレース表示が
できる。
【００２１】以上の実施例においては、高速アクセスが
可能なＤＲＡＭを用いたが、以下に図３と図４とを参照
して述べる別の実施例では、汎用のＤＲＡＭを１個用い
てノンインターレース／インターレース変換が可能とな
る。
可能なＤＲＡＭを用いたが、以下に図３と図４とを参照
して述べる別の実施例では、汎用のＤＲＡＭを１個用い
てノンインターレース／インターレース変換が可能とな
る。
【００２２】図３は、本発明による画像データ処理装置
の別の実施例のブロック図であり、図４は図３の装置の
信号タイムチャートである。この実施例では、インター
レース表示される画像は信号源からの画像データを間引
いた画像となるので、表示画像に特に高解像度を要求し
ないような利用の場合に有効である。なお、以下の図３
の装置に関する説明で（ａ）〜（ｆ）は図４のタイムチ
ャートのものを示す。
の別の実施例のブロック図であり、図４は図３の装置の
信号タイムチャートである。この実施例では、インター
レース表示される画像は信号源からの画像データを間引
いた画像となるので、表示画像に特に高解像度を要求し
ないような利用の場合に有効である。なお、以下の図３
の装置に関する説明で（ａ）〜（ｆ）は図４のタイムチ
ャートのものを示す。
【００２３】図示しないＣＣＤのような画像データソー
スからノンインターレース画像データ（ｂ）が入力バッ
ファメモリ２０に所定の転送速度で転送され、水平同期
信号（ａ）に同期して２ライン分毎にデータが１ライン
おきに書き込まれる。入力データは、間引き回路２１に
より１／２に間引かれて入力バッファメモリ２０に書き
込まれる。この時の間引き方法は、単純に抜き取る方法
やフィルタ処理等が考えられる。垂直方向に間引かれな
かった１ライン分のデータは一時的に保持される
（ｃ）。従って、信号源からの画像データは水平ライン
で１／２間引かれ、さらに垂直方向でも１／２間引かれ
る。
スからノンインターレース画像データ（ｂ）が入力バッ
ファメモリ２０に所定の転送速度で転送され、水平同期
信号（ａ）に同期して２ライン分毎にデータが１ライン
おきに書き込まれる。入力データは、間引き回路２１に
より１／２に間引かれて入力バッファメモリ２０に書き
込まれる。この時の間引き方法は、単純に抜き取る方法
やフィルタ処理等が考えられる。垂直方向に間引かれな
かった１ライン分のデータは一時的に保持される
（ｃ）。従って、信号源からの画像データは水平ライン
で１／２間引かれ、さらに垂直方向でも１／２間引かれ
る。
【００２４】次に、入力バッファメモリ２０の間引かれ
なかった１ライン分の画像データは、次の水平同期のタ
イミングで転送速度と同じ書き込み速度で汎用のＤＲＡ
Ｍ２２に１ライン単位で１画面分書き込まれる（ｄ）。
従って、ＤＲＡＭ２２にはＣＣＤから転送される原画像
データ量の１／４の画像データが１画面分格納されるこ
とになる。よって、ＤＲＡＭ２２のメモリ容量は図１の
実施例のＤＲＡＭ１１に比べ約１／４と少なくてすむ。
なかった１ライン分の画像データは、次の水平同期のタ
イミングで転送速度と同じ書き込み速度で汎用のＤＲＡ
Ｍ２２に１ライン単位で１画面分書き込まれる（ｄ）。
従って、ＤＲＡＭ２２にはＣＣＤから転送される原画像
データ量の１／４の画像データが１画面分格納されるこ
とになる。よって、ＤＲＡＭ２２のメモリ容量は図１の
実施例のＤＲＡＭ１１に比べ約１／４と少なくてすむ。
【００２５】ＤＲＡＭ２２は、高速書き込みモードが不
要な安価な汎用のＤＲＡＭを使用することができる。Ｄ
ＲＡＭ２２に間引かれて書き込まれた画像データは書き
込み速度と同じ速度でＤＲＡＭへの書き込みが行われて
いない期間に読み出され、１ライン分毎に出力バッファ
メモリ２３に一次的に保持される（ｅ）。
要な安価な汎用のＤＲＡＭを使用することができる。Ｄ
ＲＡＭ２２に間引かれて書き込まれた画像データは書き
込み速度と同じ速度でＤＲＡＭへの書き込みが行われて
いない期間に読み出され、１ライン分毎に出力バッファ
メモリ２３に一次的に保持される（ｅ）。
【００２６】バッファメモリ２３には、１ラインの半分
の画像データが記憶される。その後、バッファメモリ２
３から画像データを読み出し、補間回路２５において、
当該画像データの補間を行い、２倍のデータ量の画像デ
ータをモニタに出力する。この補間により、水平方向の
画像データ量を元に戻すことができる。補間方法として
は、直前のデータをコピーする、フィルタ処理を行う等
が考えられる。
の画像データが記憶される。その後、バッファメモリ２
３から画像データを読み出し、補間回路２５において、
当該画像データの補間を行い、２倍のデータ量の画像デ
ータをモニタに出力する。この補間により、水平方向の
画像データ量を元に戻すことができる。補間方法として
は、直前のデータをコピーする、フィルタ処理を行う等
が考えられる。
【００２７】また、第１フィールドおよび第２フィール
ドの両方において、ＤＲＡＭ２２に記憶されている全ラ
インの画像データを読み出すことにより、垂直方向の補
間を行い、垂直方向の画像データ量を元に戻すことがで
きる。
ドの両方において、ＤＲＡＭ２２に記憶されている全ラ
インの画像データを読み出すことにより、垂直方向の補
間を行い、垂直方向の画像データ量を元に戻すことがで
きる。
【００２８】なお、ＤＲＡＭ２２からデータの読み出し
の際に、図１の実施例と同様に書き込みとは非同期（但
し、同期してもかまわない）で読み出しアドレス制御を
することでインターレース信号（ｅ）が得られる。
の際に、図１の実施例と同様に書き込みとは非同期（但
し、同期してもかまわない）で読み出しアドレス制御を
することでインターレース信号（ｅ）が得られる。
【００２９】そして、出力バッファメモリ２３からは入
力バッファメモリ２０への転送速度と同じ速度で画像デ
ータを読み出して図示しないインターレース方式のモニ
タに出力することによって正常にインターレース表示が
できる。
力バッファメモリ２０への転送速度と同じ速度で画像デ
ータを読み出して図示しないインターレース方式のモニ
タに出力することによって正常にインターレース表示が
できる。
【００３０】発明は説明した実施例のものに限るもので
はなく、以上の開示に基づいて当業者であれば様々な改
良や変更が可能であることは言うまでもない。
はなく、以上の開示に基づいて当業者であれば様々な改
良や変更が可能であることは言うまでもない。
【００３１】
【発明の効果】本発明の画像データ処理装置によれば、
画像データ源からのデータ転送速度よりも倍あるいはそ
れ以上の高速アクセスモードを持ったメモリ装置を使用
してデータの書き込みと読み出しを制御することによ
り、ノンインターレース／インターレース変換が低コス
トで可能となる。
画像データ源からのデータ転送速度よりも倍あるいはそ
れ以上の高速アクセスモードを持ったメモリ装置を使用
してデータの書き込みと読み出しを制御することによ
り、ノンインターレース／インターレース変換が低コス
トで可能となる。
【００３２】また、画像データを間引いてメモリ装置に
書き込み、読み出し制御することにより高速アクセスモ
ードを持たない汎用のＤＲＡＭ１個でもノンインターレ
ース／インターレース変換が低コストで可能となる。
書き込み、読み出し制御することにより高速アクセスモ
ードを持たない汎用のＤＲＡＭ１個でもノンインターレ
ース／インターレース変換が低コストで可能となる。
【図１】本発明による画像データ処理装置の実施例のブ
ロック図である。
ロック図である。
【図２】図１の装置の信号タイムチャートである。
【図３】本発明による画像データ処理装置の別の実施例
のブロック図である。
のブロック図である。
【図４】図３の装置の信号タイムチャートである。
【図５】従来の技術によるノンインターレース／インタ
ーレース変換装置のブロック図である。
ーレース変換装置のブロック図である。
１０、２０ 入力バッファメモリ １１、２２ ＤＲＡＭ １３、２１ アドレス発生装置 １２、２３ 出力バッファメモリ
Claims (5)
- 【請求項１】 ノンインターレースで転送されてくる画
像データの１ライン分のデータを一時的に保持して出力
する第１のバッファメモリと、 前記画像データの前記第１のバッファメモリへの転送速
度の倍あるいはそれ以上の書き込み速度で書き込みがで
き、前記第１のバッファメモリの画像データが書き込ま
れるメモリ装置と、 前記書き込み速度と同じ読み出し速度で前記メモリ装置
から読み出したデータを書き込むことができ、前記メモ
リ装置からインターレースモードで１ライン分の画像デ
ータを読み出して一次的に保持し出力する第２のバッフ
ァメモリとを有することを特徴とする画像データ処理装
置。 - 【請求項２】 ノンインターレースで転送されてくる画
像データの１ライン分のデータを実質的に１／２に間引
きながら、かつ１ラインおきに一時的に保持して出力す
る第１のバッファメモリと、 前記画像データの前記第１のバッファメモリへの転送速
度と同じ書き込み速度で書き込みができ、前記第１のバ
ッファメモリの画像データが１画面分書き込まれるメモ
リ装置と、 前記書き込み速度と同じ読み出し速度で前記メモリ装置
から読み出したデータを書き込むことができ、前記メモ
リ装置からインターレースモードで１／２に間引かれた
１ライン分の画像データを読み出して一次的に保持し、
該保持した１／２に間引かれた１ライン分の画像データ
を補間しながら出力する第２のバッファメモリとを有す
ることを特徴とする画像データ処理装置。 - 【請求項３】 前記画像データ処理装置はさらにアドレ
ス制御装置を有し、前記メモリ装置はＤＲＡＭであっ
て、前記アドレス制御装置は前記ＤＲＡＭからの画像デ
ータの読み出しの際に１フレームの画像データの偶数番
目のラインのデータの読み出しと奇数番目のラインのデ
ータの読み出しとを垂直同期信号に同期して交互に行う
ように読み出しアドレスを指定することを特徴とする請
求項１記載の画像データ処理装置。 - 【請求項４】 ノンインターレースで転送されてくる画
像データの１ライン分のデータを一時的に第１のバッフ
ァメモリに保持する工程と、 前記画像データの前記第１のバッファメモリへの転送速
度の倍あるいはそれ以上の書き込み速度で前記第１のバ
ッファメモリの画像データをメモリ装置に書き込んで保
持する工程と、 前記書き込み速度と同じ読み出し速度で前記メモリ装置
からインターレースモードで１ライン分の画像データを
読み出して第２のバッファメモリに一次的に保持する工
程と、 前記第２のバッファメモリから前記転送速度と同じ速度
で画像データを読み出す工程とを有することを特徴とす
る画像データ処理方法。 - 【請求項５】 ノンインターレースで転送されてくる画
像データの１ライン分のデータを実質的に１／２に間引
きながら、かつ１ラインおきに一時的に第１のバッファ
メモリに保持する工程と、 前記画像データの前記第１のバッファメモリへの転送速
度と同じ書き込み速度で書き込みができ、前記第１のバ
ッファメモリの画像データを１ライン単位で１画面分だ
けメモリ装置に書き込んで保持する工程と、 前記書き込み速度と同じ読み出し速度で前記メモリ装置
からインターレースモードで１／２に間引かれた１ライ
ン分の画像データを読み出して第２のバッファメモリに
一次的に保持する工程と、 該第２のバッファメモリに保持した１／２に間引かれた
１ライン分の画像データを補間しながら出力する工程と
を有することを特徴とする画像データ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8284272A JPH10136316A (ja) | 1996-10-25 | 1996-10-25 | 画像データ処理装置および画像データ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8284272A JPH10136316A (ja) | 1996-10-25 | 1996-10-25 | 画像データ処理装置および画像データ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10136316A true JPH10136316A (ja) | 1998-05-22 |
Family
ID=17676388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8284272A Pending JPH10136316A (ja) | 1996-10-25 | 1996-10-25 | 画像データ処理装置および画像データ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10136316A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009282527A (ja) * | 2004-04-30 | 2009-12-03 | Nvidia Corp | ピクセルデータを垂直にスケーリングするための方法および装置 |
-
1996
- 1996-10-25 JP JP8284272A patent/JPH10136316A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009282527A (ja) * | 2004-04-30 | 2009-12-03 | Nvidia Corp | ピクセルデータを垂直にスケーリングするための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005532740A (ja) | 高精細度デインタレース／フレーム倍増回路およびその方法 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| JPH05244573A (ja) | 画像信号処理装置及び方法 | |
| JP3801242B2 (ja) | 縮小画像表示装置 | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| KR100403692B1 (ko) | 화상표시장치 | |
| JPH05100647A (ja) | 画像表示装置 | |
| JPH10136316A (ja) | 画像データ処理装置および画像データ処理方法 | |
| JPH104529A (ja) | 画像表示装置 | |
| JP3473093B2 (ja) | 表示システム | |
| JP2813270B2 (ja) | 多画面テレビジョン受像機とそのメモリ装置 | |
| JPH06261299A (ja) | スキャンコンバータ | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| KR100620930B1 (ko) | 화상 신호 처리 회로 | |
| JP4212212B2 (ja) | 画像信号処理装置 | |
| JPH10232662A (ja) | 走査線数変換装置 | |
| JPH11346346A (ja) | 画像変換装置および画像変換方法 | |
| JPH10294926A (ja) | テレビジョン受信機 | |
| JPH08340516A (ja) | 画像表示装置 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JPH10224683A (ja) | 画像データ処理装置及び画像データ処理方法 | |
| JPH10171434A (ja) | 同期変換装置および方法 | |
| JPH06149194A (ja) | 画像表示装置 | |
| JPH02254883A (ja) | ノンインタレース縮小表示変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |