JPH06149222A - スクロール表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 複雑なプログラム制御によらず、簡単な回路
を追加するだけでアドレスを変更することにより高速な
スクロール表示を実現する。 【構成】 スクロール表示が指示された際に、プリセッ
トレジスタ５には新たに指定された今回のスクロール量
が設定される。すると、スクロール量アダー回路６はこ
のプリセットレジスタ５の値とホールドレジスタ７の値
とを加算してその加算結果をホールドレジスタ７にセッ
トする。表示リフレッシュ制御部９は表示画面を構成す
る各ドットを所定同期毎に走査する為の表示アドレスを
生成する。アドレスアダー回路８はこの表示アドレスに
ホールドレジスタ７の値を加算し、その結果をスクロー
ル用のアドレスとして表示メモリ２に供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ワードプロセッサや
パーソナルコンピュータ等において、スクロール表示を
制御するスクロール表示制御装置に関する。

【０００２】

【従来の技術】従来、表示画面の内容をスクロール表示
する場合には、表示スタートアドレスを変更することに
よって行う方法と、表示メモリ内でのデータ転送によっ
て行う方法の２通りが存在する。ここで、図４は表示画
面の内容を上に１行分表示スクロールした場合の表示例
を示し、また図５は表示スタートアドレスの設定位置を
示し、表示画面上の左上端に対応する表示メモリ上のア
ドレスが表示スタートアドレスとなる。図６は図４に示
す様に表示画面の内容を上に１行分表示スクロール表示
する場合における表示スタートアドレスの変更例を示
し、表示スタートアドレスを１行分下に移動させると、
表示メモリ上で表示領域が変更される為、表示画面の内
容が１行分上にスクロールされる。図７は表示メモリ内
でのデータ転送によるスクロール例で、表示メモリ上に
おいて、表示スタートアドレスの位置を変更せず、つま
り、表示領域を変えずに表示領域内でデータ転送を行う
ことにより、表示画面の内容が１行分上にスクロールさ
れる。

【０００３】

【発明が解決しようとする課題】しかしながら、表示ス
タートアドレスを変更して行うスクロールでは処理スピ
ードは速いが、現在、表示されている表示メモリ上のア
ドレスを絶えず把握しておかなければならない為、処理
が複雑になるという欠点があった。また、表示メモリ内
でのデータ転送でスクロールを行うものにおいては、表
示アドレスを変更しない為、処理は簡単になるが、デー
タ転送を行う為に処理スピードが遅くなるという欠点が
有った。この発明の課題は、複雑なプログラム制御によ
らず、簡単な回路を追加するだけでアドレスを変更する
ことにより高速なスクロール表示を実現できるようにす
ることである。

【０００４】

【課題を解決するための手段】この発明の手段は次の通
りである。アドレス生成回路は表示画面を構成する各ド
ットを所定周期毎に走査する為の表示アドレスを生成す
る。第１の保持回路はスクロール表示が指示された際
に、新たに指定された今回のスクロール量を保持するレ
ジスタ等である。ここで、例えば１文字の表示サイズを
１６ドット×１６ドット、表示画面サイズを横３０４ド
ット（１９桁）×縦９６ドット（６行）とすると、１行
分をスクロールする場合、スクロール量は「６０８（縦
１６ドット×横３８ドット）」となる。第２の保持回路
はスクロール表示が指示される毎に、前記第１の保持回
路の内容が順次累計された累計スクロール量を保持す
る。第１の加算回路はスクロール表示が指示された際
に、前記第１および第２の保持回路の内容を加算してそ
の加算結果を累計スクロール量として前記第２の保持回
路に記憶させる。第２の加算回路は前記アドレス生成回
路から表示アドレスが生成出力される毎にこの表示アド
レスと前記第２の保持回路の内容とを加算する。

【０００５】

【作用】この発明の手段の作用は次の通りである。い
ま、アドレス生成回路は表示アドレスとして「０」、
「１」、「２」、「３」、……を順次出力するものと
し、また最初、第２の保持回路には「０」がセットされ
ているものとする。また、１文字の表示サイズを１６ド
ット×１６ドット、表示画面サイズを横３０４ドット
（１９桁）×縦９６ドット（６行）とする。ここで、表
示画面の内容を１行分上にスクロールする場合、このス
クロール表示の指示に応答して第１の保持回路には１行
分のスクロール量として「６０８」がセットされる。す
ると、第１の加算回路はこの第１の保持回路の内容「６
０８」と第２の保持回路の内容「０」とを加算してその
加算結果を第２の保持回路にセットする。この状態にお
いて、最初に、アドレス生成回路から表示アドレス
「０」が出力されると、第２の加算回路はこの表示アド
レス「０」と第２の保持回路の内容「６０８」とを加算
してその加算結果「６０８」をスクロール表示用のアド
レスとして表示メモリに供給する。次に、アドレス生成
回路から「１」が出力されると、第２の加算回路から
「６０９」が出力されて表示メモリに供給される。以
下、同様に１画面分の表示アドレスがアドレス生成回路
から出力されるまで上述の動作が繰り返される結果、表
示画面の内容は１行分上にスクロールされることにな
る。ここで、更に１行分のスクロール表示を指示したも
のとすると、第１の保持回路には再び「６０８」がセッ
トされると共に、第１の加算回路によって第１の保持回
路の内容「６０８」と第２の保持回路の内容「６０８」
とが加算されてその加算結果「１２１６」が第２の保持
回路にセットされる。この状態においてアドレス生成回
路から表示アドレスが順次出力されると、第２の加算回
路からはスクロール表示用のアドレスとして「１２１
８」……が順次出力されることになる。したがって、複
雑なプログラム制御によらず、簡単な回路を追加するだ
けでアドレスを変更することにより高速なスクロール表
示を実現することができる。

【０００６】

【実施例】以下、図１〜図３を参照して一実施例を説明
する。図１はワードプロセッサにおけるスクロール表示
制御装置のブロック構成図である。ＣＰＵ１は表示メモ
リ（ビデオＲＡＭ）２に対して表示データを書き込む際
に、データバスを介して表示データを出力すると共に、
アドレスバスを介して表示アドレスを出力する。なお、
表示メモリ２から読み出された表示データはデータバス
を介して表示データ・タイミング制御部３に取り込ま
れ、ＣＲＴ表示部４は表示データ・タイミング制御部３
からの表示駆動信号にしたがって表示メモリ２の内容を
表示出力する。また、ＣＰＵ１はキーボード（図示せ
ず）からスクロール表示が指示された際に、そのスクロ
ール量をプリセットレジスタ５に設定する。この場合、
例えば表示画面の横方向に対して１文字分のスクロール
が指定された場合には１文字分のスクロール量がプリセ
ットレジスタ５に設定され、また表示画面の縦方向に対
して１行分のスクロールが指定された場合には１行分の
スクロール量がプリセットレジスタ５に設定される。

【０００７】プリセットレジスタ５はスクロール表示が
指示される毎に今回新たに指定されたスクロール量が設
定されるもので、その内容はスクロール量アダー回路６
に与えられる。このスクロール量アダー回路６はスクロ
ール表示が指示される毎にプリセットレジスタ５の値と
ホールドレジスタ７の値とを加算するもので、その加算
結果をホールドレジスタ７に転送することにより、ホー
ルドレジスタ７の値にプリセットレジスタ５の値を累計
する。ホールドレジスタ７はスクロール表示が指示され
る毎にプリセットレジスタ５の値が順次累計された累計
スクロール量を保持するもので、この累計スクロール量
はアドレスアダー回路８に与えられる。

【０００８】表示リフレッシュ制御部９は表示リフレッ
シュ用のアドレスを生成出力するもので、この表示リフ
レッシュアドレスはセレクタ回路１０に与えられる。こ
のセレクタ回路１０には表示メモリ２をアクセスする為
にＣＰＵ１からアドレスバスを介して送出されたＣＰＵ
アドレスも入力されており、セレクタ回路１０はこのＣ
ＰＵアドレスと表示リフレッシュアドレスのどちらか一
方を時分割で選択出力し、アドレスアダー回路８に与え
る。アドレスアダー回路８はスクロール表示時に、セレ
クタ回路１０から出力されたアドレスとホールドレジス
タ７に保持されている累計スクロール量とを加算してそ
の加算結果をスクロール表示用のアドレスとして表示メ
モリ２に供給する。

【０００９】次に、本実施例の動作を説明する。いま、
ＣＲＴ画面に表示される１文字のサイズを１６ドット×
１６ドットとし、またＣＲＴ画面のサイズを横３０４ド
ット（１９桁）×縦９６ドット（６行）とする。また、
図５に示す如く、ＣＲＴ画面の左上端位置に対応する表
示メモリ２のアドレスを表示スタートアドレスとすると
共に、この表示スタートアドレスを「０」とすると、ス
クロール表示を行う前の初期値としてホールドレジスタ
７には「０」がセットされる。

【００１０】この状態においてキーボードからスクロー
ル表示を指示すると、今回新たに指定されたスクロール
量がＣＰＵ１からプリセットレジスタ５に設定される。
いま、ＣＲＴ画面の行方向において、表示内容を上に１
行分スクロールする場合、プリセットレジスタ５にはス
クロール量として「６０８（縦１６ドット横３８バイ
ト）」が設定される。そして、スクロール表示に応答し
てスクロール量アダー回路６はプリセットレジスタ５の
値「６０８」とホールドレジスタ７の値「０」とを加算
し、この加算結果はホールドレジスタ７にラッチされ
る。

【００１１】ここで、セレクタ回路１０からアドレス
「０」が出力されると、アドレスアダー回路８はセレク
タ回路１０の出力値「０」とホールドレジスタ７の出力
値「６０８」とを加算する。この加算結果「６０８」は
表示スクロール用アドレスとして表示メモリ２に与えら
れる。なお、表示リフレッシュ制御部９とＣＰＵ１から
出力されるアドレスが同一の場合には表示メモリ２上の
同一アドレスがアクセスされる。次にセレクタ回路１０
から次のアドレス「１」が出力されると、このアドレス
「１」にホールドレジスタ７の値が加算される為、アド
レスアダー回路８からはアドレス「６０９」が出力され
て表示メモリ２がアクセスされる。

【００１２】以下、同様に、セレクタ回路１０からアド
レスが出力される毎にこのアドレスに「６０８」が加算
されてその加算結果で表示メモリ２がアクセスされる
為、セレクタ回路１０から出力されるアドレスを変更し
なくても実際に表示メモリ２をアクセスするアドレスが
変更される。この為、表示内容は見かけ上１行分上にス
クロールされたことになる。図２および図３はこの場合
の状態を示し、セレクタ回路１０側から出力されたアド
レス（１行目の「０」〜「６０７」）はアドレスアダー
回路８によって図３に示す様なアドレス「６０８」、
「６０９」……に変換されて表示メモリ２に供給され
る。

【００１３】ここで、更に表示内容を１行分上にスクロ
ールさせる場合には、再び１行分のスクロール表示を指
示する。すると、プリセットレジスタ５には再び「６０
８」がセットされると共に、スクロール量アダー回路６
はプリセットレジスタ５の値「６０８」とホールドレジ
スタ７の値「６０８」とを加算し、その加算結果をホー
ルドレジスタ７にセットする。ここで、ホールドレジス
タ７には「１２１６」がセットされ、この値「１２１
６」がセレクタ回路１０から順次出力されるアドレス
「０」、「１」、「２」……に加算される為、アドレス
アダー回路８からはアドレス「１２１６」、「１２１
７」、「１２１８」……が出力され、表示メモリ２に供
給される。この為、表示内容は更に１行分上にスクロー
ルされることになる。

【００１４】このように、１行分のスクロール表示が設
定される毎に、プリセットレジスタ５には新たなストロ
ーク量「６０８」が設定されると共にスクロール量アダ
ー回路６はプリセットレジスタ５の値とホールドレジス
タ７の値を加算し、その加算結果をホールドレジスタ７
にセットする為、セレクタ回路１０側から出力されるア
ドレスを変化させなくても表示内容を１行毎にストロー
クすることができる。

【００１５】なお、上記実施例は表示内容を上に１行分
ストロークする場合を例に挙げたが、ストローク量やス
トローク方向はこれに限らず、任意である。

【００１６】

【発明の効果】この発明によれば、複雑なプログラム制
御によらず、簡単な回路を追加するだけでアドレスを変
更することにより高速なスクロール表示を実現すること
ができるので、それだけプログラム制御が簡単になり、
ＣＰＵの負担を軽減することが可能となる。

【図面の簡単な説明】

【図１】実施例に係るワードプロセッサにおけるスクロ
ール表示制御装置のブロック構成図。

【図２】１文字分、１行分のアドレスを示すと共にスト
ローク表示時でもセレクタ回路１０側から通常と同様に
出力されるアドレスを示した図。

【図３】ストローク表示時にアドレスアダー回路８から
出力されるアドレスを示した図。

【図４】表示内容を１行分上にストロークする場合にお
いて、（Ａ）はストローク前、（Ｂ）はストローク後を
示した図。

【図５】表示スタートアドレスを説明する為の図。

【図６】従来、表示スタートアドレスを変更することに
よってストローク表示する場合において、（Ａ）はスト
ローク前、（Ｂ）はストローク後を示した図。

【図７】従来、表示メモリ内でのデータ転送によってス
クロール表示する場合において、（Ａ）はストローク
前、（Ｂ）はストローク後を示した図。

【符号の説明】

１ ＣＰＵ ２ 表示メモリ ３ 表示データ・タイミング制御部 ４ ＣＲＴ表示部 ５ プリセットレジスタ ６ スクロール量アダー回路 ７ ホールドレジスタ ８ アドレスアダー回路 ９ 表示リフレッシュ制御部 １０ セレクタ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示画面を構成する各ドットを所定周期毎
   に走査する為の表示アドレスを生成するアドレス生成回
   路と、 スクロール表示が指示された際に、新たに指定された今
   回のスクロール量を保持する第１の保持回路と、 スクロール表示が指示される毎に、前記第１の保持回路
   の内容が順次累計された累計スクロール量を保持する第
   ２の保持回路と、 スクロール表示が指示された際に、前記第１および第２
   の保持回路の内容を加算してその加算結果を累計スクロ
   ール量として前記第２の保持回路に記憶させる第１の加
   算回路と、 前記アドレス生成回路から表示アドレスが生成出力され
   る毎にこの表示アドレスと前記第２の保持回路の内容と
   を加算する第２の加算回路と、 を具備し、前記第２の加算回路の出力をスクロール表示
   用のアドレスとして表示メモリに供給するようにしたこ
   とを特徴とするスクロール表示制御装置。