JPS6267632A - コンピュータ表示装置 - Google Patents
コンピュータ表示装置Info
- Publication number
- JPS6267632A JPS6267632A JP61214189A JP21418986A JPS6267632A JP S6267632 A JPS6267632 A JP S6267632A JP 61214189 A JP61214189 A JP 61214189A JP 21418986 A JP21418986 A JP 21418986A JP S6267632 A JPS6267632 A JP S6267632A
- Authority
- JP
- Japan
- Prior art keywords
- data
- counting means
- base
- width
- frame buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000000872 buffer Substances 0.000 claims description 52
- 238000012546 transfer Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 238000012545 processing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔利用分野〕
本発明は、グラフインク情報を表示する方法および装置
に関するものであり、更に詳しくいえば、表示装置上に
映像およびデータを発生および処理する直接メモリアク
セス（ＤＭＡ）装置および方法に関するものでおる。
に関するものであり、更に詳しくいえば、表示装置上に
映像およびデータを発生および処理する直接メモリアク
セス（ＤＭＡ）装置および方法に関するものでおる。
コンピュータ産業においては、グラフインク表現により
情報を表し、ユーザーへ伝えることが全く一般的である
。それらの表現は、たとえば英数字キャラクタ、直交座
標その他の座標によるグラフおよび周知の物理的物体の
形をとることができる。従来は、人とコンピュータとの
インターフェイスは個別指令系を介して行なわれてきた
。その個別指令系はテキストおよび数学的記号キャラク
タの組合わせを含む。そのような個別指令系の例は数多
くあり、ＦＯＲＴＲＡＮ 、 ＡＬＧＯＬ 、 ＰＬＩ
、 ＢＡ−８ＩＣ、およびＣ０ＢＯＬのようなプログラ
ミング言語を含む。それらのプログラミング言語は与え
られたユーザー指令セット’を機械が実行できる「オブ
ジェクト」コードに変換する。
情報を表し、ユーザーへ伝えることが全く一般的である
。それらの表現は、たとえば英数字キャラクタ、直交座
標その他の座標によるグラフおよび周知の物理的物体の
形をとることができる。従来は、人とコンピュータとの
インターフェイスは個別指令系を介して行なわれてきた
。その個別指令系はテキストおよび数学的記号キャラク
タの組合わせを含む。そのような個別指令系の例は数多
くあり、ＦＯＲＴＲＡＮ 、 ＡＬＧＯＬ 、 ＰＬＩ
、 ＢＡ−８ＩＣ、およびＣ０ＢＯＬのようなプログラ
ミング言語を含む。それらのプログラミング言語は与え
られたユーザー指令セット’を機械が実行できる「オブ
ジェクト」コードに変換する。
しかし、プログラミングやコンピュータをベースとする
装置との対話にユーザーがどれだけ容易に熟達するよう
になるかは、ユーザー自身の論理的思考がシステムのモ
デルにどれだけ近いかに一般的に関係する。コンピュー
タ・システムとの対話に熟達するのにユーザーが賢さな
ければならない学習期間と順応期間を短かくするために
開発されたシステムは、［目的向け（ｏｂｊｅｃｔ ｏ
ｒｉｅｎｔｅｄ）Ｊシステムとしばしば呼ばれている。
装置との対話にユーザーがどれだけ容易に熟達するよう
になるかは、ユーザー自身の論理的思考がシステムのモ
デルにどれだけ近いかに一般的に関係する。コンピュー
タ・システムとの対話に熟達するのにユーザーが賢さな
ければならない学習期間と順応期間を短かくするために
開発されたシステムは、［目的向け（ｏｂｊｅｃｔ ｏ
ｒｉｅｎｔｅｄ）Ｊシステムとしばしば呼ばれている。
このシステムでは陰極線管（ＣＲＴ）上に表示される多
重「ウィンドウ」を利用できる。それらの多重ウィンド
ウにおいてはテキストとグラフィックスの組合わせを用
いて情報を伝える。たとえば、各ウィンドウは標準のフ
ァイリング・キャビネットにおいて用いられる種類のフ
ァイルホルダーの形ｔとることができる。そのファイリ
ング・ホルダーは他のホルダーに重ね合わされる。重ね
合わされたホルダーのうちの１番上のホルダーは現在の
作業用ファイルを構成する。ユーザーは、ウィンドウに
情報を付加すること、ウィンドウから情報を削除するこ
とができ、ファイル嗜ホルダーを別の場所に再びファイ
ルすることができ、事務所において実際のファイルが使
用されているかのようにウィンドウで一般に作業できる
。したがって、ユーザーの指令の目的を表す映像をグラ
フにょシ呈示し、映像が実際の物体により構成された場
合にユーザーが行なうのとほぼ同じゃυ方でユーザーが
映像を操作および処理できるようにすることにより、ユ
ーザーがコンピュータ装置を操作することが容易になり
、強カナマシンーマン・インターフェイスが達成される
。
重「ウィンドウ」を利用できる。それらの多重ウィンド
ウにおいてはテキストとグラフィックスの組合わせを用
いて情報を伝える。たとえば、各ウィンドウは標準のフ
ァイリング・キャビネットにおいて用いられる種類のフ
ァイルホルダーの形ｔとることができる。そのファイリ
ング・ホルダーは他のホルダーに重ね合わされる。重ね
合わされたホルダーのうちの１番上のホルダーは現在の
作業用ファイルを構成する。ユーザーは、ウィンドウに
情報を付加すること、ウィンドウから情報を削除するこ
とができ、ファイル嗜ホルダーを別の場所に再びファイ
ルすることができ、事務所において実際のファイルが使
用されているかのようにウィンドウで一般に作業できる
。したがって、ユーザーの指令の目的を表す映像をグラ
フにょシ呈示し、映像が実際の物体により構成された場
合にユーザーが行なうのとほぼ同じゃυ方でユーザーが
映像を操作および処理できるようにすることにより、ユ
ーザーがコンピュータ装置を操作することが容易になり
、強カナマシンーマン・インターフェイスが達成される
。
ウィンドウをペースとする表示装置の使用に対する従来
の制約の１つは、ウィンドウ内にアニメーションを用い
ることを希望する場合である。そのような場合には、あ
る時間内にデータの一連の１［次フレームがウィンドウ
内に表示され、それによって１表示されているものがテ
レビジョンまたは映画のようにあたかも動いているよう
に見せる。
の制約の１つは、ウィンドウ内にアニメーションを用い
ることを希望する場合である。そのような場合には、あ
る時間内にデータの一連の１［次フレームがウィンドウ
内に表示され、それによって１表示されているものがテ
レビジョンまたは映画のようにあたかも動いているよう
に見せる。
しかし、メモリのアクセス速度の制約のために、それら
の映像をアニメーション化することは従来は困難であっ
た。映像を構成するデータを中央処理装置（ｃｐｕ）が
メモリから読出し、それらのデータを表示するために要
する時間が一般にかなυかかシ、かつ映像は１つのフレ
ームから別のフレームへ連続して、かつ流れるように「
動く」ようには見えなかった。後で説明するように、メ
モリに格納されている映像を、アニメーション効果が達
成されるような速さでＣＲＴ上のウィンドウに表示でき
るようにする直接メモリ・アクセス（ＤＭＡ）装置を本
発明は提供するものである。
の映像をアニメーション化することは従来は困難であっ
た。映像を構成するデータを中央処理装置（ｃｐｕ）が
メモリから読出し、それらのデータを表示するために要
する時間が一般にかなυかかシ、かつ映像は１つのフレ
ームから別のフレームへ連続して、かつ流れるように「
動く」ようには見えなかった。後で説明するように、メ
モリに格納されている映像を、アニメーション効果が達
成されるような速さでＣＲＴ上のウィンドウに表示でき
るようにする直接メモリ・アクセス（ＤＭＡ）装置を本
発明は提供するものである。
本発明は、ＣＲＴ表示装置上にデジタル映像をアニメー
ション化した態様で表示するために使用する特定の用途
を有する直接メモリ・アクセス（ＤＭＡ）を行なう装置
および方法を開示するものである。本発明はバスにより
フレームバッファヘ結合されるＤＭＡ制御器を含む。フ
レームバッファ内のメモリの隣接するブロックは、表示
装置上で画像素子（ビクセル）に順次マツプされる。フ
レームバッファ内のデータビットの修正がスクリーン上
に対応して表示されるように５フレームバツフアはＣＲ
Ｔスクリーンを表すビットマツプを連続して走ＴＥｆる
。フレームバッファ内で適切に表される予め定められた
変化する幅を有するＣＲＴ上に複数のウィンドウを表示
できる。ハードディスクまたはＲＡＭメモリのようなメ
モリ内にデータの順次「フレーム」として格納されてい
るデジタル映像を、中央処理装置の介在およびアドレス
の再計算を行なう必要なしに１表示のためにメモリから
フレームバッファ・ウィンドウへ直接に転送できる。
ション化した態様で表示するために使用する特定の用途
を有する直接メモリ・アクセス（ＤＭＡ）を行なう装置
および方法を開示するものである。本発明はバスにより
フレームバッファヘ結合されるＤＭＡ制御器を含む。フ
レームバッファ内のメモリの隣接するブロックは、表示
装置上で画像素子（ビクセル）に順次マツプされる。フ
レームバッファ内のデータビットの修正がスクリーン上
に対応して表示されるように５フレームバツフアはＣＲ
Ｔスクリーンを表すビットマツプを連続して走ＴＥｆる
。フレームバッファ内で適切に表される予め定められた
変化する幅を有するＣＲＴ上に複数のウィンドウを表示
できる。ハードディスクまたはＲＡＭメモリのようなメ
モリ内にデータの順次「フレーム」として格納されてい
るデジタル映像を、中央処理装置の介在およびアドレス
の再計算を行なう必要なしに１表示のためにメモリから
フレームバッファ・ウィンドウへ直接に転送できる。
ユーザーは最初にウィンドウの幅を定める。ウィンドウ
の高さは完成のために転送すべきデータの数により暗に
示される。それにより、グラフィックデータが転送され
る長方形の領域が決定される。
の高さは完成のために転送すべきデータの数により暗に
示される。それにより、グラフィックデータが転送され
る長方形の領域が決定される。
それから、最初のメモリアトＬ／スに対応するベースア
ドレスをユーザーは設定する。そのベースアドレスは予
め定められているウィンドウの原点。
ドレスをユーザーは設定する。そのベースアドレスは予
め定められているウィンドウの原点。
すなわち、ウィンドウを決定する左上のピクセルに割当
てられる。ＤＭＡ制御器は読出し動作を開始することに
よυ、映像を決定するデータのフレームがディスクすな
わち主記憶装置から順次読出され、かつグラフィック制
御器へ書込まれる。入来データを後で表示するために、
グラフインク制御器はそれらの入来データをウィンドウ
へ転送する。
てられる。ＤＭＡ制御器は読出し動作を開始することに
よυ、映像を決定するデータのフレームがディスクすな
わち主記憶装置から順次読出され、かつグラフィック制
御器へ書込まれる。入来データを後で表示するために、
グラフインク制御器はそれらの入来データをウィンドウ
へ転送する。
それから、ホストソフトウェアが所定の時間「Ｔ」が経
過してから、その後のデータ転送動作を行なう。付加フ
レームを表示するものとすると１次の順次フレームのた
めに新しいベースアドレスがセットされ、それから以上
述べた動作が繰返えされる。本発明を用いることにより
、メモリに格納されているデジタル映像をフレームバッ
ファ内の「ウィンドウ」へ高速で直接に転送でき、それ
によりアニメーション効果を達成できる。
過してから、その後のデータ転送動作を行なう。付加フ
レームを表示するものとすると１次の順次フレームのた
めに新しいベースアドレスがセットされ、それから以上
述べた動作が繰返えされる。本発明を用いることにより
、メモリに格納されているデジタル映像をフレームバッ
ファ内の「ウィンドウ」へ高速で直接に転送でき、それ
によりアニメーション効果を達成できる。
以下に行なう詳しい説明は、コンピュータ・メモリ内の
データビットに対する操作のアルゴリズムおよび記号を
主として用いて行なう。それらのアルゴリズムの記述お
よび表現は、データ処理技術の分野に通じている者が自
己の業績の内容を同じ分野に通じている他の人へ最も効
果的に知らせるために用いられる手段である。
データビットに対する操作のアルゴリズムおよび記号を
主として用いて行なう。それらのアルゴリズムの記述お
よび表現は、データ処理技術の分野に通じている者が自
己の業績の内容を同じ分野に通じている他の人へ最も効
果的に知らせるために用いられる手段である。
アルゴリズムという用語は、この明細書においては、希
望の結果をもたらす自己矛盾のない過程列と考えられる
。それらの過程は物理量の物理的取扱いを必要とする。
望の結果をもたらす自己矛盾のない過程列と考えられる
。それらの過程は物理量の物理的取扱いを必要とする。
通常は、それらの物理量は。
格納、転送、組合わせ、比較およびその他の取扱いがで
きる電気信号または磁気信号の形をとるが。
きる電気信号または磁気信号の形をとるが。
必ずしもそのような形である必要はない。共通に使用さ
れているということを主な理由として、それらの信号を
時にはビット、値、素子、記号、キャラクタ、環１番号
等と呼ぶことが便利であることが判明している。しかし
、それらの術語およびそれに類似の術語は全て特有の物
理量に関連させるべきであり、かつそれらの術語はそれ
らの物理量に適用される単に便利なラベルであることを
記憶すべきである。
れているということを主な理由として、それらの信号を
時にはビット、値、素子、記号、キャラクタ、環１番号
等と呼ぶことが便利であることが判明している。しかし
、それらの術語およびそれに類似の術語は全て特有の物
理量に関連させるべきであり、かつそれらの術語はそれ
らの物理量に適用される単に便利なラベルであることを
記憶すべきである。
更に、実行される操作は１人により実行される精神的な
作用に一般に関連する加算、移動または比較のような用
語でしばしば呼ばれる。本発明の部分を形成するこの明
細書で述べる動作（それらの動作はマシンの動作である
）のいずれにおいても、オペレータ（操作者）がそのよ
うな動作をなし得る必要はない。本発明の動作を実行す
るために有用なマシンには汎用のデジタ１ルコンピュー
タまたはそれに類似の装置が含まれる。あらゆる場合に
、コンピュータを動作させる方法と計算自体の方法の区
別を心得ておかねばならない。本発明はコンピュータを
動作させ、他の望ましい信号を発生さすために電気的信
号または他の（たとえば機械的、化学的あるいは物理的
）信号を処理する方法に関するものである。
作用に一般に関連する加算、移動または比較のような用
語でしばしば呼ばれる。本発明の部分を形成するこの明
細書で述べる動作（それらの動作はマシンの動作である
）のいずれにおいても、オペレータ（操作者）がそのよ
うな動作をなし得る必要はない。本発明の動作を実行す
るために有用なマシンには汎用のデジタ１ルコンピュー
タまたはそれに類似の装置が含まれる。あらゆる場合に
、コンピュータを動作させる方法と計算自体の方法の区
別を心得ておかねばならない。本発明はコンピュータを
動作させ、他の望ましい信号を発生さすために電気的信
号または他の（たとえば機械的、化学的あるいは物理的
）信号を処理する方法に関するものである。
また１本発明はそれらの動作を実行する装置にも関する
ものである。その装置は求められている目的のために特
に構成することができ（すなわち。
ものである。その装置は求められている目的のために特
に構成することができ（すなわち。
直接メモリアクセス制御器およびフレームバッファ）、
あるいはその装置はコンピュータに内蔵されているコン
ピュータ・プログラムにより選択的に作動させられ、ま
たは構成されるものとして汎用デジタルコンピュータを
備えることができる。
あるいはその装置はコンピュータに内蔵されているコン
ピュータ・プログラムにより選択的に作動させられ、ま
たは構成されるものとして汎用デジタルコンピュータを
備えることができる。
この明細書で述べるアルゴリズムおよび回路はある特定
のコンピュータその他の装置に本来関連するものではな
い。
のコンピュータその他の装置に本来関連するものではな
い。
この明細書においてはデジタル映像をアニメーション化
した態様で表示するだめの直接メモリアクセス（ＤＭＡ
）のための装置および方法を開示するものである。以下
の説明においては１本発明を完全に理解できるようにす
るために、ビットの数、アーキテクチャ、動作順序等の
ような特定の事項の詳細について数多く述べである。し
かし、そのような特定の詳細事項なしに実施できること
が当業者には明らかであろう。その他の場合には、本発
明を不必要に詳しく説明して本発明をあいまいにしない
ようにするために１周知の回路および構造は詳しくは説
明しなかった。
した態様で表示するだめの直接メモリアクセス（ＤＭＡ
）のための装置および方法を開示するものである。以下
の説明においては１本発明を完全に理解できるようにす
るために、ビットの数、アーキテクチャ、動作順序等の
ような特定の事項の詳細について数多く述べである。し
かし、そのような特定の詳細事項なしに実施できること
が当業者には明らかであろう。その他の場合には、本発
明を不必要に詳しく説明して本発明をあいまいにしない
ようにするために１周知の回路および構造は詳しくは説
明しなかった。
し実施例〕
以下、図面を参照して本発明の詳細な説明する。
まず、本発明に従ってデジタル映像を発生および表示す
るだめの装置が示されている第１図を参照する。バス１
２へ結合されているのはホストＣＰＵ （、ここで説明
している実施例においては、そのホストＣＰＵはモトロ
ーラ（Ｍｏｔｏｒｏｌａ ） ６８０１０をベースとす
る３２ビツトのマイクロプロセッサで構成される）であ
る。ホストＣＰＵ１２は、ユーザーにより与えられて、
陰極線管（ＣＲＴ）表示装置１４上のウィンドウ内に表
示する映像を決定できるアプリケーション・ソフトウェ
アの実行を含む各種の機能を実行する。メモリ１５がＣ
ＰＵｌ０へ結合され、ＣＰＵに取付けられている種々の
データ処理リンースへデータをバスを介して転送できる
ようにする。映像を表示するために、本発明は、バス１
２とＣＲＴ１４に結合されているカラー・フレームバッ
ファ１８を含むグラフィックス制御器２６’を利用ｆる
。フレームバッファ１８はＣＲＴ１４の表示スクリーン
の１つまたはそれ以上の「ビットマツプ」を有する。各
ビットマツプにおいては、各メモリアドレスとデータ値
が表示装置上の対応する画像素子（ピクセル）上にマツ
プされるように、フレームバッファ１８内のメモリのブ
ロックが割当てられる。したがって、各ビットマツプに
対して、全ＣＲＴスクリーンが、１−ビットマツプＪと
呼ばれるメモリのブロック内に１（たとえば前景）また
は０（たとえば背景）として表される。多重画装置にお
いては、各ピクセルに対しである範囲の色を与えるため
に、各メモリアドレスにおける「Ｎ−ピント」値が色マ
ツプ・ルックアップＲＡＭを介してマツプされるのが普
通である。フレーム７９ソフア１日内のデータピントに
対する修正がＣＲＴ１４上に対応して表示されるように
、フレームバッファ１８は、この分野において良く知ら
れているようにして、ＣＲＴスクリーンを表すビットマ
ツプを連続して走査する。ＤＭＡ制御器２０がバス１２
とハードディスク駆動装置２２へ結合される。また、
ＤＭＡ制御器２０はイーサネツト（ＥＴＨＥＲＮＥＴ
）、デクネット（ＤＥＣＮＥＴ ）等のようなネットワ
ーク・インター中フェイス、または付加ハードディスク
駆動装Ｒあるいはその他のネットワーク２４へ結合させ
ることができる。
るだめの装置が示されている第１図を参照する。バス１
２へ結合されているのはホストＣＰＵ （、ここで説明
している実施例においては、そのホストＣＰＵはモトロ
ーラ（Ｍｏｔｏｒｏｌａ ） ６８０１０をベースとす
る３２ビツトのマイクロプロセッサで構成される）であ
る。ホストＣＰＵ１２は、ユーザーにより与えられて、
陰極線管（ＣＲＴ）表示装置１４上のウィンドウ内に表
示する映像を決定できるアプリケーション・ソフトウェ
アの実行を含む各種の機能を実行する。メモリ１５がＣ
ＰＵｌ０へ結合され、ＣＰＵに取付けられている種々の
データ処理リンースへデータをバスを介して転送できる
ようにする。映像を表示するために、本発明は、バス１
２とＣＲＴ１４に結合されているカラー・フレームバッ
ファ１８を含むグラフィックス制御器２６’を利用ｆる
。フレームバッファ１８はＣＲＴ１４の表示スクリーン
の１つまたはそれ以上の「ビットマツプ」を有する。各
ビットマツプにおいては、各メモリアドレスとデータ値
が表示装置上の対応する画像素子（ピクセル）上にマツ
プされるように、フレームバッファ１８内のメモリのブ
ロックが割当てられる。したがって、各ビットマツプに
対して、全ＣＲＴスクリーンが、１−ビットマツプＪと
呼ばれるメモリのブロック内に１（たとえば前景）また
は０（たとえば背景）として表される。多重画装置にお
いては、各ピクセルに対しである範囲の色を与えるため
に、各メモリアドレスにおける「Ｎ−ピント」値が色マ
ツプ・ルックアップＲＡＭを介してマツプされるのが普
通である。フレーム７９ソフア１日内のデータピントに
対する修正がＣＲＴ１４上に対応して表示されるように
、フレームバッファ１８は、この分野において良く知ら
れているようにして、ＣＲＴスクリーンを表すビットマ
ツプを連続して走査する。ＤＭＡ制御器２０がバス１２
とハードディスク駆動装置２２へ結合される。また、
ＤＭＡ制御器２０はイーサネツト（ＥＴＨＥＲＮＥＴ
）、デクネット（ＤＥＣＮＥＴ ）等のようなネットワ
ーク・インター中フェイス、または付加ハードディスク
駆動装Ｒあるいはその他のネットワーク２４へ結合させ
ることができる。
次に第３図を参照して、本発明に従って、フレームバッ
ファ１８内の領域にデータを適切に書込むことＫより複
数のウィンドウ１ＣＲＴ１４にょ９表示できる。実際に
は、フレームバッファ１８は二重ボート・タイナミック
ＲＡＭビットマップメモリを含む。このタイカミツクＲ
ＡＭピントマツプメモリにおいて各メモリバイトがＣＲ
Ｔ１４表示装置上のピクセルに対応する。また、あるメ
モリセットが表示のために読出されている間に別のメモ
リセットを更新できるように、フレームバッファ１８は
ＣＲＴ１４を表す複数のビットマツプを含むことができ
る。たとえば５第１のメモリセットが表示されている間
に第２のメモリセットが更新される、等である。この技
術は二重バッファリングと呼ばれ、部分的に更新された
映像を表示するという視覚的効果なしに、１つの映像か
ら次の映像へ瞬時に切替えることができる。図示のよう
に、ＣＲＴ１４上に表示されている各ウィンドウは各種
の英数字キャラクタやグラフィックスを含むことができ
る。ウィンドウは他のウィンドウに重ね合わせることが
でき、それにより、机の上に積重ねられているホルダー
のような外見を与えることができる。はとんどの場合に
、表示すべきデータはアプリケーション・ソフトウェア
・プログラムの実行を通じてＣＰＵ１０により処理され
る。それから、表示すべきデータはバス１２を介して、
フレームバッファ１８を構成する１つまたはそれ以上の
ビットマツプへ転送される。しかし、デジタル映像をア
ニメーション化したやり方で表示する場合には、たとえ
ばメモリ１５内に格納されている映像のアクセスにおけ
るＣＰＵ１０の処理要求が、アニメ効果を達成するには
遅過ぎることが見出されている。また、何方あるいは何
千という予め計算されている映像をＣＰＵ０主記憶装置
に格納するために必要な格納スペースは、ディスク２２
のような大容量記憶装置の費用と比較して、使用できな
いような高い費用を要する。本発明は、ＤＭＡ制御器が
ディスク２２全読出したり、データをネットワーク２４
全介して受けた９、映像を構成するデジタル情報のフレ
ームを構成したり、ＣＰＵ１０が処理および大容量のＣ
ＰＵ主記憶装置を使用する必要なしにＣＲＴｌ４上に映
像を表示したシすることを可能にする回路をＤＭＡ制御
器２２に設けることにより、従来の表示装置に果せられ
た制約を解消するものである。本発明によジ、希望の幅
を有する「ウィンドウ」をＣＲＴｌ４上で形成すること
、およびフレームバッファ１８のうちウィンドウが配置
される部分に順次書込むことが可能とされる。
ファ１８内の領域にデータを適切に書込むことＫより複
数のウィンドウ１ＣＲＴ１４にょ９表示できる。実際に
は、フレームバッファ１８は二重ボート・タイナミック
ＲＡＭビットマップメモリを含む。このタイカミツクＲ
ＡＭピントマツプメモリにおいて各メモリバイトがＣＲ
Ｔ１４表示装置上のピクセルに対応する。また、あるメ
モリセットが表示のために読出されている間に別のメモ
リセットを更新できるように、フレームバッファ１８は
ＣＲＴ１４を表す複数のビットマツプを含むことができ
る。たとえば５第１のメモリセットが表示されている間
に第２のメモリセットが更新される、等である。この技
術は二重バッファリングと呼ばれ、部分的に更新された
映像を表示するという視覚的効果なしに、１つの映像か
ら次の映像へ瞬時に切替えることができる。図示のよう
に、ＣＲＴ１４上に表示されている各ウィンドウは各種
の英数字キャラクタやグラフィックスを含むことができ
る。ウィンドウは他のウィンドウに重ね合わせることが
でき、それにより、机の上に積重ねられているホルダー
のような外見を与えることができる。はとんどの場合に
、表示すべきデータはアプリケーション・ソフトウェア
・プログラムの実行を通じてＣＰＵ１０により処理され
る。それから、表示すべきデータはバス１２を介して、
フレームバッファ１８を構成する１つまたはそれ以上の
ビットマツプへ転送される。しかし、デジタル映像をア
ニメーション化したやり方で表示する場合には、たとえ
ばメモリ１５内に格納されている映像のアクセスにおけ
るＣＰＵ１０の処理要求が、アニメ効果を達成するには
遅過ぎることが見出されている。また、何方あるいは何
千という予め計算されている映像をＣＰＵ０主記憶装置
に格納するために必要な格納スペースは、ディスク２２
のような大容量記憶装置の費用と比較して、使用できな
いような高い費用を要する。本発明は、ＤＭＡ制御器が
ディスク２２全読出したり、データをネットワーク２４
全介して受けた９、映像を構成するデジタル情報のフレ
ームを構成したり、ＣＰＵ１０が処理および大容量のＣ
ＰＵ主記憶装置を使用する必要なしにＣＲＴｌ４上に映
像を表示したシすることを可能にする回路をＤＭＡ制御
器２２に設けることにより、従来の表示装置に果せられ
た制約を解消するものである。本発明によジ、希望の幅
を有する「ウィンドウ」をＣＲＴｌ４上で形成すること
、およびフレームバッファ１８のうちウィンドウが配置
される部分に順次書込むことが可能とされる。
次に第４図も参照する。−例として、磁気ディスク２２
に格納されている一連のデジタル映像（フレームとして
定められている）を二−ザーが希望するものと仮定する
。ここで説明している実施例においては、スクリーン１
５の左上隅にあるピクセルが表示の原点・（０，０）と
して名づけられるように、ＣＲＴｌ４とフレームバッフ
ァ１８内の対応するビットマツプが構成される。また、
ここで説明している実施例においては、 ＣＲＴ表示装
［１４は走査線に沿う引き続く各ピクセルに順次直線的
なやや方で番号をつける。現在はＣＲＴ表示装置１４の
各走査線に沿ってＯから１１５１番までの１１５２個の
ピクセルがある。次の走査線で始まるピクセルには１１
５２番の番号がつけられる、等である。第１図および第
３図に最もよく示されているように、表示スクリーン内
のウィンドウは、大きいビットマツプ内に含まれている
領域により定められる。本発明に従って５メモリ１５ま
たはディスク２２のようなメモリにデジタル形態で格納
されているグラフインク映像を順次、直接に転送するこ
とを希望するユーザーは、各フレームバッファ１８のビ
ットマツプおよびＣＲＴｌ４の対応する領域内のウィン
ドウの幅を最初に定める。第３図に最もよく示されてい
るように、ウィンドウの喝は、グラフィックデータが転
送される長方形の領域を定める。ここで説明している実
施例においては、記憶装置に格納されている映像の寸法
は、フレームバッファ１８に格納されているような、後
でＣＲＴｉＪ上に表示される映像の寸法に対応する。た
とえば、５１２ピント×５１２ビツトの大きさを有する
ハードディスク２２に格納されているデジタル映像が、
５１２ピクセル幅×５１２ピクセル高さの映像としてＣ
ＲＴｌ４上に表示される。したがって、ウィンドウ内に
表示すべき映像の幅に対応するウィンドウ幅をユーザー
が指定することが重要である。それから、ユーザーはメ
モリアクセスに対するベースアドレスを設定する。その
ベースアドレスは、予め定められているウィンドウの原
点、すなわち、ウィンドウを定める左上の点、に割当て
られる最初のメモリアドレスに対応する。
に格納されている一連のデジタル映像（フレームとして
定められている）を二−ザーが希望するものと仮定する
。ここで説明している実施例においては、スクリーン１
５の左上隅にあるピクセルが表示の原点・（０，０）と
して名づけられるように、ＣＲＴｌ４とフレームバッフ
ァ１８内の対応するビットマツプが構成される。また、
ここで説明している実施例においては、 ＣＲＴ表示装
［１４は走査線に沿う引き続く各ピクセルに順次直線的
なやや方で番号をつける。現在はＣＲＴ表示装置１４の
各走査線に沿ってＯから１１５１番までの１１５２個の
ピクセルがある。次の走査線で始まるピクセルには１１
５２番の番号がつけられる、等である。第１図および第
３図に最もよく示されているように、表示スクリーン内
のウィンドウは、大きいビットマツプ内に含まれている
領域により定められる。本発明に従って５メモリ１５ま
たはディスク２２のようなメモリにデジタル形態で格納
されているグラフインク映像を順次、直接に転送するこ
とを希望するユーザーは、各フレームバッファ１８のビ
ットマツプおよびＣＲＴｌ４の対応する領域内のウィン
ドウの幅を最初に定める。第３図に最もよく示されてい
るように、ウィンドウの喝は、グラフィックデータが転
送される長方形の領域を定める。ここで説明している実
施例においては、記憶装置に格納されている映像の寸法
は、フレームバッファ１８に格納されているような、後
でＣＲＴｉＪ上に表示される映像の寸法に対応する。た
とえば、５１２ピント×５１２ビツトの大きさを有する
ハードディスク２２に格納されているデジタル映像が、
５１２ピクセル幅×５１２ピクセル高さの映像としてＣ
ＲＴｌ４上に表示される。したがって、ウィンドウ内に
表示すべき映像の幅に対応するウィンドウ幅をユーザー
が指定することが重要である。それから、ユーザーはメ
モリアクセスに対するベースアドレスを設定する。その
ベースアドレスは、予め定められているウィンドウの原
点、すなわち、ウィンドウを定める左上の点、に割当て
られる最初のメモリアドレスに対応する。
第３図に示されている例においては、そのベースアドレ
ス点は点ｒＢＪとして識別される。それからＤＭＡ制御
器２０が順次読出し動作を開始し、それにより、映像を
定めるデータのフレームがメモリ（たとえばハードディ
スク２２またはメモリ２２）から読出され、所定のアド
レス範囲においてパス１２を介してフレームバッファ１
８へ転送サレる。
ス点は点ｒＢＪとして識別される。それからＤＭＡ制御
器２０が順次読出し動作を開始し、それにより、映像を
定めるデータのフレームがメモリ（たとえばハードディ
スク２２またはメモリ２２）から読出され、所定のアド
レス範囲においてパス１２を介してフレームバッファ１
８へ転送サレる。
グラフィック制御器２６およびフレームバッファ１８上
に配置される論理が供給されたアドレスを決定し、ＣＲ
Ｔｌ４上の希望のウィンドウを含むフレームバッファ内
の適切な場所へ入来データを向は直す。フレームバッフ
ァ１８へ転送されたデータは、この技術分野で良く知ら
れているように、走査されて、ＣＲＴｌ４上に表示され
る。それからホストソフトウェアは所定の時間（たとえ
ば２４分の１秒または１６分の１秒）待ってから、デジ
タル・グラフィックデータの引続くフレームを表示する
ためにデータ処理を更に続ける。ＣＲＴｌ ４の垂直帰
線期間中にフレームバッファ１８が二重にバッファされ
る（たとえばフレームバッファ１８が、交互に「トグル
」できる２つのフルサイズのビットマツプを含むように
）ものとすると、ＤＭＡ制御器２０は各書込みサイクル
に対してフレームバッファ°ビットマツプの間で交番す
ることになる。
に配置される論理が供給されたアドレスを決定し、ＣＲ
Ｔｌ４上の希望のウィンドウを含むフレームバッファ内
の適切な場所へ入来データを向は直す。フレームバッフ
ァ１８へ転送されたデータは、この技術分野で良く知ら
れているように、走査されて、ＣＲＴｌ４上に表示され
る。それからホストソフトウェアは所定の時間（たとえ
ば２４分の１秒または１６分の１秒）待ってから、デジ
タル・グラフィックデータの引続くフレームを表示する
ためにデータ処理を更に続ける。ＣＲＴｌ ４の垂直帰
線期間中にフレームバッファ１８が二重にバッファされ
る（たとえばフレームバッファ１８が、交互に「トグル
」できる２つのフルサイズのビットマツプを含むように
）ものとすると、ＤＭＡ制御器２０は各書込みサイクル
に対してフレームバッファ°ビットマツプの間で交番す
ることになる。
アニメーション効果を得るために付加フレームを表示す
る場合には、ＤＭＡ制御器２０は次のメモリアクセスの
だめの新しいベースアドレスをセットし、デジタル映像
の次のフレームをフェッチ−ｉるだめにメモリからの付
加読出し動作を開始する。
る場合には、ＤＭＡ制御器２０は次のメモリアクセスの
だめの新しいベースアドレスをセットし、デジタル映像
の次のフレームをフェッチ−ｉるだめにメモリからの付
加読出し動作を開始する。
全てのフレームがＤＭＡ制御器２０を介してメモリから
フレームバッファ１８のウィンドウヘマツプされるまで
、そのサイクルは継続される。
フレームバッファ１８のウィンドウヘマツプされるまで
、そのサイクルは継続される。
次に、フレームバッファ１８内のメモリアクセス論理の
一部を示すブロック図が示されている第２図を参照する
。後で詳しく説明するように、図示の回路は行アドレス
信号（ＲＡＳ）と列アドレス信号（ＣＡＳ）を発生する
。それらの信号はデジタル映像を格納する適切な記憶装
置に格納される。
一部を示すブロック図が示されている第２図を参照する
。後で詳しく説明するように、図示の回路は行アドレス
信号（ＲＡＳ）と列アドレス信号（ＣＡＳ）を発生する
。それらの信号はデジタル映像を格納する適切な記憶装
置に格納される。
ユーザーが最初のベースアドレスをセットし、そのアド
レスをベースカウンタ３０へ与える。同様に、ウィンド
ウの幅を指定するピクセルの数を２進数で定めることに
より、ＣＲＴ１４上に表示すべきＤＭＡウィンドウの幅
をセットし、その数を幅レジスタ３２に書込む。幅の値
がカウンタ３４のデータロード入力端子へ与えられるよ
うに、幅レジスタ３２の出力端子がそのカウンタ３４へ
結合される。限界カウンタ３６のカウンタ終了（ＴＣ）
出力端子がカウンタ３０のカウント・イネイブル入来デ
ータへ結合される。そのカウンタ３０は保持の前に所定
数のサイクルまでカウントする。たとえば、第３図に示
されている例においては、ＣＲＴのスクリーンの寸法、
したがってフレームバッファのビット寸法は１１５２ピ
クセル幅である。その値は特定の表示装置に対する走査
線の長さの限界と、カウンタ３６の最大カウント値を表
し、カウンタ３０のサイクル数が保持の前に増す。２０
ビットカウンタ３８にベースカウンタ３０の出力端子か
らロードが行なわれ、後で説明するように、カウンタ３
８の出力がアクセスされたフレームバッファメモリを駆
動するＲＡＳアトｖ、ｘ トＣＡＳ７ ）’レス金定め
る。
レスをベースカウンタ３０へ与える。同様に、ウィンド
ウの幅を指定するピクセルの数を２進数で定めることに
より、ＣＲＴ１４上に表示すべきＤＭＡウィンドウの幅
をセットし、その数を幅レジスタ３２に書込む。幅の値
がカウンタ３４のデータロード入力端子へ与えられるよ
うに、幅レジスタ３２の出力端子がそのカウンタ３４へ
結合される。限界カウンタ３６のカウンタ終了（ＴＣ）
出力端子がカウンタ３０のカウント・イネイブル入来デ
ータへ結合される。そのカウンタ３０は保持の前に所定
数のサイクルまでカウントする。たとえば、第３図に示
されている例においては、ＣＲＴのスクリーンの寸法、
したがってフレームバッファのビット寸法は１１５２ピ
クセル幅である。その値は特定の表示装置に対する走査
線の長さの限界と、カウンタ３６の最大カウント値を表
し、カウンタ３０のサイクル数が保持の前に増す。２０
ビットカウンタ３８にベースカウンタ３０の出力端子か
らロードが行なわれ、後で説明するように、カウンタ３
８の出力がアクセスされたフレームバッファメモリを駆
動するＲＡＳアトｖ、ｘ トＣＡＳ７ ）’レス金定め
る。
ＤＭＡの転送が行なわれないとすると、システムクロッ
クが最初に与えられたベース値からベースカウンタ３０
を同時に増加する。リミットカウンタがそれの最高カウ
ントに達すると、そのカウンタはカウント値をもはや増
加せず、かつベースカウンタ３０がそれのカウント値を
増加することも阻止する。したがって、最終的なベース
値は最初のベース値に限界カウンタの範囲（すなわち、
１１５２）を加えたものに等しい。ＤＭＡ転送が起きた
から、２０ビットカウンタ３８に含まれている値は元の
最初のベースアドレス値であり、したがって２０ビット
カウンタ３８のカウントは増加させられなかった。同様
に、 Ｄ！ｖＩＡ転送が起らなかったから１幅レジスタ
３２の値と１２ビットカウンタ３４の値も同じままであ
る。
クが最初に与えられたベース値からベースカウンタ３０
を同時に増加する。リミットカウンタがそれの最高カウ
ントに達すると、そのカウンタはカウント値をもはや増
加せず、かつベースカウンタ３０がそれのカウント値を
増加することも阻止する。したがって、最終的なベース
値は最初のベース値に限界カウンタの範囲（すなわち、
１１５２）を加えたものに等しい。ＤＭＡ転送が起きた
から、２０ビットカウンタ３８に含まれている値は元の
最初のベースアドレス値であり、したがって２０ビット
カウンタ３８のカウントは増加させられなかった。同様
に、 Ｄ！ｖＩＡ転送が起らなかったから１幅レジスタ
３２の値と１２ビットカウンタ３４の値も同じままであ
る。
メモリからフレームバッファ１８へのＤＭＡ転送を行な
わせる場合には、後で説明するように、最初のベース値
と最初の幅値が与えられる。したがって、 ＤＭＡ転送
の開始前は最初のベース値がベースカウンタ３０と２０
ビットカウンタ３８に格納され、＠レジスタからの最初
の幅値が１２ビットカウンタ３４へ与えられる。図示の
ように、各メモリサイクルが終ると線４０を通じて与え
られる信号により１２ビットカウンタ３４のカウントが
増加させられる。あらゆるメモリサイクルが１２ビット
幅カウンタ３４と２０ビットカウンタ３８のカウントを
増加させる。したがって、２０ビットカウンタ３８が、
システムパス１２を通じて新しいデータを受けるたびに
、増加するフレームバッファ・アドレスを出力する。１
２ビットカウンタ３４が予め定められている最大のウィ
ンドウ幅に達すると、カウント終了（ＴＣ）信号が線４
２へ出力される。その信号により新しいベース値がベー
スカウンタ３０へ再びロードされる。先に説明したよう
に、与えられる新しいベースアドレスは以前のベースア
ドレスに限界カウンタの値（すなわち、１１５２）’ｅ
加えたものである。この修正されたアドレスをベースカ
ウンタ３０ヘロードすると、その結果としてそのカウン
タのカウントが。
わせる場合には、後で説明するように、最初のベース値
と最初の幅値が与えられる。したがって、 ＤＭＡ転送
の開始前は最初のベース値がベースカウンタ３０と２０
ビットカウンタ３８に格納され、＠レジスタからの最初
の幅値が１２ビットカウンタ３４へ与えられる。図示の
ように、各メモリサイクルが終ると線４０を通じて与え
られる信号により１２ビットカウンタ３４のカウントが
増加させられる。あらゆるメモリサイクルが１２ビット
幅カウンタ３４と２０ビットカウンタ３８のカウントを
増加させる。したがって、２０ビットカウンタ３８が、
システムパス１２を通じて新しいデータを受けるたびに
、増加するフレームバッファ・アドレスを出力する。１
２ビットカウンタ３４が予め定められている最大のウィ
ンドウ幅に達すると、カウント終了（ＴＣ）信号が線４
２へ出力される。その信号により新しいベース値がベー
スカウンタ３０へ再びロードされる。先に説明したよう
に、与えられる新しいベースアドレスは以前のベースア
ドレスに限界カウンタの値（すなわち、１１５２）’ｅ
加えたものである。この修正されたアドレスをベースカ
ウンタ３０ヘロードすると、その結果としてそのカウン
タのカウントが。
定められているウィンドウ内の次の走査線のスタートア
ドレスへ増加させられる。また、限界カウンタ３Ｇがそ
れの限界カウントまでカウント動作を再び開始するよう
に、 ＴＣ信号４２のアサーションにより限界カウンタ
が再びロードされる。以上述べた一連の動作は、全デー
タフレームが読出されて、フレームバッファ１Ｂに書込
まれるまで続けられる。
ドレスへ増加させられる。また、限界カウンタ３Ｇがそ
れの限界カウントまでカウント動作を再び開始するよう
に、 ＴＣ信号４２のアサーションにより限界カウンタ
が再びロードされる。以上述べた一連の動作は、全デー
タフレームが読出されて、フレームバッファ１Ｂに書込
まれるまで続けられる。
以上、デジタル映像をＣＲＴ上にアニメーション化した
形で表示するための装置および方法を説明した。本発明
をとくに第１〜４図を参照して本発明を説明したが、本
発明の要旨ｎ囲を逸脱することなしに１本発明の要素の
材料および構成に対して多くの変更および修正を施せる
ことが当業者には明らかでおろう。
形で表示するための装置および方法を説明した。本発明
をとくに第１〜４図を参照して本発明を説明したが、本
発明の要旨ｎ囲を逸脱することなしに１本発明の要素の
材料および構成に対して多くの変更および修正を施せる
ことが当業者には明らかでおろう。
第１図は本発明によるコンピュータ装置を示すブロック
略図、第２図は格納されている映像のＤｋＩＡアクセス
および表示を可能にする本発明の一実施例のブロック図
、第３図は磁気ディスクに格納されている映像を構成す
るデータを転送し、それらの映倫ヲアニメーション化し
たや９方で表示するための本発明のＤＭＡ制御器の使用
を示す略図。 第４図はメモリに格納されている映像を表示するための
本発明の一連の動作を示す流れ図である。 １０・φ・・中央処理装置、１４・・・・ＣＲＴ表示装
置、１５・・・・メモリ、１８・・・・フレームバック
７．２０・・・・ＤＭＡｆｉｔｌＪ御器、 ２６・・・
・グラフインク制御器、３０・・拳・ベースカウンタ、
３２・・・−ＩＩレジスタ、３４・・・・１２ビットカ
クンタ、３６・・ｅ＠限界カウンタ、３８φ・・番２０
ビットカウンタ。
略図、第２図は格納されている映像のＤｋＩＡアクセス
および表示を可能にする本発明の一実施例のブロック図
、第３図は磁気ディスクに格納されている映像を構成す
るデータを転送し、それらの映倫ヲアニメーション化し
たや９方で表示するための本発明のＤＭＡ制御器の使用
を示す略図。 第４図はメモリに格納されている映像を表示するための
本発明の一連の動作を示す流れ図である。 １０・φ・・中央処理装置、１４・・・・ＣＲＴ表示装
置、１５・・・・メモリ、１８・・・・フレームバック
７．２０・・・・ＤＭＡｆｉｔｌＪ御器、 ２６・・・
・グラフインク制御器、３０・・拳・ベースカウンタ、
３２・・・−ＩＩレジスタ、３４・・・・１２ビットカ
クンタ、３６・・ｅ＠限界カウンタ、３８φ・・番２０
ビットカウンタ。
Claims (29)
- （１）選択的にイネイブルされる複数の表示素子を有す
る表示器を有する表示手段を含むコンピュータ表示装置
において、 独特のアドレス場所により定められ、かつフレームに構
成される表示すべきデータを記憶装置に格納する過程と
、 データのフレームを前記記憶装置から読出し、そのデー
タを前記表示手段へ結合されているフレームバッファ中
の選択された場所に転送する過程と を備え、前記フレームバッファはデータビットを含む少
なくとも１つのビットマップを含み、前記ビットは前記
表示器上の表示素子の状態を表し、前記フレームバッフ
ァ中の前記場所は幅値および原点により定められ、表示
のためにデータが前記フレームバッファから読出される
順序で前記データが転送されるように、前記フレームは
ベースアドレスから順次読出されることを特徴とするデ
ータを記憶装置から前記表示器へ転送する方法。 - （２）特許請求の範囲第１項記載の方法であつて、前記
表示素子は走査線に構成され、前記記憶装置内の前記デ
ータは１度に１本の走査線ずつ前記制御器手段により読
出されることを特徴とする方法。 - （３）特許請求の範囲第２項記載の方法であつて、前記
フレームバッファ中の前記選択された場所は長方形のア
レイを備え、それらのアレイ場所は前記ビットマップの
サブセットであることを特徴とする方法。 - （４）特許請求の範囲第３項記載の方法であつて、前記
長方形アレイを定める前記場所は、前記データが前記記
憶装置から読出される順序で前記制御器手段により読出
されることを特徴とする方法。 - （５）特許請求の範囲第４項記載の方法であつて、前記
データは引続くフレームで読出され、時間「Ｔ」だけ隔
てられて前記フレームバッファへ転送されることを特徴
とする方法。 - （６）特許請求の範囲第５項記載の方法であつて。 前記幅値はユーザーにより定められることを特徴とする
方法。 - （７）特許請求の範囲第６項記載の方法であつて。 各前記フレームを前記フレームバッファ手段へ転送する
前に各フレームを一時的に格納するバッファを含むこと
を特徴とする方法。 - （８）特許請求の範囲第７項記載の方法であつて、表示
すべき前記データはデジタル映像を含むことを特徴とす
る方法。 - （９）特許請求の範囲第４項記載の方法であつて、前記
読出す過程は、 前記ベース値を受けるベースカウント手段と、保持限界
値までカウントし、それから前記ベースカウント手段が
それ以上カウントしないようにするために前記ベースカ
ウント手段へ結合される限界カウント手段と、 前記幅値を受ける幅カウント手段と、 前記ベースカウント手段と前記幅カウント手段へ結合さ
れ、前記記憶装置内の前記独特のアドレス場所を定める
ＲＡＳ出力信号とＣＡＳ出力信号を与えるアドレス出力
カウント手段と、 前記ベースカウント手段と前記限界カウント手段のカウ
ント値を増加させるために前記ベースカウント手段に結
合されるシステムクロック手段と、 メモリサイクル信号を与えて前記幅カウント手段のカウ
ント値を増加させることにより前記ＲＡＳ出力信号を大
きくするために前記幅カウント手段に結合されるメモリ
サイクル信号発生手段と を含む制御器手段により達成されることを特徴とする方
法。 - （１０）特許請求の範囲第９項記載の方法であつて、前
記幅カウント手段は前記幅値に達した時にカウント終了
（ＴＣ）信号を出力し、そのＴＣ信号は前記幅値を前記
幅カウント手段へ再ロードし、前記限界カウンタをリセ
ットし、新しいメモリベースアドレスを前記ベースカウ
ント手段へ与えることを特徴とする方法。 - （１１）特許請求の範囲第１０項記載の方法であつて、
前記ベースカウント手段は２０ビットカウンタを含むこ
とを特徴とする方法。 - （１２）特許請求の範囲第１１項記載の方法であつて、
前記幅カウント手段は幅レジスタに結合される１２ビッ
トカウンタを含むことを特徴とする方法。 - （１３）特許請求の範囲第１２項記載の方法であつて、
前記アドレス出力カウント手段は２０ビットカウンタを
含むことを特徴とする方法。 - （１４）特許請求の範囲第１３項記載の方法であつて、
前記制御器手段と前記記憶装置および前記フレームバッ
ファ手段はバスに沿つて互いに結合されることを特徴と
する方法。 - （１５）特許請求の範囲第１４項記載の方法であつて、
前記フレームバッファは複数のビットマップを含み、し
たがつて各前記ビットマップの内容は交互に表示され、
別のビットマップの内容は更新されることを特徴とする
方法。 - （１６）選択的にイネイブルされる複数の表示素子を有
する表示器を含み、データを表示する表示手段と、 前記表示器の表示素子の状態を表す複数のデータビット
を含む少なくとも１つのビットマップを含み、表示すべ
きデータを格納するために前記表示手段へ結合されるフ
レームバッファ手段と、 表示すべきデータをフレームとして独特のアドレス場所
に格納する記憶装置と、 この記憶装置から前記データのフレームを読出し、その
読出したデータを前記フレームバッファ手段内の選択さ
れた場所へ転送するために前記記憶装置と前記フレーム
バッファ手段へ結合される制御器手段と を備え、前記場所は幅値と原点により定められ、前記デ
ータを表示するために前記フレームバッファ手段から読
出される順序で前記データが転送されるように、前記制
御器手段は前記データをベースアドレスから始めて順次
読出し、それによりデータは高速で前記表示器へ転送さ
れることを特徴とするデータを記憶装置から表示装置へ
転送する装置。 - （１７）特許請求の範囲第１６項記載の装置であつて、
前記表示素子は走査線に構成され、前記記憶装置内の前
記データは１度に１本の走査線ずつ前記制御器手段によ
り読出されることを特徴とする装置。 - （１８）特許請求の範囲第１７項記載の装置であつて、
前記フレームバッファ中の前記選択された場所は長方形
のアレイを備え、それらのアレイ場所は前記ビットマッ
プのサブセットであることを特徴とする装置。 - （１９）特許請求の範囲第１８項記載の装置であつて、
前記長方形アレイを定める場所は、前記データが前記記
憶装置から読出される順序で前記制御器手段により読出
されることを特徴とする装置。 - （２０）特許請求の範囲第１９項記載の装置であつて、
前記制御器手段は前記格納されている映像の引続くフレ
ームを読出し、データの前記各フレームを時間「Ｔ」だ
け隔てられている前記長方形アレイへ転送されることを
特徴とする装置。 - （２１）特許請求の範囲第１９項記載の装置であつて、
前記幅値と前記ベースアドレスはユーザーにより定めら
れることを特徴とする装置。 - （２２）特許請求の範囲第１７項記載の装置であつて、
前記制御器手段は各前記フレームを前記フレームバッフ
ァ手段へ転送する前に各フレームを一時的に格納するバ
ッファを含むことを特徴とする装置。 - （２３）特許請求の範囲第１６項記載の装置であつて、
表示すべき前記データはデジタル映像を含むことを特徴
とする装置。 - （２４）特許請求の範囲第１９項記載の装置であつて、
前記制御器手段は、 前記ベース値を受けるベースカウント手段と、保持限界
値までカウントし、それから前記ベースカウント手段が
それ以上カウントしないようにするために前記ベースカ
ウント手段へ結合される限界カウント手段と、 前記幅値を受ける幅カウント手段と、 前記ベースカウント手段と前記幅カウント手段へ結合さ
れ、前記記憶装置内の前記独特のアドレス場所を定める
ＲＡＳ出力信号とＣＡＳ出力信号を与えるアドレス出力
カウント手段と、 前記ベースカウント手段と前記限界カウント手段のカウ
ント値を増加させるために前記ベースカウント手段に結
合されるシステムクロック手段と、 メモリサイクル信号を与えて前記幅カウント手段のカウ
ント値を増加させることにより前記ＲＡＳ出力信号を大
きくするために前記幅カウント手段に結合されるメモリ
サイクル信号発生手段と を含むことを特徴とする装置。 - （２５）特許請求の範囲第２４項記載の装置であつて、
前記幅カウント手段は前記幅値に達した時にカウント終
了（ＴＣ）信号を出力し、そのＴＣ信号は前記幅値を前
記幅カウント手段へ再ロードし、前記限界カウンタをリ
セットし、新しいメモリベースアドレスを前記ベースカ
ウント手段へ与えることを特徴とする装置。 - （２６）特許請求の範囲第２５項記載の装置であつて、
前記ベースカウント手段は２０ビットカウンタを含むこ
とを特徴とする装置。 - （２７）特許請求の範囲第２６項記載の装置であつて、
前記幅カウント手段は幅レジスタに結合される１２ビッ
トカウンタを含むことを特徴とする装置。 - （２８）特許請求の範囲第２７項記載の装置であつて、
前記アドレス出力カウント手段は２０ビットカウンタを
含むことを特徴とする装置。 - （２９）特許請求の範囲第２８項記載の装置であつて、
前記制御器手段と前記記憶装置および前記フレームバッ
ファ手段はバスに沿つて互いに結合されることを特徴と
する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US77582985A | 1985-09-13 | 1985-09-13 | |
| US775829 | 1985-09-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267632A true JPS6267632A (ja) | 1987-03-27 |
| JPH0646378B2 JPH0646378B2 (ja) | 1994-06-15 |
Family
ID=25105637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61214189A Expired - Lifetime JPH0646378B2 (ja) | 1985-09-13 | 1986-09-12 | コンピュータ表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH0646378B2 (ja) |
| FR (1) | FR2587520B1 (ja) |
| GB (1) | GB2180729B (ja) |
| HK (1) | HK8391A (ja) |
| SG (1) | SG13890G (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1323450C (en) * | 1989-02-06 | 1993-10-19 | Larry K. Loucks | Depth buffer clipping for window management |
| US5241656A (en) * | 1989-02-06 | 1993-08-31 | International Business Machines Corporation | Depth buffer clipping for window management |
| JPH03177893A (ja) * | 1989-12-06 | 1991-08-01 | Toshiba Corp | マルチウィンドウ表示装置 |
| WO1991020072A1 (en) * | 1990-06-15 | 1991-12-26 | Empruve, Inc. | System for displaying information |
| US5388200A (en) * | 1990-12-21 | 1995-02-07 | Sun Microsystems, Inc. | Method and apparatus for writing directly to a frame buffer |
| GB9108389D0 (en) * | 1991-04-19 | 1991-06-05 | 3 Space Software Ltd | Treatment of video images |
| US5504855A (en) * | 1993-10-29 | 1996-04-02 | Sun Microsystems, Inc. | Method and apparatus for providing fast multi-color storage in a frame buffer |
| WO1995012191A1 (en) * | 1993-10-29 | 1995-05-04 | Sun Microsystems, Inc. | Method for increasing the rate of scrolling in a frame buffer |
| US5533187A (en) * | 1993-10-29 | 1996-07-02 | Sun Microsystems, Inc | Multiple block mode operations in a frame buffer system designed for windowing operations |
| CN116524849B (zh) * | 2023-04-20 | 2025-06-27 | 灵控微电子(深圳)有限责任公司 | 一种led显示系统、装置及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127093A (ja) * | 1983-01-12 | 1984-07-21 | 日本電気株式会社 | 画面分割制御装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089165B (en) * | 1980-10-30 | 1985-10-09 | Canon Kk | Character and image processing |
| US4484302A (en) * | 1980-11-20 | 1984-11-20 | International Business Machines Corporation | Single screen display system with multiple virtual display having prioritized service programs and dedicated memory stacks |
| JPS59116787A (ja) * | 1982-12-24 | 1984-07-05 | 株式会社日立製作所 | デイスプレイ表示方式 |
| US4570161A (en) * | 1983-08-16 | 1986-02-11 | International Business Machines Corporation | Raster scan digital display system |
| JPS6064386A (ja) * | 1983-09-20 | 1985-04-12 | 株式会社東芝 | 画像表示装置 |
| US4747042A (en) * | 1983-12-20 | 1988-05-24 | Ascii Corporation | Display control system |
| JPS60147785A (ja) * | 1984-01-12 | 1985-08-03 | 株式会社アスキ− | 論理領域間デ−タ移動制御装置 |
-
1986
- 1986-05-30 GB GB8613220A patent/GB2180729B/en not_active Expired
- 1986-06-30 FR FR8609463A patent/FR2587520B1/fr not_active Expired - Fee Related
- 1986-09-12 JP JP61214189A patent/JPH0646378B2/ja not_active Expired - Lifetime
-
1990
- 1990-02-27 SG SG13890A patent/SG13890G/en unknown
-
1991
- 1991-01-24 HK HK8391A patent/HK8391A/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127093A (ja) * | 1983-01-12 | 1984-07-21 | 日本電気株式会社 | 画面分割制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2587520B1 (fr) | 1994-02-18 |
| FR2587520A1 (fr) | 1987-03-20 |
| JPH0646378B2 (ja) | 1994-06-15 |
| GB2180729B (en) | 1989-10-11 |
| GB8613220D0 (en) | 1986-07-02 |
| SG13890G (en) | 1990-10-26 |
| HK8391A (en) | 1991-02-01 |
| GB2180729A (en) | 1987-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777485A (en) | Method and apparatus for DMA window display | |
| US5291582A (en) | Apparatus for performing direct memory access with stride | |
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US4688190A (en) | High speed frame buffer refresh apparatus and method | |
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| JPS63200230A (ja) | グラフィック表示アダプタ | |
| JPH0431154B2 (ja) | ||
| JPH0469794B2 (ja) | ||
| JPS589451B2 (ja) | ラスタ型出力装置に対する座標デ−タ供給方法 | |
| JPH0355832B2 (ja) | ||
| EP0279227B1 (en) | Raster display vector generator | |
| JPH0646378B2 (ja) | コンピュータ表示装置 | |
| JPH06214549A (ja) | 二重緩衝方式出力表示システムにおける表示装置及び表示方法 | |
| JPS6329291B2 (ja) | ||
| US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
| JPS6327727B2 (ja) | ||
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
| JPS63251864A (ja) | 表示装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPH11161255A (ja) | 画像表示装置 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JPH0322131A (ja) | 画像表示制御装置 | |
| JPH06214749A (ja) | 描画制御装置 | |
| JPH01246630A (ja) | データアクセス装置 |