JPH06149938A - 集積回路設計支援システム - Google Patents

Abstract

(57)【要約】 【目的】 集積回路設計支援システムでパッドを編集し
た際に、周辺回路同士が重なったり、チップ枠から周辺
回路がはみ出さないようにする。 【構成】 ルールチェックにより合格にならなかった場
合に、周辺回路の領域を設定できる周辺回路領域設定部
１２を設け、周辺回路領域同士の重なり等のチェックを
周辺回路領域チェック部１３により行い、また、あらか
じめチップ設計部１でチップ図面データの一部に周辺回
路領域を示す属性を持たせて、これにもとづいて周辺回
路領域算出部２２により自動的に周辺回路領域を算出さ
せ、この算出した周辺回路領域を周辺回路領域表示部２
３に表示させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、集積回路（以下、Ｉ
Ｃという）チップのチップ・フレーム間結線図を作成す
る集積回路設計支援システムに関するものである。

【０００２】

【従来の技術】図５は従来の集積回路設計支援システム
を示すブロック図であり、図において、１はＩＣチップ
のレイアウト設計を対話的に行うチップ設計部、２はＩ
Ｃチップの外部端子となるフレームの設計を対話的に行
うフレーム設計部である。

【０００３】また、３はチップ設計部１とフレーム設計
部２からチップ図面データおよびフレーム図面データを
取り込み、フレーム図面データ上の理想的な位置にチッ
プ図面データを配置するデータ合成部、４はデータ合成
部３で作成した合成図面データにおいて、ＩＣチップの
入出力端子であるパッドとフレームの結線部であるリー
ド間をワイヤにより結線を行う結線図作成部である。

【０００４】さらに、５は結線図作成部４で作成された
チップ・フレーム間結線図に対してワイヤの結線ルール
を満たしているか否かのチェックを行うルールチェック
部、６はルールチェック部５で合格となったチップ・フ
レーム間結線図を格納する完成結線図格納部である。

【０００５】７はルールチェック部５でエラーが発生し
た場合、結線すべきリード位置から結線ルールを満足で
きるパッドのワイヤ結線位置領域を算出し、表示する結
線可能位置領域表示部、８は結線可能位置領域表示部７
で表示された領域内にパッドを移動させるなどのパッド
位置を編集するパッド編集部である。

【０００６】また、９はパッド編集部８で編集した全パ
ッドの編集結果を出力するパッド編集結果出力部、１０
はパッド編集結果出力部９が出力したデータを格納する
パッド編集データ格納部、１１はパッド編集データ格納
部１０に格納してあるデータを、チップ設計部１に読み
込めるようにデータ変換する編集データ変換部である。

【０００７】図６は、結線図作成部４で作成されるチッ
プ・フレーム間結線図の一例を示す図である。図におい
て、１４はＩＣチップ図面データ、１５はＩＣチップの
入出力端子であるパッド、１６はフレームの結線図であ
るリード、１７はフレームの一部でチップの配置場所と
なるダイパッド、２４はパッド１５とリード１６を結線
するワイヤである。

【０００８】次に動作について説明する。チップ設計部
１およびフレーム設計部２でそれぞれＩＣチップおよび
フレームの設計を対話的に行う。その後、データ合成部
３によりチップ設計部１からチップ図面データを、フレ
ーム設計部２からフレーム図面データをそれぞれ取り込
み、フレーム図面データ上の理想的な位置にチップ図面
データを配置し、合成図面データを作成する。

【０００９】データ合成部３で作成した合成図面データ
において、ＩＣチップとフレーム間のワイヤ結線を自動
または対話的に行うことにより、結線図作成部４でチッ
プ・フレーム間結線図を作成する。そのチップ・フレー
ム間結線図に対して、実際に製造工程で結線した時、断
線および線間の接触を防止するために定められた結線ル
ールを満たしているかどうかのチェックを、ルールチェ
ック部５で行う。

【００１０】ルールチェック部５で合格したチップ・フ
レーム間結線図は完成結線図格納部６に格納する。一
方、ルールチェック部５でエラーが発生した場合、結線
可能位置領域表示部７でエラーが発生したワイヤ２４に
結線しているリード１６位置より、結線ルールを満足で
きるパッド側のワイヤ結線位置の領域を算出し表示す
る。

【００１１】そこで、結線位置可能領域表示部７で表示
された結線ルールを満足できるパッド１５側のワイヤ結
線位置領域内にワイヤ結線位置が含まれるように、パッ
ド編集部８でパッド１５を移動させる等の編集を行い、
パッド編集結果出力部９では、パッド編集部８で編集し
たパッド編集内容をパッド編集結果として抽出し、パッ
ド編集データ格納部１０に出力する。

【００１２】パッド編集データ格納部１０に格納してあ
るパッド編集データをチップ設計部１ら読み込めるよう
に、編集データ変換部１１でデータ変換し、チップ設計
部１に読み込み参照させることにより、結線ルールを考
慮した位置に、元のチップレイアウトデータのパッド１
５位置を修正する。

【００１３】

【発明が解決しようとする課題】従来の集積回路設計支
援システムは以上のように構成されているので、このシ
ステム上では問題なくパッド１５の編集が行えても、そ
の編集結果をもとにチップ設計部１でチップのレイアウ
ト編集を行う際、実際のパッド１５には周辺回路等が付
随しており、その周辺回路等が他のパッドの周辺回路等
と重なったり、チップ枠からはみ出す場合があるなどの
問題点があった。

【００１４】請求項１の発明は上記のような問題点を解
消するためになされたもので、パッド編集を行う際に、
各パッドの周辺回路等の領域をデータ表示することで、
パッドの周辺回路同士が重なったり、チップ枠からはみ
出すことを自動的にチェックすることができる集積回路
設計支援システムを得ることを目的とする。

【００１５】また、請求項２の発明はチップ図面データ
より正確に効率的に周辺回路領域を求めることができ、
これによりチップ・フレーム間結線の品質を高め、一段
の設計効率の改善を図ることができる集積回路設計支援
システムを得ることを目的とする。

【００１６】

【課題を解決するための手段】請求項１の発明に係る集
積回路設計支援システムは、ルールチェックにより合格
にならなかった場合に、周辺回路の領域を設定できる周
辺回路領域設定部を設け、周辺回路領域同士の重なり等
のチェックを周辺回路領域チェック部により行うように
したものである。

【００１７】請求項２の発明に係る集積回路設計支援シ
ステムは、あらかじめチップ設計部でチップ図面データ
の一部に周辺回路領域を示す属性を持たせて、これにも
とづいて周辺回路領域算出部により自動的に周辺回路領
域を算出させ、この算出した周辺回路領域を周辺回路領
域表示部に表示させ、周辺回路領域同士の重なり等のチ
ェックを周辺回路領域チェック部にチェックさせるよう
にしたものである。

【００１８】

【作用】請求項１の発明における集積回路設計支援シス
テムは、周辺回路領域設定部によりルールチェック部で
合格しなかったチップに対して周辺回路の領域を各パッ
ドに設定することで、周辺回路領域チェック部によっ
て、パッド編集時のパッド間の位置に関係に関する不正
な編集をチェックする。

【００１９】請求項２の発明における集積回路設計支援
システムは、周辺回路領域算出部により各パッドの周辺
回路領域を示す属性を抽出して、その周辺回路領域を算
出し、この周辺回路領域表示部により、この周辺回路領
域をデータ合成部で合成した合成図面データ上に表示さ
せる。

【００２０】

【実施例】

実施例１．以下、請求項１の発明の実施例を図について
説明する。図１において、１はＩＣチップのレイアウト
設計を対話的に行うチップ設計部、２はＩＣチップの外
部端子となるフレームの設計を対話的に行うフレーム設
計部である。

【００２１】また、３はチップ設計部１とフレーム設計
部２からチップ図面データおよびフレーム図面データを
取り込み、フレーム図面データ上の理想的な位置にチッ
プ図面データを配置するデータ合成部、４はデータ合成
部３で合成図面データにおいて、ＩＣチップの入出力端
子であるパッドとフレームの結線部であるリード間をワ
イヤにより結線を行う結線図作成部である。

【００２２】さらに、５は結線図作成部４で作成された
チップ・フレーム間結線図について実際の製造工程で結
線した時、断線や線間の接触を防ぐために定められた結
線ルールを満たしているか否かを調べるルールチェック
部、６はルールチェック部５で合格したチップフレーム
間結線図を格納する完成結線図格納部である。

【００２３】また、１２はルールチェック部５で合格し
なかった場合、パッドの周辺回路の領域を設定できる周
辺回路領域設定部、７は結線すべきリード位置からルー
ルを満足できるパッドのワイヤ結線位置領域を算出し、
領域を表示する結線可能位置領域表示部、８は結線可能
位置領域表示部７で表示された領域内にパッドを移動さ
せるなどのパッド位置を編集するパッド編集部である。

【００２４】次に、１３はパッド編集部８により周辺回
路領域設定部１２で設定した周辺回路領域同士の重なり
等のチェックを行う周辺回路領域チェック部、また、９
はパッド編集部８で編集した全パッドの編集結果を出力
するパッド編集結果出力部、１０はパッド編集結果出力
部９が出力したデータを格納するパッド編集データ格納
部、１１はパッド編集データ格納部１０に格納してある
データを、チップデータ設計部１に読み込めるようにデ
ータ変換する編集データ変換部である。

【００２５】図２はルールチェック後、周辺回路領域と
結線可能位置領域を表示したチップ・フレーム間結線図
の拡大図の一例である。同図において、１４はＩＣチッ
プ図面データ、１５はＩＣの入出力端子となるパッド、
１６はフレームの結線部であるリード、１７はフレーム
の一部で、チップの配置場所となるダイパッド、１８は
パッド１５とリード１６を結線するワイヤで、ルールチ
ェック部５でルールチェックＯＫとなったワイヤであ
る。

【００２６】また、１９はルールチェックでＮＧとなっ
たワイヤ、２０は周辺回路領域設定部１２で設定した各
パッドの周辺回路領域、２１は結線可能位置領域表示部
で算出し表示した、結線すべきリード１６位置からのワ
イヤのルールを満足できるパッド１５側の結線可能位置
領域である。

【００２７】図３はルール違反のワイヤに結線していた
パッド位置を編集したチップ・フレーム間結線図の拡大
図の一例である。同図において、１４はＩＣチップ図面
データ、１５はＩＣの入出力端子となるパッド、１６は
フレームの結線部であるリード、１７はフレームの一部
で、チップの配置場所となるダイパッド、１８はパッド
１５とリード１６を結線するワイヤで、ルールチェック
部５でルールチェックＯＫとなったワイヤである。

【００２８】また、２０は周辺回路領域設計部１２で設
定した各パッドの周辺回路領域、２１は結線可能位置領
域表示部７で算出し表示した、結線すべきリード１６位
置からワイヤのルールを満足できるパッド１５側の結線
可能位置領域である。

【００２９】次に動作について説明する。まず、チップ
設計部１およびフレーム設計部２でそれぞれＩＣチップ
およびフレームの設計を対話的に行う。その後、データ
合成部３によりチップ設計部１からチップ図面データ
を、フレーム設計部２からフレーム図面データをそれぞ
れ取り込み、フレーム図面データ上の理想的な位置にチ
ップ図面データを配置し、合成図面データを作成する。

【００３０】データ合成部３で作成した合成図面データ
において、ＩＣチップとフレーム間のワイヤ結線を自動
または対話的に行うことにより、結線図作成部４でチッ
プ・フレーム間結線図を作成する。そのチップ・フレー
ム間結線図に対して、実際に製造工程で結線した時、断
線および線間の接触を防止するために定められた結線ル
ールを満たしているかどうかのチェックを、ルールチェ
ック部５で行う。

【００３１】ルールチェック部５で合格したチップ・フ
レーム間結線図は完成結線図格納部６に格納し、もしエ
ラーが発生した場合、エラーの対象となったワイヤ１９
に結線しているパッド１５に対し、周辺回路領域を周辺
回路領域設定部１２で設定する。次に、結線可能位置領
域表示部７でエラーが発生したワイヤ１９に結線してい
るリード位置より、結線ルールを満足できるパッド側の
ワイヤ結線可能位置領域２１を、図２に示すように表示
する。

【００３２】そして、結線可能位置領域表示部７で表示
された、結線ルールを満足できるパッド側のワイヤ結線
可能位置領域２１内にパッド編集部８で、図３に示すよ
うにパッドを移動させる等の編集を行い、パッド周辺回
路領域同士が重なったり、チップ枠からはみ出す等の不
正なパッド編集が行われていないかどうかを、周辺回路
領域チェック部１３で自動的にチェックする。

【００３３】その結果、不正なパッド編集が行われてい
なければ、パッド編集結果出力部９でパッド編集内容を
パッドの編集結果として抽出し、パッド編集データ格納
部１０に出力する。不正なパッド編集が行われている場
合には、パッド編集部８で再度編集を行う。

【００３４】パッド編集データ格納部１０に格納してあ
るパッド編集データをチップ設計部１ら読み込めるよう
に、編集データ変換部１１でデータ変換し、チップ設計
部１に読み込み参照させることにより、結線ルールを考
慮した位置に、元のチップレイアウトデータのパッド１
５位置を修正する。

【００３５】実施例２．図４は請求項２の発明の実施例
を示し、図において、１はＩＣチップのレイアウト設計
を対話的に行うチップ設計部、２はＩＣチップの外部端
子となるフレームの設計を対話的に行うフレーム設計部
である。

【００３６】また、３はチップ設計部１とフレーム設計
部２からチップ図面データおよびフレーム図面データを
取り込み、フレーム図面データ上の理想的な位置にチッ
プ図面データを配置するデータ合成部である。

【００３７】また、２２はチップ図面データよりパッド
周辺回路領域を自動的に算出する周辺回路領域算出部、
２３は周辺回路領域算出部２２で算出した各パッド回路
領域を表示する周辺回路領域表示部、４はデータ合成部
３で作成した合成図面データにおいて、ＩＣチップとフ
レーム間の結線部であるリード間をワイヤにより自動ま
たは対話的に行い、結線図を作成する結線図作成部、さ
らに、５は結線図作成部４で作成されたチップ・フレー
ム間結線図について実際の製造工程で結線した時、断線
や線間の接触を防ぐために定められた結線ルールを満た
しているか否かを調べるルールチェック部、６はルール
チェック部５で合格したチップフレーム間結線図を格納
する完成結線図格納部である。

【００３８】７はルールチェック部７でエラーが発生し
た場合、パッドをレイアウトさせる位置を表示する結線
可能位置領域表示部、８は結線可能位置領域表示部７で
表示された領域内にパッドを移動させるなどのパッド位
置を編集するパッド編集部、また、９はパッド編集部８
で編集した全パッドの編集結果を出力するパッド編集結
果出力部である。

【００３９】また、１０はパッド編集結果出力部９が出
力したデータを格納するパッド編集データ格納部、１１
はパッド編集データ格納部１０に格納してあるデータ
を、チップデータ設計部１に読み込めるようにデータ変
換する編集データ変換部である。また、１３はパッド編
集部で編集した際チップの周辺回路領域の重なり等のチ
ェックを行う周辺回路領域チェック部である。

【００４０】次に動作について説明する。チップ設計部
１およびフレーム設計部２でそれぞれいＩＣチップおよ
びフレームの設計を対話的に行う。この時、チップ設計
部１では各パッド１５に対して周辺回路領域２０を示す
属性を設定しておく。その後、データ合成部３により、
チップ設計部１からチップ図面データを、フレーム設計
部２からフレーム図面データをそれぞれ取り込み、フレ
ーム図面データ上の理想的な位置にチップ図面データを
配置し合成図面データを作成する。

【００４１】入力したチップ図面データから、周辺回路
領域算出部２２では各パッド１５の周辺回路領域２０を
示す属性を抽出し、自動的に周辺回路領域２０を算出す
る。また、周辺回路領域表示部２３はデータ合成部３で
作成した合成図面データ上に、周辺回路領域算出部２２
で算出した各パッドの周辺回路領域２０を表示する。

【００４２】周辺回路領域２０を表示した合成図面デー
タにおいて、ＩＣチップとフレーム間のワイヤ結線を自
動または対話的に行うことにより、結線図作成部４でチ
ップ・フレーム間結線図を作成する。そのチップ・フレ
ーム間結線図に対して、実際に製造工程で結線した時、
断線および線間の接触を防止するために定められた結線
ルールを満たしているかどうかのチェックを、ルールチ
ェック部５で行う。ルールチェック部５で合格したチッ
プ・フレーム間結線図は完成結線図格納部６に格納す
る。

【００４３】また、ルールチェック部５でエラーが発生
したと判定された場合、結線可能位置領域表示部７でエ
ラーが発生したワイヤ１９に結線しているリード１６位
置より、結線ルールを満足できるパッド１５側のワイヤ
結線位置の領域を算出し表示する。

【００４４】そして、結線可能位置領域表示部７で表示
された、結線ルールを満足できるパッド側のワイヤ結線
可能位置領域２１内にパッド編集部８で、図３に示すよ
うにパッドを移動させる等の編集を行い、パッド周辺回
路領域同士が重なったり、チップ枠からはみ出す等の不
正なパッド編集が行われていないかどうかを、周辺回路
領域チェック部１３で自動的にチェックする。

【００４５】その結果、不正なパッド編集が行われてい
なければ、パッド編集結果出力部９でパッド編集内容を
パッドの編集結果として抽出し、パッド編集データ格納
部１０に出力する。不正なパッド編集が行われている場
合には、パッド編集部８で再度編集を行う。

【００４６】パッド編集データ格納部１０に格納してあ
るパッド編集データをチップ設計部１ら読み込めるよう
に、編集データ変換部１１でデータ変換し、チップ設計
部１に読み込み参照させることにより、結線ルールを考
慮した位置に、元のチップレイアウトデータのパッド１
５位置を修正する。

【００４７】

【発明の効果】以上のように、請求項１の発明によれば
ルールチェックにより合格にならなかった場合に、周辺
回路の領域を設定できる周辺回路領域設定部を設け、周
辺回路領域同士の重なり等のチェックを周辺回路領域チ
ェック部により行うように構成したので、パッドの周辺
回路を禁止領域として設定し、その禁止領域を表示した
ままパッドの編集が行うことができ、周辺回路同士が重
なりあったり、周辺回路がチップ枠からはみ出したりす
る危険性がなくなり、従来のシステム上では編集できて
も、実際に設計する際に編集できないといったことがな
くなり、設計効率を向上できるものが得られる効果があ
る。

【００４８】請求項２の発明によればあらかじめチップ
設計部でチップ図面データの一部に周辺回路領域を示す
属性を持たせて、これにもとづいて周辺回路領域算出部
により自動的に周辺回路領域を算出させ、この算出した
周辺回路領域を周辺回路領域表示部に表示させ、周辺回
路領域同士の重なり等のチェックを周辺回路領域チェッ
ク部にチェックさせるように構成したので、より正確に
効率よく周辺回路領域を求めることができ、これにより
チップ・フレーム間結線図の品質を高めて、さらに設計
効率を向上できるものが得られる効果がある。

【図面の簡単な説明】

【図１】請求項１の発明の一実施例による集積回路設計
支援システムを示すブロック図である。

【図２】周辺回路領域と結線可能位置領域を表示したパ
ッド編集前のチップ・フレーム間結線図を示す拡大図で
ある。

【図３】周辺回路領域と結線可能位置領域を表示した請
求項１の発明によるパッド編集後のチップ・フレーム間
結線図を示す拡大図である。

【図４】請求項２の発明の一実施例による集積回路設計
支援システムを示すブロック図である。

【図５】従来の集積回路設計支援システムを示すブロッ
ク図である。

【図６】図５における結線図作成部によるチップ・フレ
ーム間結線図を示す平面図である。

【符号の説明】

１ チップ設計部 ２ フレーム設計部 ３ データ合成部 ４ 結線図作成部 ５ ルールチェック部 ６ 完成結線図格納部 ７ 結線可能位置領域表示部 ８ パッド編集部 ９ パッド編集結果出力部 １０ パッド編集データ格納部 １１ 編集データ変換部 １２ 周辺回路領域設定部 １３ 周辺回路領域チェック部 １５ パッド １６ リード １８，１９ ワイヤ ２２ 周辺回路領域算出部 ２３ 周辺回路領域表示部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 集積回路チップを対話的に設計するチッ
   プ設計部と、上記集積回路チップの外部端子となるフレ
   ームを対話的に設計するフレーム設計部と、上記チップ
   設計部から入力したチップ図面データを、上記フレーム
   設計部から入力したフレーム図面データ上の理想的な位
   置に配置するデータ合成部と、該データ合成部で作成し
   た合成図面データにおいて、上記集積回路チップの入出
   力端子であるパッドとフレームの結線部であるリード間
   の結線ルートを指示するワイヤを記述した結線図を自動
   または対話的に作成する結線図作成部と、該結線図作成
   部で作成したチップ・フレーム間結線図について実際の
   製造工程で結線した時、断線や線間の接触を防ぐために
   定められた結線ルールを満足しているか否かを調べるル
   ールチェック部と、該ルールチェック部で合格となった
   チップ・フレーム間結線図を格納する完成結線図格納部
   と、上記ルールチェック部で合格にならなかった場合に
   結線すべきリード位置からルールを満足できるパッドの
   ワイヤ結線位置を算出し、その領域を表示する結線可能
   位置領域表示部と、該結線可能位置領域表示部で表示さ
   れた領域内にパッドを移動させるなどのパッド位置を編
   集するパッド編集部と、該パッド編集部による編集結果
   を出力するパッド編集結果出力部と、該パッド編集結果
   出力部から出力したパッドの編集データを格納するパッ
   ド編集データ格納部と、該パッド編集データ格納部に格
   納したデータを、上記チップ設計部で読み込める形に変
   換する編集データ変換部とを備えた集積回路設計支援シ
   ステムにおいて、上記ルールチェック部で合格にならな
   かった場合に、各パッド固有の周辺回路等の領域を各パ
   ッドに設定する周辺回路領域設定部と、該周辺回路領域
   設定部で設定した周辺回路同士の重なり等のチェックを
   行う周辺回路領域チェック部とを設けたことを特徴とす
   る集積回路設計支援システム。
2. 【請求項２】 集積回路チップを対話的に設計するチッ
   プ設計部と、上記集積回路チップの外部端子となるフレ
   ームを対話的に設計するフレーム設計部と、上記チップ
   設計部から入力したチップ図面データを、上記フレーム
   設計部から入力したフレーム図面データ上の理想的な位
   置に配置するデータ合成部と、該データ合成部で作成し
   た合成図面データにおいて、上記集積回路チップの入出
   力端子であるパッドとフレームの結線部であるリード間
   の結線ルートを指示するワイヤを記述した結線図を自動
   または対話的に作成する結線図作成部と、該結線図作成
   部で作成したチップ・フレーム間結線図について実際の
   製造工程で結線した時、断線や線間の接触を防ぐために
   定められた結線ルールを満足しているか否かを調べるル
   ールチェック部と、該ルールチェック部で合格となった
   チップ・フレーム間結線図を格納する完成結線図格納部
   と、上記ルールチェック部で合格にならなかった場合に
   結線すべきリード位置からルールを満足できるパッドの
   ワイヤ結線位置を算出し、その領域を表示する結線可能
   位置領域表示部と、該結線可能位置領域表示部で表示さ
   れた領域内にパッドを移動させるなどのパッド位置を編
   集するパッド編集部と、該パッド編集部による編集結果
   を出力するパッド編集結果出力部と、該パッド編集結果
   出力部から出力したパッドの編集データを格納するパッ
   ド編集データ格納部と、該パッド編集データ格納部に格
   納したデータを、上記チップ設計部で読み込める形に変
   換する編集データ変換部とを備えた集積回路設計支援シ
   ステムにおいて、上記チップ設計部であらかじめチップ
   データの一部として設定した上記データ合成部からのデ
   ータより周辺回路領域を示す属性を抽出し、該周辺回路
   領域を自動的に算出する周辺回路領域算出部と、該周辺
   回路領域算出部で算出した各パッドの周辺回路領域を、
   上記データ合成部で作成した合成図面データ上に表示す
   る周辺回路領域表示部とを設けたことを特徴とする集積
   回路設計支援システム。