JPH03154363A - 階層的配置処理方式 - Google Patents

階層的配置処理方式

Info

Publication number
JPH03154363A
JPH03154363A JP1294175A JP29417589A JPH03154363A JP H03154363 A JPH03154363 A JP H03154363A JP 1294175 A JP1294175 A JP 1294175A JP 29417589 A JP29417589 A JP 29417589A JP H03154363 A JPH03154363 A JP H03154363A
Authority
JP
Japan
Prior art keywords
macroblock
blocks
block
external terminal
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1294175A
Other languages
English (en)
Inventor
Masashi Yabe
矢部 昌司
Akio Ishimori
石森 彰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
Original Assignee
NEC Corp
NEC Software Hokuriku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Software Hokuriku Ltd filed Critical NEC Corp
Priority to JP1294175A priority Critical patent/JPH03154363A/ja
Publication of JPH03154363A publication Critical patent/JPH03154363A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は階層的配置処理方式に関し、特にLSl  (
Large−3cale  Integrated  
circu[t)、プリント基板等のマクロブロック内
のブロック配置処理を含む階層的配置処理方式に関する
〔従来の技術〕
従来、この種の階層的配置処理方式では、マクロブロッ
ク内に配置されるブロックがマクロブロックの外部端子
と接続していない場合には既配置のブロックの端子との
接続関係と既装置のブロックの配置位置とに基づいてブ
ロックを配置しているが、外部端子との接続がありかつ
外部端子位置が全く決まっていない場合、あるいはマク
ロブロックの中心位置等を外部端子位置と仮定している
場合には、外部端子位置を考慮できないために外部端子
との接続関係を除き、既装置のブロックの端子との接続
関係と既装置のブロックの配置位置とからブロックを配
置していた。
〔発明が解決しようとする課題〕
上述した従来の階層的配置処理方式では、外部端子との
接続がありかつ外部端子位置が全く決まっていない場合
、あるいはマクロブロックの中心位置等を外部端子位置
と仮定している場合には、以下のような欠点がある。
(1)  マクロブロック内にブロックを配置するとき
に外部端子と接続していても外部端子位置を考°慮でき
ないので、マクロブロック内の既装置のブロックの端子
との接続関係と既装置のブロックの配置位置とを基にブ
ロックの配置位置を決めることになり、その結果、例え
ば第3図に示すように、ブロック6.7.8および9が
マクロブロック1の中央部に集中して配置され、配線処
理時に局所的に配線領域が不足したり、外部端子とブロ
ックとの間の配線長が長くなったりする。
(2) マクロブロック間の配線処理時にマクロブロッ
クの外部端子との配線経路を決定できないので、マクロ
プロ7りを展開してマクロブロック内の接続関係および
配置位置も参照しなければならず、処理時間が増大する
本発明の目的は、上述の点に鑑み、マクロブロック内の
ブロックの配置処理に先立ってマクロブロックの外部端
子位置を決定して、ブロックがマクロブロックの中央部
に集中して配置されることを回避するとともに、マクロ
ブロックを展開してマクロブロック内の接続関係および
配置位置を参照する処理を不要にするようにした階層的
配置処理方式を提供することにある。
(課題を解決するための手段〕 本発明の階層的配置処理方式は、LSt、プリント基板
等のマクロブロック内のブロックの配置処理を含む階層
的配置処理方式において、マクロブロックの中心位置を
求める中心位置計算手段と、マクロブロックの外部端子
の各々と接続している他のブロックの端子ある□し:は
入出力パッドの位置より重心位置を求める重心位置層+
算手段と、前記中心位置計算手段により求められたマク
ロブロックの中心位置と前記重心位置計算手段により求
められた重心位置とを結んだ直線がマクロブロックの周
囲辺と交叉する点を外部端子位置とする外部端子位置決
定手段と、マクロテロツク内に配置されるブロックがマ
クロテロツク内 していない場合にはマクロブロック内の既装置のブロッ
クの端子との接続関係と既装置のブロックの配置位置と
を基にしで°iミロツク配置しマクロブロック内に配置
されるブロックがマクロブロックの外部端子と接続して
いる場合にはマクロテロツク内の既装置のブロックめ端
子および外部端子との接続関係とマクロテロツク内の既
装置のブロックおよび外部端子の配置位置とを基にして
ブロックを配置するブロック配置手段とを有する。
(作用〕 本発明の階層的配置処理方式では、中心位置計算手段が
マクロブロックの中心位置を求め、重心位置計算手段が
マクロブロックの外部端子の各々と接続している他のブ
ロックの端子あるいは入出力パッドの位置より重心位置
を求め、外部端子位置決定手段が中心位置計算手段によ
り求められたマクロブロックの中心位置と重心位置計算
手段により求められた重心位置とを結んだ直線がマクロ
ブロックの周囲辺と交叉する点を外部端子位置とし、ブ
ロック配置手段がマクロテロツク内に配置されるブロッ
クがマクロブロックの外部端子と接続していない場合に
はマクロブロック内の既装置のブロックの端子との接続
関係と既装置のブロックの配置位置とを基にしてブロッ
クを配置しマクロブロック内に配置されるブロックがマ
クロブロックの外部端子と接続している場合にはマクロ
ブロック内の既装置のブロックの端子および外部端子と
の接続関係とマクロブロック内の既装置のプロックおよ
び外部端子の配置位置とを基にしてブロックを配置する
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例に係る階層的配置処理方式
における処理手順を示す流れ図である。
本実施例の階層的配置処理方式は、マクロブロックおよ
びマクロブロックに属さないブロックの配置を行う第1
ステツプと、マクロブロックの中心位置を計算する第2
ステツプと、マクロブロックの外部端子に対する接続関
係の重心位置を計算する第3ステツプと、求められた中
心位置と重心位置とを結ぶ直線を求める第4ステツプと
、直線とマクロブロックの周囲辺との交点を求めて重心
位置に最も近い交点を外部端子位置とする第5ステツプ
と、外部端子位置が全て決定したか否かを判断する第6
ステツプと、マクロブロック内に配置するブロックが外
部端子と接続しているか否かを判断する第7ステツプと
、外部端子および既配置のブロックの端子との接続関係
と外部端子および既配置のブロックの配置位置とを基に
ブロックの配置位置を求める第8ステツプと、既配置の
ブロックの端子との接続関係と既配置のブロックの配置
位置とを基にブロックの配置位置を求める第9ステツプ
と、ブロックが全て配置されたか否かを判断する第1O
ステツプと、全てのマクロブロックに対して処理をした
か否かを判断する第11ステツプとから構成されている
。ここで、第2ステツプは中心位置計算手段110を、
第3ステツプは重心位置計算手段120を、第4ステツ
プおよび第5ステツプは外部端子位置決定手段130を
、第7ステツプ、第8ステツプおよび第9ステツプはブ
ロック配置手段140をそれぞれ構成している。
なお、本実施例の階層的配置処理方式は、第1図に示す
流れ図に従ってプログラムを作成してコンピュータで自
動処理することにより実現することもできるし、ハード
ウェア化して動作させることにより実現することもでき
る。そして、それら各々の方法で実現される結果が同一
になることは明白である。
次に、このように構成された本実施例の階層的配置処理
方式の動作についてステップを遷って説明する。
(第1ステツプ) マクロブロックおよびマクロブロッ
クに属さないブロックを配置する。このとき、マクロブ
ロックが1つも無ければ処理を終了する。
(第2ステツプ) マクロブロックの中心位置を計算す
る。
(第3ステツプ) マクロブロックの外部端子の各々に
対して接続されている既配置のブロックの端子あるいは
人出力バンドの位置から重心位置を計算する。
(第4ステツプ) 第2ステツプで求めたマクロブロッ
クの中心位置と第3ステツプで求めた外部端子に対する
接続関係の重心位置とを結ぶ直線を求める。
(第5ステツプ) 第4ステツプで求めた直線とマクロ
ブロックの周囲辺との交点を全て求め、第3ステツプで
求めた重心位置に最も近い交点を外部端子位置と決定す
る。
(第6ステツプ) マクロブロックの全ての外部端子位
置が決まるまで第3ステツプから第5ステツプまでを繰
り返し、全ての外部端子位置が決まったならば第7ステ
ツプ以降のマクロブロック内の配置処理に移る。
(第7ステツプ) 配置しようとするブロックの接続関
係に基づいて外部端子と接続しているか否かを判定し、
外部端子と接続していれば第8ステツプに進み、接続し
ていなければ第9ステツプに進む。
(第8ステツプ) 第5ステツプで位置が決定された外
部端子および既配置のブロックの端子との接続関係と外
部端子および既配置のブロックの配置位置とに基づいて
ブロックの配置位置を求め、第10ステツプに進む。
(第9ステツプ) 既配置のブロックの端子との接続関
係と既配置のブロックの配置位置とに基づいてブロック
の配置位置を求める。
(第10ステツプ) 全てのブロックが配置されるまで
第7ステツプから第9ステツプまでを繰り返す。
(第11ステツプ) 全てのマクロブロックについて第
2ステツプから第10ステツプまでを繰り返して、処理
を終了する。
次に、本実施例の階層的配置処理方式の具体的な適用例
を第2図(A)および(B)を参照しながら説明する。
第2図(A)は、第5ステツプ終了後のマクロブロック
10外部端子位置の決定状態を示す図である。
第2図(B)は、第2図(A)に示した外部端子位置の
決まったマクロブロックlの内部のブロックの配置状態
を示す図である。
いま、第1ステツプで、マクロブロック1とマクロブロ
ックlに属さないブロック2.3.4および5とが第2
図(A)に示すように配置されたとする。
次に、第2ステツプで、マクロブロック1の中心位置5
1が求められる。
続いて、第3ステツプで、マクロブロック1の外部端子
11に対する接続関係の重心位置が求められるが、この
ときに外部端子11に接続しているのが人出力パッド4
2だけだとすると、重心位置は入出力パッド42の位置
となる。
次に、第4ステツプで、第2ステツプで求められた中心
位置51と第3ステツプで求められた重心位置42とを
結んだ直線が求められる。
続いて、第5ステツプで、第4ステツプで求められた直
線とマクロブロック1の周囲辺との交点11セよびlF
が求められる。このときに重心位置42に最も近い交点
は交点11なので、この位置が外部端子11の位置と決
定される。
1つの端子(または人出力パッド)21.22および2
4としか接続していない他の外部端子12.13および
15についても、外部端子11の場合と同様にして、外
部端子位置がそれぞれ求まる。
次に、2つの端子23および24と接続している外部端
子14については、第3ステツプで接続しているブロッ
ク4および5の端子23および24の接続関係の重心位
置52が求められる。この後は、1つの端子との接続の
場合と同様に、中心位置51と重心位置52とを結んだ
直線とマクロブロックlの周囲辺との交点より外部端子
14の位置が決定される。
このようにして、全ての外部端子11.12゜13.1
4および15の位置が決まったならば、次にマクロブロ
ックl内のブロックの配置処理に移る。このとき、第2
図(B)に示す外部端子11.12.13.14および
15の位置だけが求められている。なお、マクロブロッ
クl内には、4つのブロック6.7.8お゛よび9を配
置するものとする。
いま、ブロック6を配置す今場合、既配置のブロックは
ないので、ブロック6に接続される外部端子11および
12との接続関係と外部端子11および12の配置位置
とを基にブロック6の配置位置が求められる。
次に、ブロック7を配置する場合、接続されるのはブロ
ック6および9と外部端子13とであるが、このときに
ブロック9は未配置なので、ブロック6の端子27およ
び外部端子13との接続関係とブロック6および外部端
子13の配置位置とを基にブロック7の配置位置が求め
られる。
続いて、ブロック8を配置する場合、既配置のブロック
6および7との接続関係はないので、接続される外部端
子14および15との接続関係と外部端子14および1
5の配置位置とを基にブロック8の配置位置が求められ
る。
最後に、ブロック9を配置する場合、外部端子との接続
関係はないので、既配置のプロ7り6゜7および8の端
子27.28および32との接続関係と既配置のブロン
クロ、7および8の配置位置とを基にブロック9の配置
位置が求められる。
全てのブロック6.7.8および9の配置位置の決定後
に改良配置処理を行えばより良好な配宜結果を得られる
であろうが、本実施例の階層的配面処理方式では改良配
置処理方法を特に限定していないのでその説明は省略す
る。
以上で第2図(A)および(B)を参照した本実施例の
階層的配置処理方式の通用例についての説明を終了する
が、この例は単なる一具体例でしかなく、本発明の通用
がこのような態様に限定されるものでないことはいうま
でもない0例えば、ブロック2. 3. 4および5の
いずれもがマクロブロックであってもよいし、プロフク
ロ、7.8および9についても同様にマクロブロックで
あってもよい、また、マクロブロックやブロックが矩形
である必要もない。
(発明の効果〕 以上説明したように本発明は、マクロブロック内にブロ
ックを配置する前にマクロブロックの外部端子と接続し
ている他のブロックの端子あるいは入出力バンドの位置
を考慮してマクロブロックの周囲辺上に外部端子位置を
決定することにより、マクロブロック内のブロックの配
置処理において既配置のブロックの端子および外部端子
との接続関係と既配置のブロックおよび外部端子の配置
位置とを基にブロックの配置位置を決定することができ
、ブロックがマクロブロックの中央部に集中して配置さ
れることを有効に回避することができ、各ブロック間に
配線領域を確保することができるという効果がある。
また、マクロブロック間の配線処理についてもマクロブ
ロックの外部端子との配線経路を容易に決定でき、マク
ロブロックを展開してマクロブロック内の接続関係およ
び配置位置を参照する処理を省くことができ、処理時間
を短縮することができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係る階層的配置処理方式に
おける処理手順を示す流れ図、第2図(A)は本実施例
の階層的配置処理方式によりマクロブロックの外部端子
位置を決定した状態を示す図、 第2図(B)は第2図(A>で外部端子位置の決定した
マクロブロック内にブロックを配置した結果を示す図、 第3図は従来の階層的配置処理方式によってマクロブロ
ック内にブロックを配置した結果を示す図である。 図において、 l・・・・・マクロブロック、 2〜9・・・ブロック、 11−15・外部端子、 21〜34・端子、 41〜47・入出力バンド、 51・・・・中心位置、 52・・・・重心位置、 61〜65,71.72・接続関係、 110・・・中心位置計算手段、 120・・・重心位置計算手段、 130・・・外部端子位置決定手段、 140・・・ブロック配置手段である。

Claims (1)

  1. 【特許請求の範囲】 LSI,プリント基板等のマクロブロック内のブロック
    の配置処理を含む階層的配置処理方式において、 マクロブロックの中心位置を求める中心位置計算手段と
    、 マクロブロックの外部端子の各々と接続している他のブ
    ロックの端子あるいは入出力パッドの位置より重心位置
    を求める重心位置計算手段と、前記中心位置計算手段に
    より求められたマクロブロックの中心位置と前記重心位
    置計算手段により求められた重心位置とを結んだ直線が
    マクロブロックの周囲辺と交叉する点を外部端子位置と
    する外部端子位置決定手段と、 マクロブロック内に配置されるブロックがマクロブロッ
    クの外部端子と接続していない場合にはマクロブロック
    内の既配置のブロックの端子との接続関係と既配置のブ
    ロックの配置位置とを基にしてブロックを配置しマクロ
    ブロック内に配置されるブロックがマクロブロックの外
    部端子と接続している場合にはマクロブロック内の既配
    置のブロックの端子および外部端子との接続関係とマク
    ロブロック内の既配置のブロックおよび外部端子の配置
    位置とを基にしてブロックを配置するブロック配置手段
    と を有することを特徴とする階層的配置処理方式。
JP1294175A 1989-11-13 1989-11-13 階層的配置処理方式 Pending JPH03154363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1294175A JPH03154363A (ja) 1989-11-13 1989-11-13 階層的配置処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1294175A JPH03154363A (ja) 1989-11-13 1989-11-13 階層的配置処理方式

Publications (1)

Publication Number Publication Date
JPH03154363A true JPH03154363A (ja) 1991-07-02

Family

ID=17804283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1294175A Pending JPH03154363A (ja) 1989-11-13 1989-11-13 階層的配置処理方式

Country Status (1)

Country Link
JP (1) JPH03154363A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004346A1 (fr) * 2006-07-06 2008-01-10 Nec Corporation Procédé et dispositif de conception d'une hiérarchie de circuit intégré semi-conducteur
JP2023530875A (ja) * 2020-07-02 2023-07-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体回路設計およびユニット・ピン配置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004346A1 (fr) * 2006-07-06 2008-01-10 Nec Corporation Procédé et dispositif de conception d'une hiérarchie de circuit intégré semi-conducteur
US8141022B2 (en) 2006-07-06 2012-03-20 Nec Corporation Method and apparatus for hierarchical design of semiconductor integrated circuit
JP5365192B2 (ja) * 2006-07-06 2013-12-11 日本電気株式会社 半導体集積回路の階層設計方法および装置
JP2023530875A (ja) * 2020-07-02 2023-07-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体回路設計およびユニット・ピン配置

Similar Documents

Publication Publication Date Title
JPH04120666A (ja) 自動配線方法
US5249134A (en) Method of layout processing including layout data verification
JPH03154363A (ja) 階層的配置処理方式
JPH04256338A (ja) 集積回路の自動レイアウト方式
JPH04148376A (ja) 印刷回路の階層的配置処理方式
JPH055379B2 (ja)
JPH04215457A (ja) エリアデータからパスデータへの変換方法
JPH0650990Y2 (ja) リード端子部品
JP2946668B2 (ja) 電子回路設計装置
JP2753001B2 (ja) 半導体集積回路装置の設計変更方法
JP2715931B2 (ja) 半導体集積回路設計支援方法
JPH10340959A (ja) レイアウト方法
JPH04141778A (ja) 階層的配置処理方式
JP3179894B2 (ja) 配線経路自動設計装置
JPH0296278A (ja) 自動配線処理方式
JP2987919B2 (ja) プリント配線板の配線処理装置
JPH0417354A (ja) 半導体集積回路の自動配置配線システム
JPH04291674A (ja) 自動部品配置方式
JPH03278274A (ja) 配線基板の配線順序決定方式及び配線方式
JPS61128543A (ja) 配線処理方式
JPH11297839A (ja) ブロック間配線装置
JPH0642255B2 (ja) Icにおける機能ブロックの端子位置決定方式
JPH01304583A (ja) 集積回路の配線設計方法
JPH06332966A (ja) プリント板cadシステム
JPH05183054A (ja) 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法