JPH0615115U - 無効電力補償装置の制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 アーク炉のような変動の激しい負荷のフリッ
カー対策を目的として、無効電力補償装置（ＳＶＣ）の
サイリスタ制御リアクトル（ＴＣＲ）の制御に、オープ
ンループ制御方式を採用した場合に、系統電圧Ｖ_Sと負
荷電流Ｉ_Lの波形の乱れ等の原因で、検出した負荷の無
効電力Ｑ_Lに誤差が含まれると、ＴＣＲの制御エラーが
生じ、電圧変動ΔＶが残留する。この考案は、この制御
エラーを制御の高速性を確保しながら修正し、補償性能
を向上することを目的とする。 【構成】 主制御となるオープンループ制御に、系統の
トータルの無効電力Ｑ_Tを検出してフィードバック制御
する従制御を組合わせることにより、前者の制御エラー
として残留する系統の電圧変動ΔＶを修正する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、負荷変動に対し、系統母線全体の無効電力が一定になるように補 償を行って、電圧変動を抑制する無効電力補償装置（以下ＳＶＣという）に関す る。

【０００２】

【従来の技術】

ＳＶＣは、系統母線に接続されたサイリスタ制御リアクトル（以下ＴＣＲ〔Th yristor Controled Reactor〕という）が発生する無効電力を、負荷変動に応じ て増減し、変電所等の電源が系統母線に供給する無効電力を一定化する。これに よって、系統の電源側回路におけるインピ−ダンス降下を一定化し、母線電圧の 変動を抑制する。

【０００３】 この電圧変動抑制の対象とする変動負荷は、例えば、アーク炉である。アーク 炉の電流は半サイクル毎に、かつランダムに、激しい変動を示す。このような電 圧変動を抑制するには、電流が変化した、そのサイクル内に、ＴＣＲを制御する 必要がある。そのため、帰還回路の時定数による検出遅れが致命的となるフィー ドバック制御は採用できず、高速制御が可能なオープンループ制御を採用し、商 用周波の半サイクル毎に、検出した負荷の無効電力Ｑ_Lで、ＴＣＲの発生する無 効電力Ｑ_TCRを、決定・制御している。

【０００４】 次に、従来のＳＶＣの回路例を、図２に示し説明する。 図において、１は電源、２は電源および電源系統のインピ−ダンス、３は負荷 及びＳＶＣが接続される母線、４はフリッカの発生源となる変動負荷を示す。

【０００５】 ５はＳＶＣ用リアクトルで、最近では変圧器の漏れインピーダンスを大きくし た高インピ−ダンス変圧器を用いる場合が多い。６はＳＶＣ用サイリスタ装置で 、５と６でＴＣＲを構成する。７は進相コンデンサ設備で、ＴＣＲや負荷が発生 する高調波を吸収するフィルタ構成としている。８は負荷電流検出用のＣＴ、９ は母線電圧検出用のＰＴ、１０はＰＴの電圧を９０°遅らせる遅相回路、１１は 負荷の無効電力（Ｑ_L）を高速に検出するＱ_L検出回路である。１２はＱ_L検出回 路１１の出力する無効電力信号Ｑ_Lに応じてサイリスタの点弧パルス位相を決定 し、ＴＣＲの位相制御パルスを発生するパルス発生回路を示す。

【０００６】 上記構成は、商用周波の半サイクル毎に行われるＴＣＲの位相制御において、 負荷の無効電力Ｑ_Lを母線電圧Ｖ_Sおよび負荷電流Ｉ_Lから求め、ＴＣＲの無効電 力Ｑ_TCRを、所定のオフセット値からＱ_Lの大きさだけ減少させるもので、電源側 から見た無効電力Ｑ_L＋Ｑ_TCRを、一定化して電圧変動を抑制する。

【０００７】 なお、Ｑ_L検出回路１１における負荷の無効電力Ｑ_Lの算出は、例えば図示しな い乗算器とアクティブフィルタを用い、次の方法により行なわれている。 乗算器は、遅相回路１０で９０°遅らせた母線電圧Ｖ_S′と負荷電流Ｉ_Lの瞬時 値を掛ける。この出力は、次式で表される。

【数１】

【０００８】 これは、図３に示すように、直流成分である無効電力（Ｖ_S・Ｉ_L・ｓｉｎθ） に、商用周波の２倍周期の成分が重なったものである。

【０００９】 そこで、この２倍周期成分を、アクティブフィルタによって取除いて、検出遅 れなしに上記無効電力を出力させている。

【００１０】

【考案が解決しようとする課題】

上述したように、変動の激しい負荷に対するＳＶＣの制御は、その変動を高速 に検知し、電流が変化した、そのサイクル内にＴＣＲを制御しなければならない ため、オープンループ制御を採用している。

【００１１】 しかし、このオープンループ制御は、ＴＣＲに発生させる無効電力Ｑ_TCRが、 負荷の無効電力Ｑ_Lの演算値で直接決定されるので、高調波発生により系統電圧 Ｖ_Sと負荷電流Ｉ_Lの波形の乱れる等の原因で、演算したＱ_Lに誤差が含まれる場 合に、ＴＣＲの補償量にエラーが生じる。そして、変動負荷による電圧変動を完 全に抑制できず、母線３に電圧変動ΔＶを残留させる欠点があった。

【００１２】 この残留した電圧変動ΔＶは、制御結果を制御側にフィードバックしないオー プンループ制御では、原理的に取除けない。

【００１３】 そこで、この考案は、このように残留していた電圧変動ΔＶを、高速制御が可 能な上記オープンループ制御を行いながら除去できる制御方式を提供することを 目的とする。

【００１４】

【課題を解決するための手段】

この考案が提供する無効電力補償装置の制御方式は、母線に接続された変動負 荷の無効電力を検出し、これが打消されるように、サイリスタ制御リアクトルが 母線に供給する無効電力を増減して、系統母線の電圧変動を抑制する無効電力補 償装置において、

【００１５】 負荷の無効電力Ｑ_Lを検出した主制御信号とは別に、系統全体（負荷の無効電 力Ｑ_Lと無効電力補償装置の発生する補償無効電力Ｑ_SVC）の合成無効電力Ｑ_Tを 検出し、これを一次遅れ要素に通したものを制御誤差補正用の従制御信号として 取り出し、 上記主制御信号と従制御信号の加算値で、上記サイリスタ制御リアクトルの位 相制御を行なうようにしたことを特徴とする。

【００１６】

【作用】

演算・検出された変動負荷の無効電力Ｑ_Lは、主制御信号として、ＴＣＲのオ ープンループの位相制御に使用され、商用周波の半サイクル毎に負荷電流Ｉ_Lに 対応した高速制御を行い、急激な負荷変動に対応した電圧変動抑制を行う。

【００１７】 これとは別に検出される系統全体の無効電力（負荷の無効電力とＳＶＣの合成 無効電力Ｑ_T）は、この主制御の誤差分を表している。 これを上記主制御信号に加算してＴＣＲの位相制御を行えば、電圧変動の残留 を除去できるわけである。

【００１８】 しかし、この合成無効電力Ｑ_Tは、制御対象であるＴＣＲの発生する無効電力 Ｑ_TCRを含むので、これを直接フィードバックするとハンチングを起す結果とな る。そこで、一次遅れ要素を通し、従制御信号として、主制御信号に加える。

【００１９】 これによって、残留していた電圧変動は、一次遅れ要素の増幅率と時定数で決 まる所定の感度と応答性をもって取除かれ、電圧変動抑制の精度を向上させる。

【００２０】

【実施例】

この考案を、図１に示す一実施例について説明する。図１において、図２と同 一符号を付した部分は同等物を示し、以下追加された部分を説明する。

【００２１】 １３は負荷４とＳＶＣの合成電流Ｉを検出するＣＴ、１４は負荷４とＳＶＣの 合成の無効電力（Ｑ_T）を検出するＱ_T検出回路で、この検出原理は従来例で説明 したＱ_L検出回路１１における無効電力Ｑ_Lの算出法と同じである。

【００２２】 １５は１次遅れ要素からなる平均値検出回路で、Ｑ_T検出回路１４の出力信号 （Ｑ_T）の平均値を、従制御信号として出力する。この平均値の検出スピード（ 応答性）及び感度（ゲイン）は伝達関数Ｋ／（１＋ＳＴ）のＴとＫによって決定 され、これらの調整により制御状態を最適化する。 １６は加算回路で、主制御信号であるＱ_L検出回路１１の出力信号（Ｑ_L）と、 従制御信号である平均値検出回路１５の出力信号（Ｑ_T）を加算する。

【００２３】 １７はバイアス回路で、そのバイアス電圧Ｖ_Bを、上記加算回路１６に減算す る極性で加えている。これは、制御信号から、系統母線３にブランチする進相分 をカットするためのものである。すなわち、電源に流れる残留電流には、ＳＶＣ や負荷４に接続される進相コンデンサの電流が含まれ、この電流による無効電力 は、負荷４やＴＣＲの無効電力と極性が反対で、一定の無効電力として流れ、丁 度Ｑ_Tにバイアスがかかったのと同じ働きとして表れ、Ｑ_T検出にとって不要な信 号であるため、この進相無効電力に相当する信号をキャンセルしている。

【００２４】 パルス発生回路１２は、加算回路１６の出力信号を基に、サイリスタ回路６の トリガパルスを発生する。したがってＴＣＲは、従来から用いられている主制御 信号であるＱ_L信号、この考案で付加されたＱ_T信号およびバイアス電圧Ｖ_Bの合 成信号により制御されることになる。

【００２５】 上記構成において、ＣＴ８で検出された負荷電流Ｉ_Lと、遅相回路１０で９０ °遅らせたＰＴ９の出力電圧Ｖ_S′からＱL検出回路１１が算出した負荷の無効電 力Ｑ_Lは、主制御信号として、パルス発生回路１２に与えられ、従来と同様にＴ ＣＲをオープンループで制御する。この主制御ルートは、Ｑ_L検出回路１１の演 算遅れが無視できる程度に小さいので高速である。

【００２６】 この主制御ルートのみで制御した場合に、ＴＣＲが負荷電流を完全に補償でき ず、電源１に負荷電流の残留電流が流れることによって生じる母線３の残留電圧 ΔＶは、電源の残留無効電力Ｑ_Tの平均値をパルス発生回路１２に与える従制御 ルートによって解消する。すなわちＣＴ１３によって、負荷電流Ｉ_LとＳＶＣ電 流Ｉ_SVCの合成電流Ｉを検出し、この合成電流Ｉと遅相回路１０で９０°遅らせ たＰＴ９の出力電圧Ｖ_S′からＱ_T検出回路１４と平均値検出回路１５が算出した 負荷の無効電力Ｑ_Tの平均値は、パルス発生回路１２に与えられ、所定の応答性 と感度で、上記母線３の残留電圧ΔＶを取除く。

【００２７】 ここで、フィードバック制御となる従制御ルートの平均値検出回路１５は一次 遅れ要素を持ち、フィードバック信号であるＱ_T検出信号に直接の制御対象であ るＴＣＲ電流Ｉ_TCRが含まれていることによるハンチングを防止している。

【００２８】 以上の構成でＴＣＲを制御することによって、従来補償できずに残留していた 無効電力を小さくし、制御精度を向上できる。

【００２９】

【考案の効果】

この考案によれば、応答速度を確保するため主制御として採用されるオープン ループ制御において生じる誤差を、従制御であるフィードバック制御によって修 正し、補償性能、すなわち電圧変動抑制効果を向上できる。

【図面の簡単な説明】

【図１】この考案の一実施例を説明する制御回路の構成
例を示す図

【図２】従来の制御方式を説明する制御回路を示す図

【図３】無効電力算出の原理を説明する波形図

【符号の説明】

１ 電源 ２ 電源側インピ−ダンス ３ 母線 ４ 変動負荷 ５ ＳＶＣ用リアクトル ６ ＳＶＣ用サイリスタ装置 １０ 遅相回路 １１ Ｑ_L検出回路 １２ パルス発生回路 １４ Ｑ_T検出回路 １５ 平均値検出回路（１次遅れ要素） １６ 加算回路 Ｑ_L 主制御信号となる負荷の無効電力 Ｑ_T 従制御信号で系統全体の無効電力

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 母線に接続された変動負荷の無効電力Ｑ
   _Lを検出し、これに対応する大きさで、サイリスタ制御
   リアクトルが母線に供給する無効電力Ｑ_TCRを増減し
   て、系統母線の電圧変動を抑制する無効電力補償装置に
   おいて、 負荷の無効電力Ｑ_Lを検出した主制御信号とは別に、系
   統全体の合成無効電力Ｑ_Tを検出し、これを一次遅れ要
   素に通したものを制御誤差修正用の従制御信号として取
   り出し、 上記主制御信号と従制御信号の加算値で、上記サイリス
   タ制御リアクトルの位相制御を行なうようにしたことを
   特徴とする無効電力補償装置の制御方式。