JPH06151583A

JPH06151583A - 化合物半導体ウエハ

Info

Publication number: JPH06151583A
Application number: JP29611992A
Authority: JP
Inventors: 和則 ▲吉▼村; Kazunori Yoshimura; Hiroshi Nagayama; 博長山
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1992-11-05
Filing date: 1992-11-05
Publication date: 1994-05-31

Abstract

(57)【要約】【目的】パッシベーション膜の割れやクラックを防止
し、かつ、パッシベーション膜と基板との密着性の良い
化合物半導体ウエハを提供することにある。【構成】この発明の構成によれば、ダイシングライン
１６に露出した基板１０上にダイシングラインの両側の
パッシベーション膜３５とは溝３８を介して、分離して
形成された非晶質膜３６を具えている。また、ダイシン
グラインの非晶質膜にポリイミド樹脂膜が用いられてい
る。また、ダイシングラインの非晶質膜にＳｉＮ膜を用
いた場合、ダイシングライン構造はダイシングラインに
沿った基板領域の少なくとも一部分に形成された金属膜
を具えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、化合物半導体基板上
に複数形成された半導体装置を有し、個々のチップに分
割するためのダイシングライン構造を具えた化合物半導
体ウエハに関する。

【０００２】

【従来の技術】従来より、ＧａＡｓ、ＩｎＰおよびＧａ
ＡｓＰ等の化合物半導体基板を用いた半導体装置の製造
工程において、化合物半導体基板上に多数形成された半
導体装置を有する半導体ウエハを個々のチップに分割す
る際、ダイヤモンドポイントスクライバ（以下、スクラ
イバと称する。）またはダイシングソーを用いて分割す
る方法が採られている。

【０００３】通常、ウエハを分割する際の状態は、分割
予定領域（以下、ダイシングラインと称する。）におい
て化合物半導体基板の基板面が露出している。

【０００４】図４の（Ａ）および（Ｂ）は、このような
ダイシングライン構造を有する半導体ウエハを半導体装
置毎の個々のチップに分割するために用いられる従来の
構造を説明するための要部断面図である。

【０００５】図４の（Ａ）は、ダイシングラインを含み
その周辺部分のみを示すウエハ断面図であり、このダイ
シングラインの両側にある半導体装置は省略して示して
ある。

【０００６】図中、１０は、化合物半導体基板（以下、
基板１０と呼ぶ）を示している。

【０００７】また、１６はダイシングラインを示し、こ
のダイシングライン１６は半導体装置毎の個々のチップ
に分割するため、基板１０上の半導体装置（図示せず）
間の基板面の一部を露出させて形成してある。

【０００８】さらに、図４の（Ａ）は、ダイシングライ
ン１６と半導体装置との位置関係を明確にするため、ダ
イシングライン１６の両側の基板１０上に、半導体装置
の製造の際に保護膜として用いられるパッシベーション
膜１４が形成されている。このダイシングライン１６に
沿って、スクライバ又はダイシングソーにより、化合物
半導体基板１０に傷又は切り込みを形成した後、基板１
０の主面に圧力を加えることにより個々のチップに分割
している。

【０００９】また、ＧａＡｓ、ＩｎＰおよびＧａＡｓＰ
等の化合物半導体基板はシリコン基板などに比べ硬くて
脆いため、スクライバ又はダイシングソーにより、これ
らの基板１０に傷または切り込みを入れた場合、加工が
行なわれた基板の周辺領域に半導体装置にまで達するよ
うなクラックや割れが発生し、かつ、半導体装置の角が
欠落するという障害が発生することがあった。このよう
な障害は、半導体装置の特性の劣化及び半導体装置の製
造歩留りの低下を招く一因ともなっていた。

【００１０】前述した基板のクラックや割れ、または半
導体装置の角の欠落を防止するため、この出願の発明者
等は、特開昭６０−０９３１８４号公報に開示したよう
な構造の化合物半導体ウエハを提案した。

【００１１】図４の（Ｂ）は、この特開昭６０−０９３
１８４号公報に開示した構造の断面図を示してある。

【００１２】これによると、化合物半導体基板１０上に
ダイシングライン１６に沿って、表面に金属膜２４が部
分的に形成される。

【００１３】図中、金属膜２４は、ダイシングライン１
６に沿って設けられている。なお、平面的に見て金属膜
２４は、ダイシングラインに沿って２つの平行なライン
（これをガートラインとも称する）として形成されてい
る。

【００１４】また、ダイシングラインの両側には、基板
１０上に半導体装置の層間絶縁膜１８および半導体装置
の配線金属膜２０が積層させて形成してある。更に、上
側に基板１０、層間絶縁膜１８および配線金属膜２０を
被覆するため、パッシベーション膜２２が形成されてい
る。

【００１５】特開昭６０−０９３１８４号公報の開示の
方法では、ダイシングライン１６上にパッシベーション
膜２２と同じ非晶質膜を設け、そして、スクライバまた
はダイシングソーにより基板１０に切込を形成する際、
ダイシングソーに細かい粒子のダイヤモンドで形成され
たブレードを装着して用い、更に、このブレードを高速
回転させ、かつ、低速で基板上を進行させて加工を行う
ことによって、ダイシングラインからチップ内部に向か
って発生するクラックや割れの発生を抑えていた。ま
た、チップ側にある半導体装置の角の欠落をも抑えるこ
とができた。

【００１６】また、近年パッシベーション膜としてシリ
コン化合物にかわって、ポリイミド膜が使用されるよう
になってきた。

【００１７】ポリイミド樹脂の特長としては、シリコン
化合物に比べて、半導体基板との密着性および耐クラッ
ク性等がよいことが挙げられる。然も柔らかく、表面の
平坦性も比較的簡単に得られることなど優れた種々の利
点がある。

【００１８】従って、このポリイミド樹脂をパッシベー
ション膜に用いることによって、基板上に形成された層
間絶縁膜のクラックや割れを抑制できる。

【００１９】

【発明が解決しようとする課題】しかしながら、パッシ
ベーション膜にシリコン化合物やポリイミド樹脂等を用
いて基板の全面を覆ってダイシングした場合、基板に対
するクラックや割れは防止できるが、パッシベーション
膜自体のクラックや割れ等を発生してしまう。

【００２０】また、特にポリイミド樹脂膜を用いた場
合、パッシベーション膜と半導体基板界面との剥離を生
じてしまうという新たな問題を生じていた。

【００２１】この発明は、上述した問題点に鑑み行われ
たものであって、従って、この発明の目的は、パッシべ
ーション膜のクラックおよび割れを防止し、かつ、パッ
シベーション膜と基板との密着性の良い化合物半導体ウ
エハを提供することにある。

【００２２】

【課題を解決するための手段】この目的の達成を図るた
めこの発明の構成によれば、化合物半導体基板に複数形
成された半導体装置を被覆するパッシベーション膜を有
していて個々のチップに分割するためのダイシングライ
ン構造を具えた化合物半導体ウエハにおいて、このダイ
シングライン構造は、ダイシングラインに露出した基板
上に、該ダイシングラインの両側のパッシベーション膜
とは溝を介して分離して形成された非晶質膜とを具えて
いることを特徴とする。

【００２３】また、好ましくは、この非晶質膜にシリコ
ン化合物を用いる場合、ダイシングライン構造はダイシ
ングラインに沿った前記基板面領域の少なくとも一部分
に形成された金属膜を具えているのが良い。

【００２４】また、好ましくは、この非晶質膜の材質を
ポリイミド樹脂とするのが良い。

【００２５】

【作用】上述したこの発明の構成によれば、ダイシング
ライン構造は、ダイシングラインに露出した基板上に非
晶質膜を具えている。また、この非晶質膜は、ダイシン
グラインの両側にあるパッシベーション膜とは溝を介し
て分離して形成されている。

【００２６】このようなダイシングライン構造にするこ
とによって、溝はダイシング時に非晶質膜の割れやクラ
ックを防止する役割をし、かつ、パッシベーション膜へ
の応力加重の伝搬を低減させるため、パッシベーション
膜のクラックや割れおよびパッシベーション膜と化合物
半導体基板との剥離はなくなる。

【００２７】非晶質膜にポリイミド樹脂膜を用いた場
合、特にパッシベーション膜も同じポリイミド樹脂膜で
形成することによってパッシベーション膜と基板との密
着性を良くすることができる。

【００２８】また、非晶質膜にシリコン化合物を用いる
場合、ダイシングライン構造はダイシングラインに沿っ
た基板面領域の両側に金属膜を設けている。従って、ス
クライバ又はダイシングソー等を用いて化合物半導体基
板上に複数形成された半導体装置を有する化合物半導体
ウエハを個々のチップに分割するための加工を行なう
と、先ず化合物半導体基板表面に形成された非晶質膜の
加工が行なわれ、その後、化合物半導体基板の加工が行
なわれる。

【００２９】このため、スクライバのダイヤモンドカッ
タ又はダイシングソーのブレード等が化合物半導体基板
に接触する際の初期衝撃及び加工時の応力は化合物半導
体基板上に形成された金属膜と非晶質膜とに吸収される
ため、半導体装置側に生じる応力の伝搬を回避できる。

【００３０】更に、スクライブラインの両側に形成した
金属膜により、この金属膜の下の化合物半導体基板の劈
開を抑えることができる。また、ダイシングラインの非
晶質膜の両側に設けられた溝によって、パッシベーショ
ン膜への応力加重の伝搬も回避できる。

【００３１】

【実施例】以下、図面を参照してこの発明の実施例につ
き説明する。

【００３２】尚、これら図において従来と同一の構成成
分については同一の符号を付して示してある。また、各
図は、この作製工程中で得られた構造体を、この発明が
理解できる程度に各構成成分の形状、大きさおよび配置
関係を断面図で概略的に示してある。

【００３３】図１は、この発明の第１実施例を説明する
ための化合物半導体基板（以下、基板と呼ぶ）の構造を
示す断面図である。

【００３４】先ず、基板１０としては、ＧａＡｓ等の材
料が用いられる。この基板１０上にＣＤＶ法等を用いて
成膜した後、リフトオフ法などを用いて形成した金属膜
２４を具えている。この金属膜２４の材質としては、Ａ
ｕＧｅ（Ｇｅ１２ｗｔ％）／Ｎｉ／Ａｕ（金・ゲルマニ
ウム／ニッケル／金）の多層構造からなっている。

【００３５】なお、この金属膜２４をオーミック形成用
金属膜と呼ぶこともある。

【００３６】また、ダイシングライン１６の幅Ｗ₁は、
約６０μｍ程度とし、このダイシングライン１６の下方
にあるオーミック形成用金属膜２４のライン（これをガ
ードラインとも称する）の幅Ｗ₂は、約２０μｍ程度に
形成されている。なお、この金属膜２４が、ダイシング
時の基板１０に発生する割れやクラック防止の役目をす
る。

【００３７】また、ダイシングラインに隣接するチップ
（ここでいうチップとは、ダイシングで切り出されるウ
エハの前段階の状態をいう）側には、層間絶縁膜１８が
形成されている。この層間絶縁膜１８としては、シリコ
ン窒化膜（ＳｉＮ膜）或はシリコン酸化膜（ＳｉＯ
₂膜）等が用いられる。また、金属膜２４および層間絶
縁膜１８を被着して配線金属膜２０が形成される。更
に、配線金属膜２０上にパッシベーション膜２２が形成
されている。以上が、チップ側の構成である。

【００３８】次に、ダイシングライン側の構成につき説
明する。

【００３９】ここでいうダイシング構造とは、図１の中
でいえば１６の部分を指す。このダイシングライン構造
は、ダイシンライン１６、非晶質膜３０および溝３２
（図２参照）とから構成されている。

【００４０】ダイシングライン１６の下方に露出してい
る基板１０表面にはチップ側のパッシベーション膜２２
と分離して非晶質膜３０が形成されている。このダイシ
ングライン部分を拡大して示したのが図２である。

【００４１】この図２から理解できるように、非晶質膜
３０の両側にはガードラインと同じ方向に溝３２が形成
されている。

【００４２】次に、この化合物半導体ウエハの製造方法
につき概略的に説明する。なお、以下述べる製造方法
は、例えばＭＥＳＦＥＴを作り込む化合物半導体ウエハ
を作製する方法であるが何らＭＥＳＦＥＴに限定される
ものではない。

【００４３】先ず、基板１０上にＭＥＳＦＥＴのオーミ
ック電極の形成と同時にリフトオフ法等を用いて金属膜
２４を形成する。このとき金属膜２４は、ダイシングラ
イン毎に複数形成されることになる。この例では、２本
のガードラインが形成されている。また、個々の金属膜
２４の幅Ｗ₂は、約２０μｍ程度とする。

【００４４】次に、このウエハの全面にＣＶＤ法等を用
いて層間絶縁膜２０、例えばシリコン窒化膜（ＳｉＮ
膜）を形成する。なお、このときの膜厚は、約６０００
Ａ°（Ａ°は、オングストロ−ムを表す）とする。

【００４５】次に、ＭＥＳＦＥＴ用のコンタクト窓を開
ける工程と同時に、稀フッ酸溶液により、または、ＣＦ
₄等によるＲＩＥ法によって、ダイシングライン１６上
のシリコン窒化膜を除去してダイシングライン１６に該
当する基板面を露出させる。

【００４６】ここで、ダイシングライン１６上のシリコ
ン酸化膜の部分を除去しているが、その理由は、この部
分のシリコン酸化膜を残したままであると、後工程で非
晶質膜３０を形成したとき、非晶質膜の合計厚が大きく
なりすぎてしまい、この膜厚大の非晶質膜のストレスに
よりクラックが発生してしまうおそれがあるからであ
る。次に、このウエハ上にリフトオフ法等により配線金
属膜２０として、例えばＴｉ／Ｐｔ／Ａｕ（チタン／白
金／金）を形成する。なお、図１および図２において、
１８はＭＥＳＦＥＴの層間絶縁膜の端部を、２０はＭＥ
ＳＦＥＴの配線金属膜の端部をそれぞれ示している。

【００４７】次に、このウエハの全面をＣＶＤ法によ
り、ＭＥＳＦＥＴのパッシベーション膜２２として、非
晶質膜２２例えば非晶質シリコン窒化膜を３０００Ａ°
〜６０００Ａ°の膜厚で被着する。その後、ＭＥＳＦＥ
Ｔのボンディングパット用窓開け工程と同時にダイシン
グラインに沿ってスリット状の平行な溝３２を設け、こ
のとき得られた２つの溝３２、３２間の非晶質膜を３０
で示す。なお、このときの溝３２の幅Ｗ₃は、約２μｍ
程度とする。

【００４８】また、この溝３２は、後工程においてパッ
シベーション膜のクラックや割れ防止の役目をする。

【００４９】このようにして、ダイシングラインの両側
に沿った基板面領域の少なくとも一部分に形成された金
属膜２４と、この金属膜２４およびダイシングライン上
に設けられた非晶質膜３０とを含むダイシングライン構
造を得る。

【００５０】このウエハの裏面を粘着シートに接着させ
た後、スクライバ又はダイシングソー等に載置し固定す
る。次に、スクライバ又はダイシングソー等を駆動し
て、非晶質なシリコン窒化膜３０上からダイシングライ
ン１６に沿ってこのウエハに切り込みを入れる。

【００５１】次に、この粘着シートに接着されているウ
エハをスクライバ又はダイシングソー等から取りはずし
て、粘着シート裏面よりこのウエハに圧力を加えること
によりＧａＡｓ基板１０上に多数形成されているＭＥＳ
ＦＥＴを個々のチップ毎に分割することが出来る。

【００５２】また、第１実施例では、ＭＥＳＦＥＴのオ
ーミック電極形成と同時に、この電極を形成する金属で
あるＡｕＧｅ（Ｇｅ１２ｗｔ％）／Ｎｉ／Ａｕを用いて
金属膜２４を形成したが、ここで用いる金属及びその金
属の形成工程はこの実施例に限定されるものではなく金
属膜２４を、ゲート電極形成と同時にゲート形成金属で
あるＡｌ、Ｐｔ、Ｗ、Ｔｉ等を用いて形成しても良く、
また、配線金属膜形成と同時に配線金属材料として用い
られるＴｉ／Ｐｔ／Ａｕにより形成しても良い。

【００５３】また、第１実施例ではダイシングライン１
６の両側の、ダイシングインに沿った基板面上に幅２０
μｍの金属膜層２４を形成したが、この金属膜２４の幅
は基板１０の種類、基板１０上に形成される半導体装置
の種類等により変更されることは云うまでもない。ま
た、この金属膜２４は、ダイシングライン１６に該当す
る基板面領域に多少入って形成されても良く、また、ダ
イシングライン１６の両側の、スクライブライン１６に
沿った基板面領域の一部分に形成しても良い。更に、ダ
イシングライン１６の両側に形成されている半導体装置
に影響を及ぼさない範囲であれば、ダイシングライン１
６の両側の基板面に、幅広にこの金属膜２４を形成して
も良い。

【００５４】また、非晶質なシリコン窒化膜は、非晶質
なシリコン酸化膜、ＰＳＧ膜およびポリイミド膜であっ
ても良い。

【００５５】次に、この発明の第２実施例の構造につき
図３の要部断面図を用いて説明する。

【００５６】先ず、化合物半導体基板１０としては、Ｇ
ａＡｓ等の材料が用いられる。

【００５７】また、基板１０上に層間絶縁膜１８を具え
ている。さらに、層間絶縁膜１８上に中間層間絶縁膜３
４が設けれている。なお、このときの各々の層間絶縁膜
１８および中間層間絶縁膜３４は例えばＳｉＮ膜とす
る。更に、チップ側の層間絶縁膜１８および中間層間絶
縁膜３４とを上側層間絶縁膜３５、例えばポリイミド樹
脂膜等を用いて被着させる。この上側層間絶縁膜３５を
パッシベーション膜とも呼ぶ。このとき半導体装置（図
示せず）とダイシングライン上の基板１０の界面までを
パッシベーション膜で覆うのが良い。このようにすれば
ポリイミド樹脂は、基板との密着性がよいため、パッシ
ベーション膜３５と基板１０との剥離はなくなる。従っ
て、チップ側に例えば半導体装置が設けられている場
合、この半導体装置と層間絶縁膜との剥離が防止でき
る。なお、中間層間絶縁膜３４とパッシベーション膜３
５との基板部分の覆いしろ寸法Ａは、２μｍ〜３μｍ以
上あれば良い。

【００５８】次に、ダイシングライン側であるが基板１
０上には非晶質膜３６が形成されている。この非晶質膜
３６は、ＣＶＤ法等を用いて成膜した後、リフトオフ法
を用いて形成される。また、非晶質膜３６の材質として
は、シリコン化合物、ポリイミド膜、その他の非晶質膜
であればいずれの材料を用いても良い。なお、この非晶
質の膜厚は、シリコン化合物を用いた場合、約３０００
Ａ°以上、また、ポリイミド樹脂膜を用いた場合、約１
μｍ以上が必要である。

【００５９】また、非晶質膜３６の幅Ｃは、ダイシング
のとき、所定の切りしろに１０μｍ〜２０μｍ程度加算
した値であれば良い。この非晶質膜３６によって金属膜
を用いずに基板のチッピングを防止できる。

【００６０】また、ダイシングライン１６に沿って非晶
質膜３６を介してスリット状の平行な溝３８がダイシン
グライン毎に２つ設けられている。この溝の幅Ｂは、約
１μｍ程度あれば良い。このダイシングライン１６に形
成された溝３８によってパッシべーション膜３５の割れ
やクラックは防止できる。

【００６１】図３で形成された構造体につき第１実施例
のときと同じ方法を用いてダイシングラインに沿ってス
クライバーあるいはダイシングソー等によってウエハに
切り込みをいれ、その後粘着シート裏より圧力を加えて
個々のチップ毎に分割することができる。なお、第２実
施例では、第１実施例で用いた金属膜２４を除去して
も、なんら基板にクラックや割れを生じていないことが
確認されている。

【００６２】次に、第２実施例の化合物半導体ウエハの
製造方法についてはポリイミド樹脂膜を用いてパッシベ
ーション膜を形成する方法につき説明する。

【００６３】第１実施例と同様な方法を用いて、基板１
０上にダイシングライン１６および任意好適な方法で中
間層間絶縁膜３４を形成した後、ウエハ全面にポリイミ
ド前駆体をスピンコーティング法等を用いて均一に塗布
し、任意好適な温度条件で焼成してポリイミド樹脂膜３
５を形成する。このポリイミド樹脂膜がパッシベーショ
ン膜となる。その他の工程については第１実施例と同様
な方法を用いて作製すれば良い。

【００６４】また、第２実施例は、層間絶縁膜１８が１
層の場合につき説明したが２層以上あっても良く、何ら
層間絶縁膜の数に限定されるものではない。

【００６５】また、第１および第２実施例のウエハまた
はチップに発生する割れ、クラックおよび剥れ等の観察
はすべて目視判定によって行った。

【００６６】上述した第１および第２実施例では基板１
０をＧａＡｓを用い、また、基板上に形成した半導体装
置をＭＥＳＦＥＴ構造とした。このように基板１０上に
多数形成された半導体装置を個々のチップ毎に分割して
分離する方法につき説明したが、この方法は基板の種類
及びその基板上に形成される半導体装置の種類に限定さ
れるものではなく、他の化合物半導体基板、例えばＩｎ
Ｐ、ＧａＡｓＰ等の基板上に形成された、他の半導体装
置、例えば発光ダイオード等を半導体装置毎の個々のチ
ップに分割する際も同様にして行なうことができる。

【００６７】

【発明の効果】上述したことから明らかなように、この
発明のダイシングライン構造を具える化合物半導体ウエ
ハによれば、ダイシングラインに露出した基板上に、ダ
イシングラインの両側のパッシベーション膜とは溝を介
して、分離して形成された非晶質膜を具えている。この
溝によって、ダイシング時に非晶質膜の割れやクラック
を防止し、パッシベーション膜への応力加重の伝搬を回
避することができるため、パッシベーション膜に対する
割れやクラックを著しく低減できる。従って、パッシベ
ーション膜と基板、および半導体装置と層間絶縁膜との
剥離も著しく低減できる。

【００６８】また、ダイシングラインの非晶質膜にシリ
コン化合物を用いる場合、ダイシングライン構造はダイ
シングラインに沿った基板面領域の少なくとも一部分に
形成された金属膜を具えている。この金属膜によって、
ダイシング時の基板に発生するチッピングトラブルとし
てのクラックや割れを低減できる。また、この非晶質膜
の材質としてポリイミド樹脂を用いる。このポリイミド
樹脂は、基板との密着性が良好であるため、パッシベー
ション膜に用いた場合半導体装置と層間絶縁膜との保護
膜としての役割も果し、半導体装置と層間絶縁膜との剥
離も著しく低減できる。更に、この発明のダイシングラ
イン構造によれば従来のものに比べダイシングラインの
広さを大きく取る必要がなくなるため基板のダイシング
ラインに占める面積を小さくすることができる。従っ
て、チップ上に高集積化を実現することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例を説明するための構成を
示す断面図である。

【図２】第１実施例のダイシングライン部を拡大した断
面図である。

【図３】この発明の第２実施例を説明するための構成を
示す断面図である。

【図４】（Ａ）および（Ｂ）は、従来の構成を示す断面
図である。

【符号の説明】

１０：化合物半導体基板、１６：ダイシングライン１８：層間絶縁膜２０：配線金属膜２２、３５：パッシベーション膜２４：金属膜（オ−ミック形成用金属膜）３０、３６：非晶質膜３２、３８：溝３４：中間層間絶縁膜

Claims

【特許請求の範囲】

【請求項１】化合物半導体基板に複数形成された半導
体装置を被覆するパッシベーション膜を有していて個々
のチップに分割するためのダイシングライン構造を具え
た化合物半導体ウエハにおいて、前記ダイシングライン構造は、ダイシングラインに露出
した基板上に、該ダイシングラインの両側のパッシベー
ション膜とは溝を介して分離して形成された非晶質膜と
を具えていることを特徴とする化合物半導体ウエハ。
【請求項２】請求項１に記載の化合物半導体ウエハに
おいて、前記非晶質膜にシリコン化合物を用いる場合、ダイシン
グライン構造はダイシングラインに沿った前記基板面領
域の少なくとも一部分に形成された金属膜を具えている
ことを特徴とする化合物半導体ウエハ。
【請求項３】請求項１に記載の化合物半導体ウエハに
おいて、前記非晶質膜の材質をポリイミド樹脂とすることを特徴
とする化合物半導体ウエハ。