JP2003203882A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 チッピングを低減してチップサイズの縮小化
を図ることができる半導体装置及びその製造方法を提供
することにある。 【解決手段】 化合物半導体基板１１の上面には、複数
の半導体素子１２が形成されており、素子形成領域どう
しの間には、化合物半導体基板１１を個々の半導体素子
１２に切り離すためのダイシング領域１４が形成されて
いる。ダイシング領域１４の表面は、保護膜であるポリ
イミド膜１６によって覆われており、ポリイミド膜１６
はダイシング領域１４内で孤立している。すなわち、ポ
リイミド膜１６の側端縁は、素子形成領域外（特に、ダ
イシング領域１４内）に位置している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。特に、半導体基板上に複数形成さ
れた半導体素子の分割方法と分割領域の構造に係わるも
のである。

【０００２】

【背景技術】半導体素子の製造プロセスにおいては、フ
ォトリソグラフィや真空蒸着等を用いて、図１に示すよ
うに半導体基板（ウエハ）１の表面に多数の半導体素子
２を同時に形成することが一般的である。同時に形成さ
れた半導体素子２間には、ダイシング領域（ダイシング
ライン）３が形成され、このダイシング領域３に沿って
半導体素子２の形成部分を縦横に切断することで半導体
基板１が個々の半導体素子２に分割される。この分割工
程では、従来は、半導体基板１の表面を覆う絶縁膜４等
からダイシング領域３を露出させることによって当該領
域を認識しやすいようにしており、この領域に沿ってダ
イサーブレードを動かすことによって半導体素子２を個
片に分割している。

【０００３】一般的に、半導体チップ（断裁された半導
体素子で、周囲に残ったダイシング領域も含めたもの）
の単価は、ウエハ１枚あたりから採れる半導体チップの
個数（以下、チップ取れ個数という。）で決まる。すな
わち、ウエハ１枚あたりに形成されるチップ数が多いほ
ど半導体チップの単価を低減できる。ウエハ１枚あたり
のチップ取れ個数は、半導体チップの面積で決定される
ため、半導体チップの単価を低減するためには、できる
だけ小さいチップ面積が要求される。

【０００４】チップ面積とは、素子形成領域の面積とダ
イシング領域の面積の和であり、通常素子形成領域を縮
小することによってチップ面積の縮小が可能である。し
かし、チップ面積が充分小さくなってくると、チップ面
積に占めるダイシング領域の面積の割合が大きくなるた
め、最近では素子形成領域の縮小に加え、ダイシング領
域も小さくすることが要求されている。ダイシング領域
を小さくするためには、ダイシング領域の幅を狭くする
必要がある。

【０００５】ところが、化合物半導体基板から得られる
半導体チップ５では、半導体基板１のダイシング時に、
図２に示すようにダイシング領域３の切削部分周囲でチ
ッピング６と呼ばれる割れ、欠けが発生する。ダイシン
グ領域３の幅を狭くすると、このようなチッピング６が
半導体素子２の素子形成領域にまで達するので、ダイシ
ング領域を縮小してウエハ１枚あたりのチップ取れ個数
を増やしたとしても、チップ良品率が低下してしまい、
最終的にチップ取れ個数がチップ縮小前と変わらない数
となる。従って、チッピングの発生なしにダイシング領
域を縮小する方法が求められている。

【０００６】チッピングを低減する方法としては、特開
平６−１６９０１４号公報などに開示された方法があ
る。この方法では、素子形成領域の外周に形成されたダ
イシング領域内に溝を形成することにより、チッピング
が素子形成領域に達しにくくしているが、溝によってダ
イシング領域の幅が広くなるので、チップサイズが増加
し、本来のチップ取れ個数の増加は望めず、チップサイ
ズの縮小とチップ単価の引き下げが困難である。

【０００７】本発明は、上記の従来例の問題点に鑑みて
なされたものであり、その目的とするところは、チッピ
ングを低減してチップサイズの縮小化を図ることができ
る半導体装置及びその製造方法を提供することにある。

【０００８】

【発明の開示】本発明の請求項１にかかる半導体装置の
製造方法は、複数の半導体素子を形成された半導体基板
を半導体素子毎に切断して形成される半導体装置の製造
方法において、前記半導体基板のダイシング領域に形成
された保護膜の側端縁を、半導体素子形成領域外に位置
させ、当該保護膜の上から半導体基板を切断することを
特徴としている。

【０００９】請求項１に記載の半導体装置の製造方法に
あっては、ダイシング領域に形成された保護膜の上から
半導体基板を切断しているので、半導体基板の切断面近
傍にチッピングやクラックが発生しても、半導体基板の
チッピングやクラックの生じた箇所を保護膜によって保
持させることができ、チッピングで基板が欠けたり、剥
離したりするのを防止することができる。また、保護膜
の側端縁では、保護膜の膜応力によって半導体基板の表
面部分における応力が変化しているので、この側端縁を
半導体素子形成領域外に位置させておくことにより、半
導体基板の切断面から成長したクラック等を保護膜の側
端縁にあたる箇所で停止させることができ、クラック等
が半導体形成領域にまで達するのを防止することができ
る。よって、本発明によれば、半導体装置の製造工程に
おいて、半導体基板（特に、化合物半導体基板）のチッ
ピングやクラックの発生を抑制することができ、ダイシ
ング領域の幅を狭くしてチップサイズを小さくすること
ができる。

【００１０】本発明の請求項２にかかる実施態様は、請
求項１に記載の半導体装置の製造方法において、前記ダ
イシング領域に形成された前記保護膜の側端縁と前記半
導体素子形成領域に形成された保護膜の側端縁とを、半
導体素子形成領域外で空隙を隔てて対向させ、ダイシン
グ領域に形成された前記保護膜の上から半導体基板を切
断することを特徴としている。請求項２に記載の実施態
様では、半導体素子形成領域外において保護膜の側端縁
が２箇所に位置することになり、チッピングやクラック
を抑制する効果をより高めることができる。

【００１１】本発明の請求項３にかかる実施態様は、請
求項１又は２の半導体装置の製造方法における前記保護
膜の側端縁が、ダイシング領域において前記半導体基板
に直接接触していることを特徴としている。請求項３に
記載の実施態様によれば、保護膜の側端縁が半導体基板
に直接接触しているので、保護膜の膜応力を直接半導体
基板に伝えることができ、チッピングやクラックを抑制
する効果を高くできる。

【００１２】本発明の請求項４にかかる実施態様は、請
求項１、２又は３に記載の半導体装置の製造方法におけ
る前記保護膜は、ポリイミト゛材料からなる膜であること
を特徴としている。保護膜としてポリイミド材料を用い
れば、保護膜の側端縁に位置する箇所で大きな膜応力を
発生させることができ、チッピングやクラックを抑制す
る効果を高くできる。

【００１３】本発明の請求項５に記載の半導体装置は、
複数の半導体素子を形成された半導体基板を半導体素子
毎に切断して形成された半導体装置であって、半導体基
板の切断端面に隣接する領域において半導体基板上に保
護膜が形成されており、当該保護膜の一方の側端縁は半
導体基板の切断端面に位置し、当該保護膜の他方の側端
縁は半導体素子形成領域外に位置していることを特徴と
する。

【００１４】請求項５に記載の半導体装置にあっては、
半導体基板の切断端面に隣接する領域において半導体基
板上に保護膜が形成されているので、半導体基板の切断
面近傍にチッピングやクラックが発生しても、半導体基
板の切断時にチッピングやクラックの生じた箇所を保護
膜によって保持させることができ、チッピングで基板が
欠けたり、剥離したりするのを防止することができる。
また、保護膜の側端縁を半導体素子形成領域外に位置さ
せているので、半導体基板の切断面から成長したクラッ
ク等を保護膜の側端縁にあたる箇所で停止させることが
でき、クラック等が半導体形成領域にまで達するのを防
止することができる。よって、本発明の半導体装置によ
れば、半導体装置の製造工程において、半導体基板のチ
ッピングやクラックの発生を抑制することができる。

【００１５】

【発明の実施の形態】（第１の実施形態）図３〜図６を
参照して、本発明の第１の実施形態を説明する。図３
（ａ）（ｂ）（ｃ）及び図４（ｄ）（ｅ）（ｆ）は当該
実施形態による半導体装置の製造工程を示す概略図であ
る。また、図５は、図３（ｃ）の工程におけるダイシン
グ領域の拡大断面図、図６は半導体基板の平面図であ
る。

【００１６】半導体装置の製造工程においては、まず、
図３（ａ）に示すように、化合物半導体基板（ウエハ）
１１の表面（第一の主面）上に電界効果トランジスタ等
の半導体素子１２を形成し、その表面にＳｉＮ等の絶縁
膜１３を形成する。次に、図３（ｂ）に示すように、半
導体素子１２間に位置するダイシング領域１４と半導体
素子１２の電極パッド部１５において、フォトリソグラ
フィ及びエッチングにより絶縁膜１３を開口し、ダイシ
ング領域１４で化合物半導体基板１１の表面を露出させ
る。このときのダイシング領域１４の幅は、例えば３０
〜１００μｍとする。

【００１７】ついで、化合物半導体基板１１の上に、最
終保護膜として感光性ポリイミド樹脂をスピンコートに
より均一に塗布してポリイミド膜１６を形成し、図３
（ｃ）のようにフォトリソグラフィによりポリイミド膜
１６を部分的に開口する。すなわち、電極パッド部１５
でポリイミド膜１６を開口すると共にダイシング領域１
４の両側縁に沿ってポリイミド膜１６を除去しておく。
従って、図５に拡大断面を示すように、ダイシング領域
１４の大部分はポリイミド膜１６（補強膜）によって覆
われており、ダイシング領域１４を覆っているポリイミ
ド膜１６と半導体素子１２の形成領域を覆っているポリ
イミド膜１６とは、互いに分離されている。

【００１８】ついで、図４（ｄ）に示すように、前記化
合物半導体基板１１を、半導体素子１２が形成されてい
ない裏面（第二の主面）側から研磨し、所定の厚さにな
るまで薄くする。このようにして化合物半導体基板（ウ
エハ）１１の表面に形成された半導体素子１２の形成領
域とダイシング領域１４とポリイミド膜１６の開口個所
を図６に示す。

【００１９】化合物半導体基板１１は、図４（ｅ）に示
すようにポリイミド膜１６の上からダイシング装置のダ
イサーブレード１７で切断され、ダイシング領域１４に
沿ったダイシンクラインＣ−Ｃ（図６）で縦横に切り離
され、図４（ｆ）のように複数の半導体チップ１８に切
り分けられる。

【００２０】化合物半導体基板１１の切断個所と半導体
素子１２の形成領域との間には、ダイシング領域１４を
覆っているポリイミド膜１６の側端縁ｔと半導体素子１
２の形成領域を覆っているポリイミド膜１６の側端縁ｔ
とが空隙をあけて対向している。言い換えると、ダイシ
ング領域１４のポリイミド膜１６は、ダイシング領域１
４内で孤立している。化合物半導体基板１１をダイサー
ブレード１７で切断する際、切断個所の両側にはチッピ
ングと呼ばれる割れ、欠けが発生するが、ダイサーブレ
ード１７により化合物半導体基板１１を切断する際に化
合物半導体基板１１の切断部端縁にチッピングが発生し
ようとしても、化合物半導体基板１１の表面がポリイミ
ド膜１６で保持されているので、チッピングになること
がなくて化合物半導体基板１１にクラックが生じるに留
まる。さらに、ポリイミド膜１６の側端縁ｔが位置する
箇所では、ポリイミド膜１６に発生する膜応力のために
化合物半導体基板１１の表面部分における応力が変化し
ているので、図７に示すように切断個所から発生したチ
ッピング（上記のようにチッピングの箇所は、ポリイミ
ド膜１６で保持されるので、クラックという方が適切で
ある。）は、ポリイミド膜１６の側端縁ｔと対向する位
置にある応力変化点（図７で破線で示す。）で止まり、
それよりも半導体素子１２側へ広がりにくくなる。特
に、この実施形態では、ダイシング領域１４に形成され
ているポリイミド膜１６の側端縁ｔと半導体素子１２の
形成領域に形成されているポリイミド膜１６の側端縁ｔ
との２個所に応力変化点が設けられているので、チッピ
ング防止の効果がより大きくなっている。よって、本発
明によれば、チッピング量が少ない半導体チップ１８が
得られる。

【００２１】図８はこのようにして得られた半導体チッ
プ１８を概略的に表した平面図である。従来の方法で作
製された半導体チップでは、図２に示したようなチッピ
ングが発生していたのに対し、本発明にかかる図８の半
導体チップ１８では、チッピングがほとんど発生せず、
その分だけダイシング領域１４の幅を小さくすることが
できる。

【００２２】なお、この実施形態では、前記のようにダ
イシング領域の幅を３０〜１００μｍに設定したが、こ
の幅が狭い程チップ取れ個数を多くすることができる。
ダイシング領域の幅は、使用するダイサーブレード１７
の幅（刃厚）に応じて最適化が図られ、変更は可能であ
る。

【００２３】（第２の実施形態）第１の実施形態では、
補強膜であるポリイミド膜１６は、化合物半導体基板１
１の全面に塗布した後、エッチングによって所望のパタ
ーンとなるようにしたが、図９（ａ）（ｂ）に示すよう
に、半導体素子１２を形成された化合物半導体基板１１
のダイシング領域１４にのみ印刷等によってポリイミド
膜１６を塗布しておき、このダイシング領域１４のポリ
イミド膜１６に沿ってダイサーブレード１７で断裁する
ことにより半導体チップ１８を得るようにしてもよい。

【００２４】このような方法によっても、化合物半導体
基板１１をダイサーブレード１７で断裁する際に発生す
るチッピングをポリイミド膜１６の縁で止めることがで
き、第１の実施形態の場合と同様に、チッピングが半導
体素子１２の領域まで伸びないようにすることができ
る。

【００２５】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、半導体基板のチッピングやクラックの生じた箇所を
保護膜によって保持させることができ、チッピングで基
板が欠けたり、剥離したりするのを防止することができ
る。また、保護膜の側端縁を半導体素子形成領域外に位
置させておくことにより、半導体基板の切断面から成長
したクラック等を保護膜の側端縁にあたる箇所で停止さ
せることができ、クラック等が半導体形成領域にまで達
するのを防止することができる。よって、本発明によれ
ば、半導体装置の製造工程において、半導体基板のチッ
ピングやクラックの発生を抑制することができ、ダイシ
ング領域の幅を狭くしてチップサイズを小さくすること
ができる。

【００２６】また、本発明の半導体装置の製造方法にお
いて、ダイシング領域に形成された保護膜の側端縁と半
導体素子形成領域に形成された保護膜の側端縁とを、半
導体素子形成領域外で空隙を隔てて対向させてあれば、
半導体素子形成領域外において保護膜の側端縁が２箇所
に位置することになり、チッピングやクラックを抑制す
る効果をより高めることができる。

【００２７】また、本発明の半導体装置の製造方法にお
いて、保護膜の側端縁をダイシング領域において半導体
基板に直接接触させてあれば、保護膜の膜応力を直接半
導体基板に伝えることができ、チッピングやクラックを
抑制する効果を高くできる。

【００２８】さらに、保護膜としてポリイミド材料を用
いれば、保護膜の側端縁に位置する箇所で大きな膜応力
を発生させることができ、チッピングやクラックを抑制
する効果を高くできる。

【００２９】また、本発明の半導体装置にあっては、半
導体基板の切断時にその切断面近傍にチッピングやクラ
ックが発生しても、半導体基板の切断時にチッピングや
クラックの生じた箇所を保護膜によって保持させること
ができ、チッピングで基板が欠けたり、剥離したりする
のを防止することができる。また、保護膜の側端縁を半
導体素子形成領域外に位置させているので、半導体基板
の切断面から成長したクラック等を保護膜の側端縁にあ
たる箇所で停止させることができ、クラック等が半導体
形成領域にまで達するのを防止することができる。よっ
て、本発明の半導体装置によれば、半導体装置の製造工
程において、半導体基板のチッピングやクラックの発生
を抑制することができる。

【図面の簡単な説明】

【図１】従来例による半導体素子の構造を示す概略断面
図である。

【図２】同上の半導体基板をダイシングして得られた半
導体チップの平面図である。

【図３】（ａ）〜（ｃ）は本発明の第１の実施形態によ
る半導体チップの製造工程を示す概略断面図である。

【図４】（ｄ）〜（ｆ）は、図３の工程の続きを示す半
導体装置の製造工程の概略断面図である。

【図５】図３（ｃ）の工程におけるダイシング領域の拡
大断面図である。

【図６】半導体基板の平面図である。

【図７】本発明の作用説明図である。

【図８】本発明にかかる製造方法により得られた半導体
チップを概略的に表した平面図である。

【図９】（ａ）〜（ｃ）は本発明の第２の実施形態によ
る半導体チップの製造工程を示す概略断面図である。

【符号の説明】

１１ 化合物半導体基板 １２ 半導体素子 １３ 絶縁膜 １４ ダイシング領域 １５ 電極パッド部 １６ ポリイミド膜 １７ ダイサーブレード １８ 半導体チップ

フロントページの続き (72)発明者 稲井 誠 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 末吉 正昭 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の半導体素子を形成された半導体基
   板を半導体素子毎に切断して形成される半導体装置の製
   造方法において、 前記半導体基板のダイシング領域に形成された保護膜の
   側端縁を、半導体素子形成領域外に位置させ、当該保護
   膜の上から半導体基板を切断することを特徴とする半導
   体装置の製造方法。
2. 【請求項２】 前記ダイシング領域に形成された前記保
   護膜の側端縁と前記半導体素子形成領域に形成された保
   護膜の側端縁とを、半導体素子形成領域外で空隙を隔て
   て対向させ、ダイシング領域に形成された前記保護膜の
   上から半導体基板を切断することを特徴とする、請求項
   １に記載の半導体装置の製造方法。
3. 【請求項３】 前記保護膜の側端縁は、ダイシング領域
   において前記半導体基板に直接接触していることを特徴
   とする、請求項１又は２に記載の半導体装置の製造方
   法。
4. 【請求項４】 前記保護膜は、ポリイミト゛材料からなる
   膜であることを特徴とする、請求項１、２又は３に記載
   の半導体装置の製造方法。
5. 【請求項５】 複数の半導体素子を形成された半導体基
   板を半導体素子毎に切断して形成された半導体装置であ
   って、 半導体基板の切断端面に隣接する領域において半導体基
   板上に保護膜が形成されており、当該保護膜の一方の側
   端縁は半導体基板の切断端面に位置し、当該保護膜の他
   方の側端縁は半導体素子形成領域外に位置していること
   を特徴とする半導体装置。