JPH06151699A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06151699A JPH06151699A JP29622292A JP29622292A JPH06151699A JP H06151699 A JPH06151699 A JP H06151699A JP 29622292 A JP29622292 A JP 29622292A JP 29622292 A JP29622292 A JP 29622292A JP H06151699 A JPH06151699 A JP H06151699A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- electrode
- lead
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】３個の半導体チップの一面の電極を共通に接続
し、他面の電極をそれぞれリード端子と接続する半導体
装置のチップからの放熱を良好にし、部品点数を減ら
し、組立てを簡単にする。 【構成】銅基板の一面上に各チップの一方の電極を固着
し、他方の電極にリードフレームのリード部をろう付け
し、基板の他面とリード部の端部を露出させて樹脂でモ
ールドする。基板の他面を冷却体上に密着させて取り付
ければ、良好な放熱が行われる。
し、他面の電極をそれぞれリード端子と接続する半導体
装置のチップからの放熱を良好にし、部品点数を減ら
し、組立てを簡単にする。 【構成】銅基板の一面上に各チップの一方の電極を固着
し、他方の電極にリードフレームのリード部をろう付け
し、基板の他面とリード部の端部を露出させて樹脂でモ
ールドする。基板の他面を冷却体上に密着させて取り付
ければ、良好な放熱が行われる。
Description
【０００１】
【産業上の利用分野】本発明は、それぞれ両面に電極を
有する３個以上の半導体素体の一方の電極を相互に接続
し、他方の電極に個々に接続した端子導体を外部に引き
出してなる半導体装置に関する。
有する３個以上の半導体素体の一方の電極を相互に接続
し、他方の電極に個々に接続した端子導体を外部に引き
出してなる半導体装置に関する。
【０００２】
【従来の技術】例えば図３に示すように、一定電圧以上
の電圧がいずれの方向にでも印加された場合にオンから
オフへ移行する双方向特性をもつシリコンサージアブソ
ーバ21を３個接続した半導体装置を組立てる場合、図２
に示すような構造が知られている。すなわち、１本のリ
ード端子31の頭部上にシリコンサージアブソーバチップ
１の一面の電極をろう付けし、そのチップの他面の電極
上に接続板34をろう付けし、その接続板34の上に他のシ
リコンサージアブソーバチップ２、３の一面の電極をろ
う付けする。そのチップ２、３の他面の電極をそれぞれ
リード端子32、33の頭部と接続片35を用いて接続したの
ち、各リード端子31、32、33の端部を露出させて樹脂４
によりモールドする。
の電圧がいずれの方向にでも印加された場合にオンから
オフへ移行する双方向特性をもつシリコンサージアブソ
ーバ21を３個接続した半導体装置を組立てる場合、図２
に示すような構造が知られている。すなわち、１本のリ
ード端子31の頭部上にシリコンサージアブソーバチップ
１の一面の電極をろう付けし、そのチップの他面の電極
上に接続板34をろう付けし、その接続板34の上に他のシ
リコンサージアブソーバチップ２、３の一面の電極をろ
う付けする。そのチップ２、３の他面の電極をそれぞれ
リード端子32、33の頭部と接続片35を用いて接続したの
ち、各リード端子31、32、33の端部を露出させて樹脂４
によりモールドする。
【０００３】
【発明が解決しようとする課題】しかし、図２に示した
構造には次の欠点がある。 (1) ３個のチップ１、２、３は樹脂４に包囲されてお
り、放熱はリード端子31、32、33を通じて行われるだけ
であるため、冷却されにくく、また冷却も均一でない。
構造には次の欠点がある。 (1) ３個のチップ１、２、３は樹脂４に包囲されてお
り、放熱はリード端子31、32、33を通じて行われるだけ
であるため、冷却されにくく、また冷却も均一でない。
【０００４】(2) ３個のチップ１、２、３が２平面上に
分かれているため、組立が複雑である。 (3) ３本のリード端子31、32、33のほかに接続板34、２
個の接続片35が必要なため、部品点数が多く、コストが
高くなる。 本発明の目的は、上記の欠点を除去し、放熱良好で、組
立てが簡単であり、しかも部品点数の少ない半導体装置
を提供することにある。
分かれているため、組立が複雑である。 (3) ３本のリード端子31、32、33のほかに接続板34、２
個の接続片35が必要なため、部品点数が多く、コストが
高くなる。 本発明の目的は、上記の欠点を除去し、放熱良好で、組
立てが簡単であり、しかも部品点数の少ない半導体装置
を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、それぞれ両面に電極を有
する３個以上の半導体素体の一方の電極を共通の導電性
基板上に固着し、各半導体素体の他方の電極にそれぞれ
リード端子の一方の端部を結合し、各リード端子の他方
の端部および導電性基板の一面の少なくとも一部を露出
させて各半導体素体を樹脂により被覆してなるものとす
る。そして、導電性基板の一面の露出している部分に取
り付け用の穴が明けられたこと、各半導体素体の一方の
電極が導電性基板の他面上に固着されたこと、さらには
各リード端子が樹脂被覆工程までは一体に連結されてお
り、樹脂被覆工程終了後切り離された帯状導体からなる
ことが有効である。
めに、本発明の半導体装置は、それぞれ両面に電極を有
する３個以上の半導体素体の一方の電極を共通の導電性
基板上に固着し、各半導体素体の他方の電極にそれぞれ
リード端子の一方の端部を結合し、各リード端子の他方
の端部および導電性基板の一面の少なくとも一部を露出
させて各半導体素体を樹脂により被覆してなるものとす
る。そして、導電性基板の一面の露出している部分に取
り付け用の穴が明けられたこと、各半導体素体の一方の
電極が導電性基板の他面上に固着されたこと、さらには
各リード端子が樹脂被覆工程までは一体に連結されてお
り、樹脂被覆工程終了後切り離された帯状導体からなる
ことが有効である。
【０００６】
【作用】３個以上の半導体素体が共通の導電性基板に固
着されているため、各素体に発生した熱は、その基板を
通じて基板の露出面から、あるいはその露出面に接触さ
せることができる冷却体へ放熱することができ、均一な
冷却が可能になる。そして、各半導体素体を基板の一面
上に固着することにより組立てが簡単になり、基板と各
リード端子の露出部を用いて各素体の特性測定も容易で
ある。また接続片が不要なため部品点数も少なくてす
む。
着されているため、各素体に発生した熱は、その基板を
通じて基板の露出面から、あるいはその露出面に接触さ
せることができる冷却体へ放熱することができ、均一な
冷却が可能になる。そして、各半導体素体を基板の一面
上に固着することにより組立てが簡単になり、基板と各
リード端子の露出部を用いて各素体の特性測定も容易で
ある。また接続片が不要なため部品点数も少なくてす
む。
【０００７】
【実施例】以下図を引用して本発明の実施例について述
べる。図１は本発明の一実施例を示し、図４、図５が用
いた部品である。すなわち、図４に示した銅基板５の上
に図１に示すようにシリコンサージアブソーバチップ
１、２、３の下面電極をはんだを用いて固着し、各チッ
プの上面電極に図５に示したリードフレーム10の帯状リ
ード部11、12、13の頭部をはんだ付けする。そして、樹
脂４をモールドして各チップ１、２、３を被覆する。こ
の際、チップが基板５の表面上に存在するため、基板の
裏面51は全面露出させることができる。このあと、リー
ドフレーム10の樹脂４の外に出ている連結部14を切離
し、図１の状態にする。リード部11、12、13は平板なの
で、自在に折り曲げて外部との接続を行うことができ
る。この状態で、リード部11、12、13の一つと基板露出
面51を用いて各チップの特性をチェックすることができ
る。
べる。図１は本発明の一実施例を示し、図４、図５が用
いた部品である。すなわち、図４に示した銅基板５の上
に図１に示すようにシリコンサージアブソーバチップ
１、２、３の下面電極をはんだを用いて固着し、各チッ
プの上面電極に図５に示したリードフレーム10の帯状リ
ード部11、12、13の頭部をはんだ付けする。そして、樹
脂４をモールドして各チップ１、２、３を被覆する。こ
の際、チップが基板５の表面上に存在するため、基板の
裏面51は全面露出させることができる。このあと、リー
ドフレーム10の樹脂４の外に出ている連結部14を切離
し、図１の状態にする。リード部11、12、13は平板なの
で、自在に折り曲げて外部との接続を行うことができ
る。この状態で、リード部11、12、13の一つと基板露出
面51を用いて各チップの特性をチェックすることができ
る。
【０００８】図６は別の実施例を基板裏面側から見た図
で、この場合は基板５の裏面だけを露出させ、表面側は
全面樹脂４によって被覆しており、チップに対する保護
を強化してある。図７はこの半導体装置を冷却体６の上
に取付けた状態を示し、基板５および樹脂４に明けられ
た貫通孔７を利用し、取り付けねじ８で固定している。
図１に示した実施例でも、同様に基板５に明けられた貫
通孔７を利用して基板５の裏面を冷却体に密着させれ
ば、チップ１、２、３から基板５の裏面51までの熱抵抗
は、図２の従来の半導体装置のチップから樹脂４の表面
までの熱抵抗の１／10であるため、極めて良好な放熱が
できる。以上、チップ３個の実施例について述べたが、
４個以上の場合も同様に実施できることはいうまでもな
い。
で、この場合は基板５の裏面だけを露出させ、表面側は
全面樹脂４によって被覆しており、チップに対する保護
を強化してある。図７はこの半導体装置を冷却体６の上
に取付けた状態を示し、基板５および樹脂４に明けられ
た貫通孔７を利用し、取り付けねじ８で固定している。
図１に示した実施例でも、同様に基板５に明けられた貫
通孔７を利用して基板５の裏面を冷却体に密着させれ
ば、チップ１、２、３から基板５の裏面51までの熱抵抗
は、図２の従来の半導体装置のチップから樹脂４の表面
までの熱抵抗の１／10であるため、極めて良好な放熱が
できる。以上、チップ３個の実施例について述べたが、
４個以上の場合も同様に実施できることはいうまでもな
い。
【０００９】
【発明の効果】本発明によれば、複数個の半導体素体の
一方の電極の相互の接続を導電性基板で行い、その基板
の一面を露出させることにより、冷却体への熱伝導を向
上させることができ、信頼性の高い半導体装置を得た。
また他方の電極をリードフレームのリード部と接続する
ことにより、チップ以外の部品点数も従来の６個から２
個に減少し、コストダウンでき、組立も簡単になって組
立工数が低減された。
一方の電極の相互の接続を導電性基板で行い、その基板
の一面を露出させることにより、冷却体への熱伝導を向
上させることができ、信頼性の高い半導体装置を得た。
また他方の電極をリードフレームのリード部と接続する
ことにより、チップ以外の部品点数も従来の６個から２
個に減少し、コストダウンでき、組立も簡単になって組
立工数が低減された。
【図１】本発明の一実施例のシリコンサージアブソーバ
半導体装置の透視斜視図
半導体装置の透視斜視図
【図２】従来のシリコンサージアブソーバ半導体装置の
透視斜視図
透視斜視図
【図３】図１、図２の半導体装置の等価回路図
【図４】図１の半導体装置に用いる部品の基板の斜視図
【図５】図１の半導体装置に用いる部品のリードフレー
ムの斜視図
ムの斜視図
【図６】本発明の別の実施例のシリコンサージアブソー
バ半導体装置の斜視図
バ半導体装置の斜視図
【図７】図６の半導体装置の冷却体への取付状態を示す
断面図
断面図
１ シリコンサージアブソーバチップ ２ シリコンサージアブソーバチップ ３ シリコンサージアブソーバチップ ４ 樹脂 ５ 銅基板 ６ 冷却体 ７ 貫通孔 １０ リードフレーム １１ リード部 １２ リード部 １３ リード部
Claims (4)
- 【請求項１】それぞれ両面に電極を有する３個以上の半
導体素体の一方の電極を共通の導電性基板上に固着し、
各半導体素体の他方の電極にそれぞれリード端子の一方
の端部を結合し、各リード端子の他方の端部および導電
性基板の一面の少なくとも一部を露出させて各半導体素
体を樹脂により被覆してなることを特徴とする半導体装
置。 - 【請求項２】導電性基板の一面の露出している部分に取
り付け用の穴が明けられた請求項１記載の半導体装置。 - 【請求項３】各半導体素体の一方の電極が導電性基板の
他面上に固着された請求項１あるいは２記載の半導体装
置。 - 【請求項４】各リード端子が樹脂被覆工程までは一体に
連結されており、樹脂被覆工程終了後切り離された帯状
導体からなる請求項１、２あるいは３記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29622292A JPH06151699A (ja) | 1992-11-06 | 1992-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29622292A JPH06151699A (ja) | 1992-11-06 | 1992-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151699A true JPH06151699A (ja) | 1994-05-31 |
Family
ID=17830763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29622292A Pending JPH06151699A (ja) | 1992-11-06 | 1992-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151699A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307272B1 (en) * | 1998-05-27 | 2001-10-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| WO2008111524A1 (ja) | 2007-03-09 | 2008-09-18 | Omron Corporation | パッケージの製造方法、パッケージ、光モジュール、及び一体成型用金型 |
-
1992
- 1992-11-06 JP JP29622292A patent/JPH06151699A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307272B1 (en) * | 1998-05-27 | 2001-10-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US6479327B2 (en) | 1998-05-27 | 2002-11-12 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| WO2008111524A1 (ja) | 2007-03-09 | 2008-09-18 | Omron Corporation | パッケージの製造方法、パッケージ、光モジュール、及び一体成型用金型 |
| US8218917B2 (en) | 2007-03-09 | 2012-07-10 | Omron Corporation | Package manufacturing method, package, optical module and die for integral molding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075759A (en) | Surface mounting semiconductor device and method | |
| JP3540471B2 (ja) | 半導体モジュール | |
| US4167031A (en) | Heat dissipating assembly for semiconductor devices | |
| US5473511A (en) | Printed circuit board with high heat dissipation | |
| KR950000203B1 (ko) | 전력용 반도체 장치 | |
| US4095253A (en) | Single in-line high power resin-packaged semiconductor device having an improved heat dissipator | |
| US4387413A (en) | Semiconductor apparatus with integral heat sink tab | |
| JPH1174433A (ja) | 半導体装置 | |
| US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
| JP3258428B2 (ja) | 複合半導体装置の製造方法 | |
| EP0408904A2 (en) | Surface mounting semiconductor device and method | |
| JP2003115564A (ja) | 電子回路装置 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JP3173890B2 (ja) | ハイブリッドｉｃ | |
| JP2834878B2 (ja) | 混成集積回路 | |
| JP2789563B2 (ja) | 集積回路装置 | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2577881Y2 (ja) | 半導体装置 | |
| JP2004179492A (ja) | 半導体装置およびその実装体 | |
| JP2798334B2 (ja) | 半導体装置 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JPH039335Y2 (ja) | ||
| JPH0220840Y2 (ja) | ||
| US20200358211A1 (en) | Semiconductor module |