JPH06151701A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06151701A JPH06151701A JP4298515A JP29851592A JPH06151701A JP H06151701 A JPH06151701 A JP H06151701A JP 4298515 A JP4298515 A JP 4298515A JP 29851592 A JP29851592 A JP 29851592A JP H06151701 A JPH06151701 A JP H06151701A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- semiconductor substrate
- manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 量産性に優れ、チップオンチップデバイスの
製造コストを低減できる半導体装置の製造方法を提供す
る。 【構成】 個別に切断される前のウェハ状態の複数個の
半導体基板２上に半導体チップ１を実装し、その後、半
導体基板２を個別に切断する。
製造コストを低減できる半導体装置の製造方法を提供す
る。 【構成】 個別に切断される前のウェハ状態の複数個の
半導体基板２上に半導体チップ１を実装し、その後、半
導体基板２を個別に切断する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体基板上に半導体チップを実装した半導
体装置の製造方法に関するものである。
関し、特に半導体基板上に半導体チップを実装した半導
体装置の製造方法に関するものである。
【０００２】
【従来技術】近年、図２および図３に示すように半導体
基板２２,３２上に半導体チップ２１,３１を搭載した半
導体装置であるチップオンチップデバイスを作製するた
めのチップオンチップ実装技術の開発が盛んに行われて
いる。
基板２２,３２上に半導体チップ２１,３１を搭載した半
導体装置であるチップオンチップデバイスを作製するた
めのチップオンチップ実装技術の開発が盛んに行われて
いる。
【０００３】図２に示すチップオンチップデバイスは、
フリップチップボンディング技術を用いて、ハンダバン
プ２３を介して半導体基板２２に半導体チップ２１を接
続したチップオンチップデバイスである。
フリップチップボンディング技術を用いて、ハンダバン
プ２３を介して半導体基板２２に半導体チップ２１を接
続したチップオンチップデバイスである。
【０００４】また、図３に示すチップオンチップデバイ
スは、ワイヤーボンディング技術を用いてワイヤー３５
を介して半導体基板３２に半導体チップ３１を接続した
チップオンチップデバイスである。
スは、ワイヤーボンディング技術を用いてワイヤー３５
を介して半導体基板３２に半導体チップ３１を接続した
チップオンチップデバイスである。
【０００５】このチップオンチップ実装技術は、大きな
サイズのチップの搭載が容易であり、信頼性に優れ、多
機能化・大容量化・高密度化が容易である等の特長を有
しており、次世代の高密度実装技術として大きく期待さ
れている。
サイズのチップの搭載が容易であり、信頼性に優れ、多
機能化・大容量化・高密度化が容易である等の特長を有
しており、次世代の高密度実装技術として大きく期待さ
れている。
【０００６】図２に示すチップオンチップデバイスの作
製およびパッケージングは、一般に、以下の(i)〜(v)に
示すような順に行う。 (i) バンプ付半導体チップ２１を作製する。 (ii) ボンディングパッド２４を有する半導体基板２２
を作製する。 (iii) ダイシング後の個々の半導体基板２２上に半導体
チップ２１をフリップチップボンディングする。 (iv) 電気テストを行い、半導体チップ２１に不良があ
れば、半導体チップ２１のリペアーを行う。必要に応じ
て半導体チップ２１と半導体基板２２の界面にレジンを
注入し、チップオンチップデバイスの作製を完了する。 (v) チップオンチップデバイスをパッケージングす
る。
製およびパッケージングは、一般に、以下の(i)〜(v)に
示すような順に行う。 (i) バンプ付半導体チップ２１を作製する。 (ii) ボンディングパッド２４を有する半導体基板２２
を作製する。 (iii) ダイシング後の個々の半導体基板２２上に半導体
チップ２１をフリップチップボンディングする。 (iv) 電気テストを行い、半導体チップ２１に不良があ
れば、半導体チップ２１のリペアーを行う。必要に応じ
て半導体チップ２１と半導体基板２２の界面にレジンを
注入し、チップオンチップデバイスの作製を完了する。 (v) チップオンチップデバイスをパッケージングす
る。
【０００７】
【発明が解決しようとする課題】しかしながら、従来、
上述のような方法でチップオンチップデバイスを作製す
る場合には、一枚毎の半導体基板２２に対してフラック
ス塗布と、半導体チップ２１の仮接着と、リフローと、
フラックス洗浄と、テスト等の工程を行う必要があるの
で、量産性が悪く、トータル的に見てコストアップにな
るという問題がある。
上述のような方法でチップオンチップデバイスを作製す
る場合には、一枚毎の半導体基板２２に対してフラック
ス塗布と、半導体チップ２１の仮接着と、リフローと、
フラックス洗浄と、テスト等の工程を行う必要があるの
で、量産性が悪く、トータル的に見てコストアップにな
るという問題がある。
【０００８】また、ワイヤーボンディング方式による作
製方法においてもダイボンディング工程やテスト工程
を、個々の半導体基板３２について実施しなければなら
ず量産性に問題があった。
製方法においてもダイボンディング工程やテスト工程
を、個々の半導体基板３２について実施しなければなら
ず量産性に問題があった。
【０００９】そこで、本発明の目的は、量産性に優れ、
チップオンチップデバイスの製造コストを低減できる半
導体装置の製造方法を提供することにある。
チップオンチップデバイスの製造コストを低減できる半
導体装置の製造方法を提供することにある。
【００１０】
【問題を解決するための手段】上記目的を達成するため
に、本発明は、半導体基板と上記半導体基板上に実装さ
れた半導体チップとを含む半導体装置の製造方法におい
て、個別に切断される前のウェハ状態の複数個の半導体
基板上に半導体チップを実装し、その後、上記半導体基
板を個別に切断することを特徴としている。
に、本発明は、半導体基板と上記半導体基板上に実装さ
れた半導体チップとを含む半導体装置の製造方法におい
て、個別に切断される前のウェハ状態の複数個の半導体
基板上に半導体チップを実装し、その後、上記半導体基
板を個別に切断することを特徴としている。
【００１１】
【作用】本発明によれば、ウェハ状態の複数個の半導体
基板上に半導体チップを実装するので、従来個々の半導
体基板毎に行っていたフラックス塗布工程およびリフロ
ー工程およびフラックス洗浄工程およびテスト工程等
を、ウェハ単位で行うことができるので、１つの半導体
基板当たりに必要な工程数を大幅に低減することが可能
になる。
基板上に半導体チップを実装するので、従来個々の半導
体基板毎に行っていたフラックス塗布工程およびリフロ
ー工程およびフラックス洗浄工程およびテスト工程等
を、ウェハ単位で行うことができるので、１つの半導体
基板当たりに必要な工程数を大幅に低減することが可能
になる。
【００１２】
【実施例】以下、本発明を図示の実施例に基づいて詳細
に説明する。
に説明する。
【００１３】図１に、本発明の半導体装置の製造方法の
実施例を示す。図１(Ａ),(Ｂ),(Ｃ),(Ｄ),(Ｅ)を順に参
照して、上記実施例を説明する。
実施例を示す。図１(Ａ),(Ｂ),(Ｃ),(Ｄ),(Ｅ)を順に参
照して、上記実施例を説明する。
【００１４】図１(Ａ)に示すウェハ６は、多数の半導体
基板２を含んでいる。半導体基板２はボンディングパッ
ド部４を含んでいる。このボンディングパッド部４は、
例えばＣuやＡuのようなハンダが濡れる金属層を含んで
いる。
基板２を含んでいる。半導体基板２はボンディングパッ
ド部４を含んでいる。このボンディングパッド部４は、
例えばＣuやＡuのようなハンダが濡れる金属層を含んで
いる。
【００１５】図１(Ｂ)に示すように、上記ウェハ６のボ
ンディングパッド部４に、例えば、転写またはスタンピ
ングまたはディスペンサー等によってフラックス７を塗
布する。次に、図１(Ｃ)に示すように、上記ウェハ６が
含む各半導体基板２上に、ハンダバンプ３を含む半導体
チップ１を、フリップチップボンダーを用いてプレース
メントする。この時、ハンダバンプ３はフラックスの粘
着力によって半導体基板２のボンディングパッド部４に
仮接着される。
ンディングパッド部４に、例えば、転写またはスタンピ
ングまたはディスペンサー等によってフラックス７を塗
布する。次に、図１(Ｃ)に示すように、上記ウェハ６が
含む各半導体基板２上に、ハンダバンプ３を含む半導体
チップ１を、フリップチップボンダーを用いてプレース
メントする。この時、ハンダバンプ３はフラックスの粘
着力によって半導体基板２のボンディングパッド部４に
仮接着される。
【００１６】次に、上記ウェハ６および半導体チップ１
を、最大温度がハンダの融点より高いリフロー炉に通
し、ハンダバンプ３を溶融して、上記半導体チップ１と
ウェハ６とを接続する。その後、フラックス残渣を溶剤
洗浄によって除去する(図１(Ｄ)参照)。最後に、形成さ
れた各半導体チップ１を電気テストし、チップ１に不良
があれば、不良チップを除去し、再度フラックス塗布か
ら工程を繰り返す。不良が無ければ、上記半導体チップ
１と上記半導体基板２とを含む各チップオンチップデバ
イスをダイシングによって個別化し(図１(Ｅ)参照)、工
程を完了する。
を、最大温度がハンダの融点より高いリフロー炉に通
し、ハンダバンプ３を溶融して、上記半導体チップ１と
ウェハ６とを接続する。その後、フラックス残渣を溶剤
洗浄によって除去する(図１(Ｄ)参照)。最後に、形成さ
れた各半導体チップ１を電気テストし、チップ１に不良
があれば、不良チップを除去し、再度フラックス塗布か
ら工程を繰り返す。不良が無ければ、上記半導体チップ
１と上記半導体基板２とを含む各チップオンチップデバ
イスをダイシングによって個別化し(図１(Ｅ)参照)、工
程を完了する。
【００１７】このように、上記実施例は、チップオンチ
ップデバイスの半導体基板２がウェーハ状態のときに、
この半導体基板２に半導体チップ１をフリップチップボ
ンディングすることによって、複数個のチップオンチッ
プデバイスを一度に作製し、最後にダイシングを行って
チップオンチップデバイスを個々に分割するものであ
る。
ップデバイスの半導体基板２がウェーハ状態のときに、
この半導体基板２に半導体チップ１をフリップチップボ
ンディングすることによって、複数個のチップオンチッ
プデバイスを一度に作製し、最後にダイシングを行って
チップオンチップデバイスを個々に分割するものであ
る。
【００１８】したがって、この実施例によれば、ウェハ
レベルでチップオンチップデバイスを作製することがで
き、従来個々の半導体基板毎に行っていたフラックス塗
布工程およびリフロー工程およびフラックス洗浄工程お
よびテスト工程等をウェハ単位で行うことができるの
で、デバイス１個作製するに当たって必要となる工程数
を大幅に減少させることができ、デバイス作製コストを
大幅に削減できる。
レベルでチップオンチップデバイスを作製することがで
き、従来個々の半導体基板毎に行っていたフラックス塗
布工程およびリフロー工程およびフラックス洗浄工程お
よびテスト工程等をウェハ単位で行うことができるの
で、デバイス１個作製するに当たって必要となる工程数
を大幅に減少させることができ、デバイス作製コストを
大幅に削減できる。
【００１９】尚、本実施例では半導体基板２上への半導
体チップ１の搭載をフリップチップボンディングによっ
て行う場合について説明したが、本発明はフリップチッ
プボンディングだけに限られるものではなく、ワイヤー
ボンディング方式やその他のチップ実装方式においても
適用できることは言うまでもない。この場合、ウェハレ
ベルでダイボンディング工程やテスト工程が行えるよう
になって、チップオンチップデバイスの製造工数を大幅
に削減できる。
体チップ１の搭載をフリップチップボンディングによっ
て行う場合について説明したが、本発明はフリップチッ
プボンディングだけに限られるものではなく、ワイヤー
ボンディング方式やその他のチップ実装方式においても
適用できることは言うまでもない。この場合、ウェハレ
ベルでダイボンディング工程やテスト工程が行えるよう
になって、チップオンチップデバイスの製造工数を大幅
に削減できる。
【００２０】また、本実施例では１個の半導体基板２上
へ搭載する半導体チップ１の個数が１つである場合につ
いて説明を行ったが、本発明は１個の半導体基板上へ複
数個の半導体チップを搭載する場合においても適用可能
であることは言うまでもない。
へ搭載する半導体チップ１の個数が１つである場合につ
いて説明を行ったが、本発明は１個の半導体基板上へ複
数個の半導体チップを搭載する場合においても適用可能
であることは言うまでもない。
【００２１】
【発明の効果】以上の説明より明らかなように、本発明
の半導体装置の製造方法は、ウェハ状態の複数個の半導
体基板上に半導体チップを実装するものである。したが
って、この発明によれば、ウェハレベルでチップオンチ
ップデバイスを作製することができ、ダイシング済みの
個々の半導体基板のレベルでチップオンチップデバイス
を作製していた従来例に比べて、デバイス１個作製する
に当たって必要となる工程数を大幅に減少させることが
できる。したがって、デバイス作製コストの削減に大き
く寄与することができる。
の半導体装置の製造方法は、ウェハ状態の複数個の半導
体基板上に半導体チップを実装するものである。したが
って、この発明によれば、ウェハレベルでチップオンチ
ップデバイスを作製することができ、ダイシング済みの
個々の半導体基板のレベルでチップオンチップデバイス
を作製していた従来例に比べて、デバイス１個作製する
に当たって必要となる工程数を大幅に減少させることが
できる。したがって、デバイス作製コストの削減に大き
く寄与することができる。
【図１】 本発明の半導体装置の製造方法の実施例の工
程を示す断面図である。
程を示す断面図である。
【図２】 フリップチップボンディング方式によって製
造したチップオンチップデバイスの断面図である。
造したチップオンチップデバイスの断面図である。
【図３】 ワイヤーボンディング方式によって製造した
チップオンチップデバイスの断面図である。
チップオンチップデバイスの断面図である。
１ 半導体チップ ２ 半導体基板 ３ ハンダバンプ ４ ボンディン
グパッド ５ ワイヤー ６ ウェハ ７ フラックス
グパッド ５ ワイヤー ６ ウェハ ７ フラックス
Claims (1)
- 【請求項１】 半導体基板と上記半導体基板上に実装さ
れた半導体チップとを含む半導体装置の製造方法におい
て、 個別に切断される前のウェハ状態の複数個の半導体基板
上に半導体チップを実装し、 その後、上記半導体基板を個別に切断することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298515A JPH06151701A (ja) | 1992-11-09 | 1992-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298515A JPH06151701A (ja) | 1992-11-09 | 1992-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151701A true JPH06151701A (ja) | 1994-05-31 |
Family
ID=17860722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4298515A Pending JPH06151701A (ja) | 1992-11-09 | 1992-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151701A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726500A (en) * | 1994-04-08 | 1998-03-10 | Thomson-Csf | Semiconductor hybrid component |
| US5773896A (en) * | 1996-02-19 | 1998-06-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having offsetchips |
| EP0715348A3 (en) * | 1994-11-29 | 1998-07-15 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
| US6054371A (en) * | 1997-09-29 | 2000-04-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device by detachably mounting substrates to a holder board |
| US6420787B1 (en) | 1999-06-21 | 2002-07-16 | Shinko Electric Industries Co., Ltd. | Semiconductor device and process of producing same |
| JP2003110084A (ja) * | 2001-09-28 | 2003-04-11 | Rohm Co Ltd | 半導体装置 |
| EP1111676A3 (en) * | 1999-12-22 | 2003-10-01 | Shinko Electric Industries Co. Ltd. | Unit interconnection substrate for electronic parts |
| JP2004128523A (ja) * | 2004-01-08 | 2004-04-22 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| FR2849533A1 (fr) * | 2002-12-27 | 2004-07-02 | St Microelectronics Sa | Assemblage d'un composant semiconducteur |
| US6784021B2 (en) | 2001-09-10 | 2004-08-31 | Renesas Technology Corp. | Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus |
| US7129110B1 (en) * | 1999-08-23 | 2006-10-31 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2007305714A (ja) * | 2006-05-10 | 2007-11-22 | Sharp Corp | 半導体装置及びその製造方法 |
| US7528005B2 (en) | 2000-03-09 | 2009-05-05 | Oki Semiconductor Co., Ltd. | Method of manufacturing chip size package semiconductor device without intermediate substrate |
| JP2010056404A (ja) * | 2008-08-29 | 2010-03-11 | Canon Machinery Inc | 半導体装置の製造装置及び半導体装置の製造方法 |
| JP2010245289A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
| JP2010245290A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
| JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
-
1992
- 1992-11-09 JP JP4298515A patent/JPH06151701A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726500A (en) * | 1994-04-08 | 1998-03-10 | Thomson-Csf | Semiconductor hybrid component |
| EP0715348A3 (en) * | 1994-11-29 | 1998-07-15 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
| US5773896A (en) * | 1996-02-19 | 1998-06-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having offsetchips |
| US6054371A (en) * | 1997-09-29 | 2000-04-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device by detachably mounting substrates to a holder board |
| US6548326B2 (en) | 1999-06-21 | 2003-04-15 | Shinko Electronic Industries Co., Ltd. | Semiconductor device and process of producing same |
| US6420787B1 (en) | 1999-06-21 | 2002-07-16 | Shinko Electric Industries Co., Ltd. | Semiconductor device and process of producing same |
| US7129110B1 (en) * | 1999-08-23 | 2006-10-31 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
| EP1111676A3 (en) * | 1999-12-22 | 2003-10-01 | Shinko Electric Industries Co. Ltd. | Unit interconnection substrate for electronic parts |
| US7528005B2 (en) | 2000-03-09 | 2009-05-05 | Oki Semiconductor Co., Ltd. | Method of manufacturing chip size package semiconductor device without intermediate substrate |
| US6784021B2 (en) | 2001-09-10 | 2004-08-31 | Renesas Technology Corp. | Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus |
| US6995468B2 (en) | 2001-09-10 | 2006-02-07 | Renesas Technology Corp. | Semiconductor apparatus utilizing a preparatory stage for a chip assembly |
| JP2003110084A (ja) * | 2001-09-28 | 2003-04-11 | Rohm Co Ltd | 半導体装置 |
| FR2849533A1 (fr) * | 2002-12-27 | 2004-07-02 | St Microelectronics Sa | Assemblage d'un composant semiconducteur |
| JP2004128523A (ja) * | 2004-01-08 | 2004-04-22 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2007305714A (ja) * | 2006-05-10 | 2007-11-22 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2010056404A (ja) * | 2008-08-29 | 2010-03-11 | Canon Machinery Inc | 半導体装置の製造装置及び半導体装置の製造方法 |
| JP2010245289A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
| JP2010245290A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
| JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268739B1 (en) | Method and device for semiconductor testing using electrically conductive adhesives | |
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US8117982B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
| US7573139B2 (en) | Packed system of semiconductor chips having a semiconductor interposer | |
| US5440239A (en) | Transferable solder bumps for interconnect and assembly of MCM substrates | |
| JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JP2003532294A (ja) | ウェハレベルで集積回路パッケージを形成する方法 | |
| US9721919B2 (en) | Solder bumps formed on wafers using preformed solder balls with different compositions and sizes | |
| KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
| JPH10163213A (ja) | 半導体装置の製造方法及び半導体装置の実装方法 | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6916687B2 (en) | Bump process for flip chip package | |
| US11393759B2 (en) | Alignment carrier for interconnect bridge assembly | |
| JP2002110856A (ja) | 半導体装置の製造方法 | |
| JP3468132B2 (ja) | 半導体装置の製造方法 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20080290509A1 (en) | Chip Scale Package and Method of Assembling the Same | |
| JP2000012621A (ja) | 半導体装置およびその製造方法 | |
| US7098075B1 (en) | Integrated circuit and method of producing a carrier wafer for an integrated circuit | |
| KR100425946B1 (ko) | 플립 칩 패키지의 금 스터드 범프 형성방법 | |
| JPH0468547A (ja) | 半導体装置の製造方法 | |
| JPH0685003A (ja) | 半導体装置およびその製造方法 | |
| JPH07254654A (ja) | 半導体装置の製造方法 |