JPH0685003A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0685003A JPH0685003A JP4233213A JP23321392A JPH0685003A JP H0685003 A JPH0685003 A JP H0685003A JP 4233213 A JP4233213 A JP 4233213A JP 23321392 A JP23321392 A JP 23321392A JP H0685003 A JPH0685003 A JP H0685003A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- rod
- semiconductor device
- substrate
- terminal member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体デバイスの製造技術における微小化やこ
れに伴なう高集積化，高機能化および多ピン化に対応で
きるような接続信頼性を高めることにある。 【構成】セラミック基板３に複数の棒状端子部材４を形
成し、その頭部５と半導体ＩＣ１上のパッド２とを接続
する。この端子部材４を設けることにより、半導体ＩＣ
１と基板３の熱膨張係数が異なる場合でも、その差異を
吸収する。
れに伴なう高集積化，高機能化および多ピン化に対応で
きるような接続信頼性を高めることにある。 【構成】セラミック基板３に複数の棒状端子部材４を形
成し、その頭部５と半導体ＩＣ１上のパッド２とを接続
する。この端子部材４を設けることにより、半導体ＩＣ
１と基板３の熱膨張係数が異なる場合でも、その差異を
吸収する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にＩＣチップを高密度に実装する半導
体装置およびその製造方法に関する。
造方法に関し、特にＩＣチップを高密度に実装する半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの製造技術における微小
化と、これに伴なう高集積化，高機能化，多端子化とい
う傾向により、これらのデバイス間の信号接続および電
源供給などと外部信号接続についても微小化や多端子化
が要求されている。このため、信号接続の信頼性向上と
ともに不良素子交換の容易な接続構造を有する半導体装
置が必要である。
化と、これに伴なう高集積化，高機能化，多端子化とい
う傾向により、これらのデバイス間の信号接続および電
源供給などと外部信号接続についても微小化や多端子化
が要求されている。このため、信号接続の信頼性向上と
ともに不良素子交換の容易な接続構造を有する半導体装
置が必要である。
【０００３】このため、ＩＣチップ間の信号接続や外部
回路との信号接続には、フリップチップ方式が実用化さ
れている。このＩＣチップからの信号接続には、ワイヤ
ーボンディングやフィルムキャリアのようなチップ周辺
から端子を取り出す構造があるが、チップ全面から端子
を取り出すことが可能なフリップチップ方式の方が多ピ
ン化や電気的特性向上に向いているからである。
回路との信号接続には、フリップチップ方式が実用化さ
れている。このＩＣチップからの信号接続には、ワイヤ
ーボンディングやフィルムキャリアのようなチップ周辺
から端子を取り出す構造があるが、チップ全面から端子
を取り出すことが可能なフリップチップ方式の方が多ピ
ン化や電気的特性向上に向いているからである。
【０００４】また、ＩＣと回路基板（以下基板）の接続
方法には、ワイヤーボンド方式，ＴＡＢ方式，フリップ
チップ方式などが知られているが、多端子を有するＩＣ
の高密度実装方式としては、フリップチップ方式が適し
ている。これはフリップチップ方式ではＩＣの面上の全
面に接続端子を設けることができ、ＩＣの面上の周辺部
からの接続端子を設けるワイヤーボンド方式やＴＡＢ方
式に比べ多端子化が容易であるからである。このフリッ
プチップ方式は接続に有する配線長が短いため、電気的
特性も優れている。
方法には、ワイヤーボンド方式，ＴＡＢ方式，フリップ
チップ方式などが知られているが、多端子を有するＩＣ
の高密度実装方式としては、フリップチップ方式が適し
ている。これはフリップチップ方式ではＩＣの面上の全
面に接続端子を設けることができ、ＩＣの面上の周辺部
からの接続端子を設けるワイヤーボンド方式やＴＡＢ方
式に比べ多端子化が容易であるからである。このフリッ
プチップ方式は接続に有する配線長が短いため、電気的
特性も優れている。
【０００５】これらの理由により、十数年前から実装方
式の一つとして、特に大型コンピュータの実装方式とし
て、フリップチップ方式が実用化されている。最近で
は、液晶表示電子部品への実装方式としても検討されて
いる。
式の一つとして、特に大型コンピュータの実装方式とし
て、フリップチップ方式が実用化されている。最近で
は、液晶表示電子部品への実装方式としても検討されて
いる。
【０００６】従来、フリップチップ方式はＩＣの表面に
パターン形成されたパッド部に半田バンプ等を設ける方
式である。この半田バンプにかわり、金バンプや銅バン
プあるいはワイヤーボンド方式による金ボールバンプ化
が行われている。しかも、この半田バンプの形状につい
ては、球状から鼓状への変更、またはポリイミドフィル
ムを介した多段バンプ化等の各種の実験が行われてい
る。
パターン形成されたパッド部に半田バンプ等を設ける方
式である。この半田バンプにかわり、金バンプや銅バン
プあるいはワイヤーボンド方式による金ボールバンプ化
が行われている。しかも、この半田バンプの形状につい
ては、球状から鼓状への変更、またはポリイミドフィル
ムを介した多段バンプ化等の各種の実験が行われてい
る。
【０００７】図５はかかる従来の一例を示す半導体装置
の断面図である。図５に示すように、従来の半導体装置
は、パッド２を形成した半導体ＩＣ１と、上面および下
面を貫通させたコンタクトを形成したセラミック基板３
とを有し、これらを接続するにあたっては半田バンプ９
を介して接着している。
の断面図である。図５に示すように、従来の半導体装置
は、パッド２を形成した半導体ＩＣ１と、上面および下
面を貫通させたコンタクトを形成したセラミック基板３
とを有し、これらを接続するにあたっては半田バンプ９
を介して接着している。
【０００８】また、かかる半導体装置を製造する別の方
法として、ＩＣ表面上のパッド２に棒状端子部材を接着
剤を介して接続し、そのあとで基板２の接続端子にＩＣ
１上に接着された棒状端子の多端子を接続する方法があ
る。この製造方法によると、従来のフリップチップボン
ダーを使用できず、他の装置や治工具類を使用しても棒
状端子部材が５００〜１０００個と多端子化してくる
と、精度良く棒状端子部材を接続することは困難であ
り、接続信頼性や歩留が著しく低下してしまう。
法として、ＩＣ表面上のパッド２に棒状端子部材を接着
剤を介して接続し、そのあとで基板２の接続端子にＩＣ
１上に接着された棒状端子の多端子を接続する方法があ
る。この製造方法によると、従来のフリップチップボン
ダーを使用できず、他の装置や治工具類を使用しても棒
状端子部材が５００〜１０００個と多端子化してくる
と、精度良く棒状端子部材を接続することは困難であ
り、接続信頼性や歩留が著しく低下してしまう。
【０００９】
【発明が解決しようとする課題】上述した従来のフリッ
プチップ方式の半導体装置およびその製造方法は、一般
に半導体素子表面上のパッド部に半田による突起状の端
子（バンプ）が形成され、セラミック等で形成された基
板上の端子部と接続することにより実装されるが、かか
る半導体装置は熱による歪みを生ずるという欠点があ
る。
プチップ方式の半導体装置およびその製造方法は、一般
に半導体素子表面上のパッド部に半田による突起状の端
子（バンプ）が形成され、セラミック等で形成された基
板上の端子部と接続することにより実装されるが、かか
る半導体装置は熱による歪みを生ずるという欠点があ
る。
【００１０】すなわち、チップと基板の熱膨張係数に差
があると、電源のオン／オフによる温度変化によってハ
ンダバンプに熱歪が発生する。この温度変化が繰り返さ
れると、ハンダバンプはクリープ疲労によって断線する
可能性がある。
があると、電源のオン／オフによる温度変化によってハ
ンダバンプに熱歪が発生する。この温度変化が繰り返さ
れると、ハンダバンプはクリープ疲労によって断線する
可能性がある。
【００１１】このため、基板は出来る限り熱膨張係数が
半導体素子（熱膨張係数３．０×１０-6／℃）に近い材
料を選択する必要があり、例えばムライト系セラミック
（熱膨張係数３．５×１０-6／℃）や窒化アルミ（ＡＬ
Ｎ：熱膨張係数３．８×１０-6／℃）が選択される。
半導体素子（熱膨張係数３．０×１０-6／℃）に近い材
料を選択する必要があり、例えばムライト系セラミック
（熱膨張係数３．５×１０-6／℃）や窒化アルミ（ＡＬ
Ｎ：熱膨張係数３．８×１０-6／℃）が選択される。
【００１２】しかしながら、これらの材料を選択して
も、チップ（＝Ｓｉ）との熱膨張係数は完全には一致し
ない。また、チップサイズが例えば１３〜１５ｍｍ2 と
大型化するにつれて、ハンダバンプの熱歪による断線が
発生するという欠点もある。
も、チップ（＝Ｓｉ）との熱膨張係数は完全には一致し
ない。また、チップサイズが例えば１３〜１５ｍｍ2 と
大型化するにつれて、ハンダバンプの熱歪による断線が
発生するという欠点もある。
【００１３】本発明の目的は、かかる熱膨張係数の違い
による熱歪や応力を吸収して接続の信頼性を高めるとと
もに、製造にあたっては装置部材や材料等に従来のもの
をそのまま利用することのできる半導体装置およびその
製造方法を提供することにある。
による熱歪や応力を吸収して接続の信頼性を高めるとと
もに、製造にあたっては装置部材や材料等に従来のもの
をそのまま利用することのできる半導体装置およびその
製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
表面にパッドを形成した半導体ＩＣと、前記半導体ＩＣ
を外部回路に接続するための複数の棒状の端子部材を形
成してなるセラミックなどの基板とを有し、前記複数の
棒状の端子部材の頭部および前記半導体ＩＣの表面上に
形成したパッドを接続して構成される。
表面にパッドを形成した半導体ＩＣと、前記半導体ＩＣ
を外部回路に接続するための複数の棒状の端子部材を形
成してなるセラミックなどの基板とを有し、前記複数の
棒状の端子部材の頭部および前記半導体ＩＣの表面上に
形成したパッドを接続して構成される。
【００１５】また、本発明の半導体装置の製造方法は、
セラミックなどの基板に複数の棒状端子部材を立てる工
程と、前記棒状端子部材の頭部および半導体ＩＣの表面
上にパターン形成したパッドを半田等の接着剤で接着さ
せる工程とを含んで構成される。
セラミックなどの基板に複数の棒状端子部材を立てる工
程と、前記棒状端子部材の頭部および半導体ＩＣの表面
上にパターン形成したパッドを半田等の接着剤で接着さ
せる工程とを含んで構成される。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例を示す半導体
装置の断面図である。図１に示すように、本実施例の半
導体装置は表面にパッド２を形成した半導体ＩＣ１と、
複数の棒状端子部材４をロー材６により固定してなるセ
ラミック基板３とを有する。しかも、端子部材４は一方
が外部接続を行うために突出しており、他方が半導体Ｉ
Ｃ１のパッド２に接続するための端子部材頭部５を形成
している。これら半導体ＩＣ１のパッド２と端子部材４
の頭部５とは、接着剤７により接着され、固定される。
て説明する。図１は本発明の第１の実施例を示す半導体
装置の断面図である。図１に示すように、本実施例の半
導体装置は表面にパッド２を形成した半導体ＩＣ１と、
複数の棒状端子部材４をロー材６により固定してなるセ
ラミック基板３とを有する。しかも、端子部材４は一方
が外部接続を行うために突出しており、他方が半導体Ｉ
Ｃ１のパッド２に接続するための端子部材頭部５を形成
している。これら半導体ＩＣ１のパッド２と端子部材４
の頭部５とは、接着剤７により接着され、固定される。
【００１７】かかる半導体装置における端子部材４は、
Ｃｕ等からなり、Ａｇ−Ｃｕ等のロー材６によりセラミ
ックや窒化アルミ等の基板３に取り付けられる。しか
も、ＮｉメッキおよびＡｕ等のメッキ処理が施され、端
子部材４の頭部５は半導体ＩＣ１の表面上に形成された
端子としてのパッド２とＡｕ／ＳｎやＰｂ／Ｓｎ等の接
着剤７で接続される。また、半導体ＩＣ１のパッド２は
Ａｕ等で形成され、接着剤７がＰｂ／Ｓｎの場合は金属
間化合物の成長を防止する目的でＡｕ層の下にバリアメ
タルとしてＮｉ処理等が施される。更に、接着剤７の半
田は基板３とこの基板３を実装する他の大型実装基板の
接続に使用する半田よりも融点の高い半田材を用いる。
Ｃｕ等からなり、Ａｇ−Ｃｕ等のロー材６によりセラミ
ックや窒化アルミ等の基板３に取り付けられる。しか
も、ＮｉメッキおよびＡｕ等のメッキ処理が施され、端
子部材４の頭部５は半導体ＩＣ１の表面上に形成された
端子としてのパッド２とＡｕ／ＳｎやＰｂ／Ｓｎ等の接
着剤７で接続される。また、半導体ＩＣ１のパッド２は
Ａｕ等で形成され、接着剤７がＰｂ／Ｓｎの場合は金属
間化合物の成長を防止する目的でＡｕ層の下にバリアメ
タルとしてＮｉ処理等が施される。更に、接着剤７の半
田は基板３とこの基板３を実装する他の大型実装基板の
接続に使用する半田よりも融点の高い半田材を用いる。
【００１８】本実施例によれば、半導体ＩＣ１の全パッ
ド２と基板３上の全端子部材４との接続が同時にできる
ので、作業性が良いという利点がある。また接続に際
し、接続面に対向接続して半田付けできるので、押しつ
け力をあまり必要とせず、半導体ＩＣ１上のパッド２や
端子部材４への機械的影響が少なくて済むという利点が
ある。更に、本実施例では基板３と半導体ＩＣ１の上の
パッド２との接続を棒状の端子部材４で行っている。こ
の端子部材４はその長さを、例えば０．３ｍｍ〜１．０
ｍｍと自由に設定できるので、半導体ＩＣ１と基板３の
熱膨張係数が一致しない場合でも、この熱膨張係数の差
の分を考慮して端子部材４の長さを設定することによ
り、チップ動作時のパッド２及び基板３における熱変形
差を十分に吸収することができるという利点がある。こ
れらの利点により、信頼性が高く且つ高密度実装可能な
半導体装置が得られる。
ド２と基板３上の全端子部材４との接続が同時にできる
ので、作業性が良いという利点がある。また接続に際
し、接続面に対向接続して半田付けできるので、押しつ
け力をあまり必要とせず、半導体ＩＣ１上のパッド２や
端子部材４への機械的影響が少なくて済むという利点が
ある。更に、本実施例では基板３と半導体ＩＣ１の上の
パッド２との接続を棒状の端子部材４で行っている。こ
の端子部材４はその長さを、例えば０．３ｍｍ〜１．０
ｍｍと自由に設定できるので、半導体ＩＣ１と基板３の
熱膨張係数が一致しない場合でも、この熱膨張係数の差
の分を考慮して端子部材４の長さを設定することによ
り、チップ動作時のパッド２及び基板３における熱変形
差を十分に吸収することができるという利点がある。こ
れらの利点により、信頼性が高く且つ高密度実装可能な
半導体装置が得られる。
【００１９】図２は本発明の第２の実施例を示す半導体
装置の断面図である。図２に示すように、本実施例は表
面上にパッド２を形成した半導体ＩＣ１と、たわみ部を
形成した複数の棒状端子部材８をロー材６により固定し
てなるセラミック基板３とを有する。しかも、端子部材
８は外部接続のために一方を突出させ、他方に頭部５を
備えている。この頭部５は半導体ＩＣ１の表面上のパッ
ド２と半田バンプ９により接続する。
装置の断面図である。図２に示すように、本実施例は表
面上にパッド２を形成した半導体ＩＣ１と、たわみ部を
形成した複数の棒状端子部材８をロー材６により固定し
てなるセラミック基板３とを有する。しかも、端子部材
８は外部接続のために一方を突出させ、他方に頭部５を
備えている。この頭部５は半導体ＩＣ１の表面上のパッ
ド２と半田バンプ９により接続する。
【００２０】上述した端子部材８はＣｕ等からなり一定
の曲率をもつことにより、熱変形に対するたわみ性をも
つことになる。この端子部材８はＡｇ／Ｃｕ等のロー材
６によりセラミック等の基板３に取り付けられ、表面は
ＮｉメッキおよびＡｕ等のメッキ処理がされ、半導体Ｉ
Ｃ１の表面上に形成された端子としてのパッド２とＰｂ
／Ｓｎ等の半田バンプ９で接続される。この半田バンプ
９はパッド２上にメッキ方や蒸着法等で付けてもよく、
あるいは端子部材８の頭部にディップ法等であらかじめ
付けておいてもよい。
の曲率をもつことにより、熱変形に対するたわみ性をも
つことになる。この端子部材８はＡｇ／Ｃｕ等のロー材
６によりセラミック等の基板３に取り付けられ、表面は
ＮｉメッキおよびＡｕ等のメッキ処理がされ、半導体Ｉ
Ｃ１の表面上に形成された端子としてのパッド２とＰｂ
／Ｓｎ等の半田バンプ９で接続される。この半田バンプ
９はパッド２上にメッキ方や蒸着法等で付けてもよく、
あるいは端子部材８の頭部にディップ法等であらかじめ
付けておいてもよい。
【００２１】また、端子部材８の長さは半導体ＩＣ１と
基板３との熱膨張係数の差を考慮して選択することがで
きるが、一定の曲率を持つことにより曲率をもたない場
合よりも短かくすることができる。これにより、半導体
装置として小型化および高信頼性化でき、さらに低抵抗
化による高速化対応が可能となる。しかも、接続部が半
田バンプ９であるため、接続に必要な温度や荷重が低負
荷で済み、半導体ＩＣ１へのダメージも少なく、更には
接続が同時接続であるので、作業性も良い。
基板３との熱膨張係数の差を考慮して選択することがで
きるが、一定の曲率を持つことにより曲率をもたない場
合よりも短かくすることができる。これにより、半導体
装置として小型化および高信頼性化でき、さらに低抵抗
化による高速化対応が可能となる。しかも、接続部が半
田バンプ９であるため、接続に必要な温度や荷重が低負
荷で済み、半導体ＩＣ１へのダメージも少なく、更には
接続が同時接続であるので、作業性も良い。
【００２２】図３は本発明の製造方法を説明するための
第１の実施例を示す半導体装置の断面図である。図３に
示すように、本実施例はまずセラミック等の基板３に複
数の棒状端子部材４をロー材６を用いて固定する。この
とき、基板３にはスルーホール１０を形成しているの
で、ロー材６を注入し固定する。また、棒状端子部材４
は、前述したように、一方に頭部５を形成している。
第１の実施例を示す半導体装置の断面図である。図３に
示すように、本実施例はまずセラミック等の基板３に複
数の棒状端子部材４をロー材６を用いて固定する。この
とき、基板３にはスルーホール１０を形成しているの
で、ロー材６を注入し固定する。また、棒状端子部材４
は、前述したように、一方に頭部５を形成している。
【００２３】しかる後、棒状端子部材４の頭部５と半導
体ＩＣの表面に形成したパッド２とを半田バンプ９によ
り接着する。
体ＩＣの表面に形成したパッド２とを半田バンプ９によ
り接着する。
【００２４】かかる半導体装置の製造において、基板３
はアルミナ（Ａｌ2 Ｏ3 ）や窒化アルミ（ＡｌＮ）等で
焼成前のパンチングまたは焼成後のレーザー加工法等で
スルーホール１０が形成され、銅等からなる棒状端子部
材４をスルーホール１０へ挿入し、Ａｇ−Ｃｕ等のロー
材６で固定する。次に、棒状端子部材４とロー材６の表
面はＮｉメッキ、次にＡｕ等でメッキ処理する。この棒
状端子部材４は直径６０〜１００μｍで、長さは０．５
〜１．０ｍｍである。また、半導体ＩＣ１の表面上のパ
ッド２はバリアメタル層としてＮｉ等のメッキが施さ
れ、その上にＡｕ層を配置し半田バンプ９を形成する。
このとき、従来から使用されているフリップチップボン
ダーにより基板３に立てられた棒状端子部材４の頭部５
と半導体ＩＣ１の表面上の半田バンプ９とは位置合わせ
および接着が行われる。この半田バンプ９は半導体ＩＣ
１の表面上のパッド２にメッキ法や蒸着法等であらかじ
め形成されるものでも良いが、棒状端子部材４の頭部５
にディップ法で形成してもよい。
はアルミナ（Ａｌ2 Ｏ3 ）や窒化アルミ（ＡｌＮ）等で
焼成前のパンチングまたは焼成後のレーザー加工法等で
スルーホール１０が形成され、銅等からなる棒状端子部
材４をスルーホール１０へ挿入し、Ａｇ−Ｃｕ等のロー
材６で固定する。次に、棒状端子部材４とロー材６の表
面はＮｉメッキ、次にＡｕ等でメッキ処理する。この棒
状端子部材４は直径６０〜１００μｍで、長さは０．５
〜１．０ｍｍである。また、半導体ＩＣ１の表面上のパ
ッド２はバリアメタル層としてＮｉ等のメッキが施さ
れ、その上にＡｕ層を配置し半田バンプ９を形成する。
このとき、従来から使用されているフリップチップボン
ダーにより基板３に立てられた棒状端子部材４の頭部５
と半導体ＩＣ１の表面上の半田バンプ９とは位置合わせ
および接着が行われる。この半田バンプ９は半導体ＩＣ
１の表面上のパッド２にメッキ法や蒸着法等であらかじ
め形成されるものでも良いが、棒状端子部材４の頭部５
にディップ法で形成してもよい。
【００２５】本実施例によれば、半導体ＩＣ１上の全パ
ッド２と基板３上の全端子部材４の頭部５との接続が同
時にできるというフリップチップ実装方式の利点を失う
ことなく、従来の製法で作られた半田バンプ付ＩＣとフ
リップチップ用ボンダーをそのまま利用できるという利
点がある。また、棒状端子部材４の長さはＩＣ１と使用
する基板３との熱膨張係数の差を考慮することにより、
０．５ｍｍから１．０ｍｍで任意に設定することができ
るので、熱応力を緩和し且つ使用できる基板３の選定範
囲を広げることができ、接続信頼性の高い高密度実装可
能な半導体装置を得ることができる。
ッド２と基板３上の全端子部材４の頭部５との接続が同
時にできるというフリップチップ実装方式の利点を失う
ことなく、従来の製法で作られた半田バンプ付ＩＣとフ
リップチップ用ボンダーをそのまま利用できるという利
点がある。また、棒状端子部材４の長さはＩＣ１と使用
する基板３との熱膨張係数の差を考慮することにより、
０．５ｍｍから１．０ｍｍで任意に設定することができ
るので、熱応力を緩和し且つ使用できる基板３の選定範
囲を広げることができ、接続信頼性の高い高密度実装可
能な半導体装置を得ることができる。
【００２６】図４は本発明の製造方法を説明するための
第２の実施例を示す半導体装置の断面図である。図４に
示すように、本実施例は半導体ＩＣ１にパッド２を形成
するのは、前述した図３と同様であるが、基板３に棒状
端子部材４をロー材６で固定する構造が異っている。ま
ず、基板３には基板３と垂直にスルーホール１０ａを形
成し、その立ち上がった個所からテーパ状のスルーホー
ル１０ｂを形成している。この基板３はアルミナ（Ａｌ
2 Ｏ3 ）や窒化アルミ（ＡｌＮ）等で焼成後レーザー加
工法等でスルーホール１０ａと１０ｂを形成する。この
スルーホール１０ａの穴径はスルーホール１０ｂの穴径
よりも小さく、例えばスルーホール１０ａは１２０μｍ
φのとき、スルーホール１０ｂは１６０μｍφとする。
第２の実施例を示す半導体装置の断面図である。図４に
示すように、本実施例は半導体ＩＣ１にパッド２を形成
するのは、前述した図３と同様であるが、基板３に棒状
端子部材４をロー材６で固定する構造が異っている。ま
ず、基板３には基板３と垂直にスルーホール１０ａを形
成し、その立ち上がった個所からテーパ状のスルーホー
ル１０ｂを形成している。この基板３はアルミナ（Ａｌ
2 Ｏ3 ）や窒化アルミ（ＡｌＮ）等で焼成後レーザー加
工法等でスルーホール１０ａと１０ｂを形成する。この
スルーホール１０ａの穴径はスルーホール１０ｂの穴径
よりも小さく、例えばスルーホール１０ａは１２０μｍ
φのとき、スルーホール１０ｂは１６０μｍφとする。
【００２７】次に、銅等からなる１００μｍφで長さが
０．５〜１．０ｍｍの棒状端子部材４をスルーホール１
０ａへ挿入し、Ａｇ−Ｃｕ等のロー材６で固定する。し
かる後、棒状端子部材４とロー材６の表面をＮｉメッキ
し、次にＡｕ等でメッキ処理する。ここで、スルーホー
ル１０ａ，１０ｂの穴径を同じにしないのは、スルーホ
ール１０ｂの方向から棒状端子部材４を挿入させる際の
作業性の向上のためと、基板３と棒状端子部材４の接続
部寸法を最小限に抑えるためである。かかる基板３の厚
さは電気的特性を考えると、できる限り薄く、例えば
０．１〜０．２ｍｍが良いが、機械的強度が不足し基板
割れ等が発生しやすくなるので、基板の厚さは０．４〜
０．５ｍｍとし、棒状端子部材４との接続部寸法は０．
１５〜０．２ｍｍとすることにより、棒状端子部材４の
長さを必要以上に長くすることを抑えることができる。
この棒状端子部材４の長さは半導体ＩＣと基板３の熱膨
張係数の差により、例えば０．５〜１．０ｍｍの範囲で
任意に選択することができる。
０．５〜１．０ｍｍの棒状端子部材４をスルーホール１
０ａへ挿入し、Ａｇ−Ｃｕ等のロー材６で固定する。し
かる後、棒状端子部材４とロー材６の表面をＮｉメッキ
し、次にＡｕ等でメッキ処理する。ここで、スルーホー
ル１０ａ，１０ｂの穴径を同じにしないのは、スルーホ
ール１０ｂの方向から棒状端子部材４を挿入させる際の
作業性の向上のためと、基板３と棒状端子部材４の接続
部寸法を最小限に抑えるためである。かかる基板３の厚
さは電気的特性を考えると、できる限り薄く、例えば
０．１〜０．２ｍｍが良いが、機械的強度が不足し基板
割れ等が発生しやすくなるので、基板の厚さは０．４〜
０．５ｍｍとし、棒状端子部材４との接続部寸法は０．
１５〜０．２ｍｍとすることにより、棒状端子部材４の
長さを必要以上に長くすることを抑えることができる。
この棒状端子部材４の長さは半導体ＩＣと基板３の熱膨
張係数の差により、例えば０．５〜１．０ｍｍの範囲で
任意に選択することができる。
【００２８】次に、暴状端子部材４の頭部５とＩＣ１の
表面上のパッド２を接着剤７を介して接着する。この接
着剤７は例えばＡｕ−Ｓｎ等を使用し、棒状端子頭部５
またはパッド２の少なくともどちらか一方に供給してお
く。このため、従来から使用されているフリップチップ
ボンダーにより、棒状端子頭部５とＩＣ表面上のパッド
２の位置合せと接着を行なうことができる。ここで、接
着剤７がＡｕ−Ｓｎである場合、ＩＣ１上のパッド２は
メッキ法や蒸着法等により形成されるＡｕのみのパッド
でよく、複雑なバリアメタルとしての下地層は不要であ
る。また、このＡｕ−Ｓｎの融点が約２８０〜２９０℃
のものを使用することにより、基板３と他の基板の接合
は一般の低融点の半田を使用できる。
表面上のパッド２を接着剤７を介して接着する。この接
着剤７は例えばＡｕ−Ｓｎ等を使用し、棒状端子頭部５
またはパッド２の少なくともどちらか一方に供給してお
く。このため、従来から使用されているフリップチップ
ボンダーにより、棒状端子頭部５とＩＣ表面上のパッド
２の位置合せと接着を行なうことができる。ここで、接
着剤７がＡｕ−Ｓｎである場合、ＩＣ１上のパッド２は
メッキ法や蒸着法等により形成されるＡｕのみのパッド
でよく、複雑なバリアメタルとしての下地層は不要であ
る。また、このＡｕ−Ｓｎの融点が約２８０〜２９０℃
のものを使用することにより、基板３と他の基板の接合
は一般の低融点の半田を使用できる。
【００２９】本実施例の製造方法により得られる半導体
装置は棒状端子部材４の弾性を利用して熱応力を緩和す
ることができ、接続信頼性の高い半導体装置を得ること
ができる。
装置は棒状端子部材４の弾性を利用して熱応力を緩和す
ることができ、接続信頼性の高い半導体装置を得ること
ができる。
【００３０】
【発明の効果】以上説明したように、本発明の半導体装
置は、セラミック基板上の棒状の端子部材の頭部と半導
体ＩＣ上のパッドを接続した構造とすることにより、半
導体ＩＣとセラミック基板の熱膨張係数が異なる場合で
も端子部材で熱歪みや応力を吸収することができるの
で、接続の信頼性を高めることができるという効果があ
る。
置は、セラミック基板上の棒状の端子部材の頭部と半導
体ＩＣ上のパッドを接続した構造とすることにより、半
導体ＩＣとセラミック基板の熱膨張係数が異なる場合で
も端子部材で熱歪みや応力を吸収することができるの
で、接続の信頼性を高めることができるという効果があ
る。
【００３１】また、本発明の半導体装置の製造方法は、
セラミック基板に複数の棒状端子を立て、しかる後棒状
端子頭部とＩＣの面上にパターン形成したパッドとを半
田等の接着剤で接続することにより、製造装置部材およ
び材料等に従来のものをそのまま利用でき、熱応力を緩
和して接続信頼性を高めることができるという効果があ
る。
セラミック基板に複数の棒状端子を立て、しかる後棒状
端子頭部とＩＣの面上にパターン形成したパッドとを半
田等の接着剤で接続することにより、製造装置部材およ
び材料等に従来のものをそのまま利用でき、熱応力を緩
和して接続信頼性を高めることができるという効果があ
る。
【図１】本発明の第１の実施例を示す半導体装置の断面
図である。
図である。
【図２】本発明の第２の実施例を示す半導体装置の断面
図である。
図である。
【図３】本発明の製造方法を説明するための第１の実施
例を示す半導体装置の断面図である。
例を示す半導体装置の断面図である。
【図４】本発明の製造方法を説明するための第２の実施
例を示す半導体装置の断面図である。
例を示す半導体装置の断面図である。
【図５】従来の一例を説明するための半導体装置の断面
図である。
図である。
１ 半導体ＩＣ ２ パッド ３ 基板 ４，８ 端子部材 ５ 端子部材頭部 ６ ロー材 ７ 接着剤 ９ 半田バンプ １０，１０ａ，１０ｂ スルーホール
Claims (2)
- 【請求項１】 表面にパッドを形成した半導体ＩＣと、
前記半導体ＩＣを外部回路に接続するための複数の棒状
の端子部材を形成してなるセラミックなどの基板とを有
し、前記複数の棒状の端子部材の頭部および前記半導体
ＩＣの表面上に形成したパッドを接続することを特徴と
する半導体装置。 - 【請求項２】 セラミックなどの基板に複数の棒状端子
部材を立てる工程と、前記棒状端子部材の頭部および半
導体ＩＣの表面上にパターン形成したパッドを半田等の
接着剤で接着させる工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233213A JPH0685003A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233213A JPH0685003A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685003A true JPH0685003A (ja) | 1994-03-25 |
Family
ID=16951533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4233213A Pending JPH0685003A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685003A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008133261A1 (ja) * | 2007-04-24 | 2008-11-06 | Panasonic Electric Works Co., Ltd. | バンプ構造体及びその製造方法 |
| JP2011254621A (ja) * | 2010-06-02 | 2011-12-15 | Denso Corp | 電力変換装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0381447A (ja) * | 1989-08-25 | 1991-04-05 | Nippon Steel Chem Co Ltd | 複合ストーンパネル |
| JPH04152662A (ja) * | 1990-10-17 | 1992-05-26 | Nec Corp | 集積回路パッケージ |
-
1992
- 1992-09-01 JP JP4233213A patent/JPH0685003A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0381447A (ja) * | 1989-08-25 | 1991-04-05 | Nippon Steel Chem Co Ltd | 複合ストーンパネル |
| JPH04152662A (ja) * | 1990-10-17 | 1992-05-26 | Nec Corp | 集積回路パッケージ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008133261A1 (ja) * | 2007-04-24 | 2008-11-06 | Panasonic Electric Works Co., Ltd. | バンプ構造体及びその製造方法 |
| JP2008270673A (ja) * | 2007-04-24 | 2008-11-06 | Matsushita Electric Works Ltd | バンプ構造体およびその製造方法 |
| JP2011254621A (ja) * | 2010-06-02 | 2011-12-15 | Denso Corp | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
| CN100431142C (zh) | 半导体装置及其制造方法 | |
| US6163463A (en) | Integrated circuit chip to substrate interconnection | |
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| KR100686315B1 (ko) | 전자 회로 장치의 제조 방법 | |
| US6387714B1 (en) | Die-to-insert permanent connection and method of forming | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| US20020192875A1 (en) | Method for fabricating a circuit device | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| US6781065B1 (en) | Solder-coated articles useful for substrate attachment | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| US6404063B2 (en) | Die-to-insert permanent connection and method of forming | |
| JPH0685003A (ja) | 半導体装置およびその製造方法 | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001007155A (ja) | フリップチップ接続構造体 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP2000307238A (ja) | ピン振込み治具およびプリント基板へのピンの取付方法 | |
| JP2623952B2 (ja) | 集積回路パッケージ | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980804 |