JPH06152841A

JPH06152841A - ファクシミリ装置

Info

Publication number: JPH06152841A
Application number: JP4300955A
Authority: JP
Inventors: Toyota Honda; 豊太本多; Takuji Yanagibashi; 卓司柳橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-11-11
Filing date: 1992-11-11
Publication date: 1994-05-31

Abstract

(57)【要約】【目的】停電時などにメモリの内容を保持するために、
電源のバックアップ可能なファクシミリ装置を実現す
る。【構成】三つの電源回路１０２〜１０４と、二つの切り
換えスイッチ１０７、１０８と、停電監視回路１０５
と、電圧監視回路１０６を設け、ＳＲＡＭ部１０９は切
り換えスイッチ１０８の出力に接続し、ＤＲＡＭ部１１
０は切り換えスイッチ１０７の出力に接続し、他の回路
は電源回路１０２に接続する。通常は電源回路１０２が
全回路に電源を供給し、停電時は電源回路１０３がＳＲ
ＡＭ部１０９とＤＲＡＭ部１１０をバックアップし、さ
らに電源回路１０３が無くなると、電源回路１０４がＳ
ＲＡＭ部１０９だけをバックアップする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特に画像データなどを
記憶するメモリの電源バックアップ機能を有するファク
シミリ装置に関するものである。

【０００２】

【従来の技術】従来より、大容量のメモリを内蔵し、受
信中に記録紙が無くなったときにこのメモリに一時的に
記憶する代行受信や、受信データを一度このメモリに記
憶して予め定めたパスワードを入れないとそれが取り出
せない親展受信機能などのいろいろな機能を備えたファ
クシミリ装置が提案されている。このような装置につい
ては、例えば、特開昭６１−２５５１５８号公報（「フ
ァクシミリ伝送方式」）等に、その伝送方式や機能等が
詳しく書かれている。

【０００３】

【発明が解決しようとする課題】上記した従来のファク
シミリ装置では、大容量メモリを使ったいろいろな機能
は備えているが、電源のバックアップについては考慮さ
れていないため、停電などが起こると、代行受信や親展
受信機能などで記憶した画像データが破壊されてしまう
という問題があった。

【０００４】そこで、本発明の目的は、バックアップ用
の電源を設け、停電時にはこのバックアップ用の電源に
よってメモリの内容を保持できるファクシミリ装置を提
供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、第一、第二、第三の電源供給手段と、
第一の電源供給手段の出力と第二の電源供給手段の出力
を切り換える第一の切り換え手段と、第一の切り換え手
段の出力と第三の電源供給手段の出力を切り換える第二
の切り換え手段と、前記第一の電源供給手段の出力の有
無を検出する停電監視手段と、前記第一の切り換え手段
の出力の有無を検出する電圧監視手段を設ける。

【０００６】

【作用】ファクシミリ装置を構成する回路を三つの回路
ブロックに組分けし、第一の回路ブロックに属する回路
は第一の電源供給手段の出力に接続し、第二の回路ブロ
ックに属する回路は第一の切り換え手段の出力に接続
し、第三の回路ブロックに属する回路は第二の切り換え
手段の出力に接続し、第一の電源供給手段の出力が有る
場合には、これを停電監視手段が検出して第一の切り換
え手段を第一の電源供給手段側に接続し、この出力が無
くなった場合には、第一の切り換え手段を第二の電源供
給手段側に接続する。さらに、第一の切り換え手段の出
力が有る場合には、これを電圧監視手段が検出して第二
の切り換え手段を第一の切り換え手段の出力側に接続
し、この出力が無くなった場合には、第二の切り換え手
段を第三の電源供給手段側に接続する。

【０００７】すなわち、第一の電源供給手段が電源を供
給できる場合には、すべての回路ブロックはこの第一の
電源供給手段によって電源が供給される。そして、第一
の電源供給手段が電源を供給できず、第二の電源供給手
段が電源を供給できる場合には、第二、第三の回路ブロ
ックに属する回路のみが第二の電源供給手段によって電
源が供給される。さらに、第一、第二の電源供給手段が
電源を供給できず、第三の電源供給手段のみが電源を供
給できる場合には、第三の回路ブロックに属する回路だ
けが第三の電源供給手段によって電源が供給されるわけ
である。

【０００８】

【実施例】以下、本発明を実施例をもとに詳細に説明す
る。図１は本発明の第１の実施例としてのファクシミリ
装置を示すブロック図である。

【０００９】同図において、１０１は電源コンセントで
ある。１０２〜１０４は電源回路で、区別のためにそれ
ぞれＡ、Ｂ、Ｃとする。１０２の電源回路Ａは、商用電
源から直流電圧を取り出す電源で、例えばスイッチング
レギュレータである。１０３の電源回路Ｂと１０４の電
源回路Ｃは、一次電池あるいは二次電池などで構成さ
れ、たとえば乾電池やリチウム電池、ニッカド電池など
であり、ニッカド電池等の二次電池の場合には充電回路
も含まれる。

【００１０】１０５は１０２の電源回路Ｂに供給される
商用電源の停電監視回路、１０６は電圧監視回路、１０
７と１０８は電源の切り換えスイッチ、１０９は１０４
の電源回路ＣでバックアップするＳＲＡＭ（スタティッ
ク・ランダム・アクセス・メモリ）などで構成されるＳ
ＲＡＭ部、１１０は１０３の電源回路Ｂでバックアップ
するＤＲＡＭ（ダイナミック・ランダム・アクセス・メ
モリ）やそのリフレッシュ制御回路などで構成されるＤ
ＲＡＭ部である。

【００１１】１１１はファクシミリ装置全体を制御する
全体制御部で、マイクロプロセッサやＲＯＭ（リード・
オンリー・メモリ）、符号化制御回路、周辺制御回路な
どで構成される。１１２は記録紙に印字を行なう記録部
で、感熱ヘッドやインクジェット、記録紙を送るモータ
などで構成される。１１３は原稿の読み取りを行なう読
み取り部で、密着センサやＣＣＤ、原稿を送るモータな
どで構成される。１１４は通信制御を行なう通信制御部
で、モデムや網制御装置（以下、ＮＣＵ：Ｎｅｔｗｏｒ
ｋＣｏｎｔｒｏｌＵｎｉｔという）、内蔵の電話機
などで構成される。

【００１２】１１５は１０９〜１１４の各構成部相互間
を接続する信号線、１１６は電話線などの通信回線、１
１７は１０２の電源回路Ａによって直流電源を供給する
電源ライン、１１８は１０２の電源回路Ａまたは１０３
の電源回路Ｂによって供給される電源ライン、１１９は
１０２の電源回路Ａまたは１０３の電源回路Ｂまたは１
０４の電源回路Ｃによって供給される電源ラインであ
る。１２０〜１２２はコンデンサで、スイッチ１０７、
１０８の切り換え時に電圧が急激に変化しないようにし
ている。

【００１３】１０２の電源回路Ａが電源を供給している
とき、すなわちファクシミリ装置に商用電源が供給され
ているときには、停電監視回路１０５によってスイッチ
１０７はａ側に接続され、さらに電圧監視回路１０６に
よってスイッチ１０８もａ側に接続されて、電源ライン
１１７〜１１９には１０２の電源回路Ａからの電気が供
給される。すなわち、１０９〜１１６のすべての構成部
は１０２の電源回路Ａによって電源が供給される。

【００１４】つぎに、１０３の電源回路Ｂから電気の供
給が可能な状態で、停電などによって１０２の電源回路
Ａから電気の供給ができなくなった場合には、停電監視
回路１０５によりスイッチ１０７がｂ側に接続され、１
０２の電源回路Ａに代わって１０３の電源回路Ｂが電源
ライン１１８と１１９に電気を供給する。この時には、
ＳＲＡＭ部１０９とＤＲＡＭ部１１０にのみ電気が供給
され、これらのメモリのデータが保持される。また、こ
の時、ＤＲＡＭ部１１０におけるＤＲＡＭのリフレッシ
ュの制御を、全体制御部１１１による制御からＤＲＡＭ
部１１０内のリフレッシュ制御回路による制御に切り換
えるため、停電監視回路１０５からＤＲＡＭ部１１０に
検出信号が入力される。

【００１５】さらに、１０３の電源回路Ｂの電気が無く
なった場合には、電圧監視回路１０６によりスイッチ１
０８がｂ側に接続され、１０４の電源回路Ｃが電源ライ
ン１１９にのみ電気を供給し、ＳＲＡＭ部１０９のデー
タのみが保持される。

【００１６】通常、ＳＲＡＭ部１０９内のＳＲＡＭには
ファクシミリ装置固有の通信の記録や設定パラメータ、
電話番号、あるいは読み取り補正用データなどが記憶さ
れており、１０４の電源回路Ｃとしては、リチウム電池
などを使用して数年間バックアップできるようにする。
また、ＤＲＡＭ部１１０内のＤＲＡＭは受信した画像デ
ータや送信する画像データを記憶する大容量のメモリ
で、停電や留守時の電源断を考えて、数時間から数日間
バックアップできるようにする。

【００１７】さて、図１の構成では、停電とほぼ同時に
電源が切り換わるので、その時点でのＳＲＡＭ部１０
９、ＤＲＡＭ部１１０の内容は保持されるものの、全体
制御部１１１が何らかの作業中であった場合には、その
作業が中断され、次に動作した場合などに不都合が生ず
ることがある。

【００１８】このような問題を考慮して、電源がいきな
り切り替わらないようにした実施例を図２に示す。

【００１９】図２は本発明の第２の実施例としてのファ
クシミリ装置を示すブロック図である。

【００２０】同図において、図１と同一部分には同一符
号を付してある。その他、全体制御部１１１と記録部１
１２、読み取り部１１３、通信制御部１１４は図１と電
源の供給経路が異なり、２０１は電源ライン１１８を切
断するスイッチ、２０２はスイッチ２０１を制御するス
イッチ制御部、２０３はスイッチ２０１によってオンオ
フされる電源ラインである。

【００２１】本実施例では、図２に示すように、全体制
御部１１１などの電源ライン２０３がスイッチ２０１を
介して電源ライン１１８に接続されているので、スイッ
チ２０１をオン状態にしておけば、停電時でも、１０３
の電源回路Ｂによって、全体制御部１１１などもバック
アップされる。しかしながら、電池などで構成される１
０３の電源回路Ｂは、電源容量が小さく、消費電力の比
較的大きな記録部１１２や読み取り部１１３などを長時
間バックアップすることができない。

【００２２】そこで、本実施例では、停電監視回路１０
５によって停電を検出した場合には、それを全体制御部
１１１が認識し、その時実行している作業を適当なとこ
ろまで続けた後中止し、場合によってはその状況をＳＲ
ＡＭ部１０９内のＳＲＡＭあるいはＤＲＡＭ部１１０内
のＤＲＡＭに記憶して、スイッチ制御部２０２によって
スイッチ２０１をオフする。すなわち、停電直後はしば
らくの間１０３の電源回路Ｂが全体をバックアップし、
その後ＳＲＡＭ部１０９とＤＲＡＭ部１１０のみをバッ
クアップするわけである。

【００２３】なお、図２では、ＳＲＡＭ部１０９とＤＲ
ＡＭ部１１０以外の構成部を全て電源ライン２０３に接
続したが、全体制御部１１１などの一部だけをこの電源
ライン２０３に接続し、残りの構成部は電源ライン１１
７に接続するようにしても良い。その様な実施例を図３
に示す。

【００２４】図３は本発明の第３の実施例としてのファ
クシミリ装置を示すブロック図である。

【００２５】同図において、図１、図２と同一部分には
同一符号が付してある。その他、３０１はＳＲＡＭ、３
０２はＤＲＡＭ、３０３はＤＲＡＭ３０２のリフレッシ
ュを制御するリフレッシュ制御部である。３０４はパネ
ルなどを制御するサブ中央演算処理装置（ＣＰＵ：Ｃｅ
ｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）で、４
ビットマイコンなどで構成される。３０５はファクシミ
リ装置全体を制御するメインＣＰＵで、８ビットマイコ
ンなどで構成される。３０６はメインＣＰＵ３０５の制
御プログラムなどが格納されているＲＯＭである。３０
７はファクシミリ装置の各部を制御するシステム制御部
で、１個あるいは複数個のＬＳＩなどで構成される。３
０８はモデムである。

【００２６】３０９はパネル部で、キースイッチ、液晶
表示器、ＬＥＤなどで構成される。３１０は内蔵電話機
を制御する電話制御部で、スピーチネットワーク、ダイ
ヤラなどで構成される。３１１は内蔵電話機のハンドセ
ット、３１２はモータドライバで構成されるモータＩ／
Ｆ（インターフェイス）、３１３はモータ、３１４はＡ
／Ｄ変換器などで構成されるセンサＩ／Ｆ、３１５は密
着センサやＣＣＤ（電荷結合素子）などで構成される読
み取りセンサ、３１６は感熱ヘッドなどで構成される記
録ヘッド、３１７は原稿や記録紙の有無、原稿や記録紙
のサイズ、フタの開閉などを検知する各種センサ、３１
８はファクシミリ装置と電話回線との接続を制御する網
制御部（ＮＣＵ：ＮｅｔｗｏｒｋＣｏｎｔｒｏｌＵ
ｎｉｔ）、３１９は外部に接続する電話機、３２０は通
信を行なう電話回線、３２１は１０２の電源回路Ａによ
って２４Ｖなどが供給される電源ライン、３２２はシス
テム全体のリセット信号を制御するリセット制御部、３
２３はメインＣＰＵ３０５などをリセットするメインリ
セット信号、３２４はサブＣＰＵ３０４などをリセット
するサブリセット信号である。

【００２７】本実施例では、パネル部３０９、モータ３
１３、読み取りセンサ３１５、記録ヘッド３１６、各種
センサ３１７、ＮＣＵ３１８などが直接１０２の電源回
路Ａに接続されているため、図２の実施例と異なり、フ
ァクシミリの送受信中に停電が起こると送受信を続ける
ことはできないが、メインＣＰＵ３０５がその時の状況
などをＳＲＡＭ３０１などに記憶した後に、スイッチ２
０１をオフすることにより、１０３の電源回路Ｂによる
バックアップ時間を長くすることができる。

【００２８】また、ＮＣＵ３１８の一部の回路の電源を
電源ライン２０３に接続すれば、ファクシミリの受信中
に停電が起こっても、いわゆるメモリ受信（受信した画
像データをすぐに印字出力しないで、一度、ＤＲＡＭ３
０２などに記憶しておいて、あとで印字出力する受信方
法）に切り換えて、受信終了後スイッチ２０１をオフし
て、ＤＲＡＭ３０２などをバックアップすることによっ
て、停電時には最小限の消費電力でメモリ受信をするこ
とができる。

【００２９】図４は図３のファクシミリ装置における各
電源の切り換えの様子を示すタイミングチャートであ
る。ここでは、１０３の電源回路Ｂは充電可能な二次電
池（例えば、ニッカド電池など）、１０４の電源回路Ｃ
はリチウム電池とし、１０３の電源回路ＢはＧの時点で
充電が完了し、Ｈの時点で電気が無くなるものとする。
また、１０４の電源回路ＣはＳＲＡＭ３０１のみのバッ
クアップを行ない、他の電源より電圧が低く、Ｉの時点
で電気が無くなるものとする。

【００３０】さて、ＡからＢの期間は、１０２の電源回
路Ａと１０４の電源回路Ｃが動作しており、スイッチ１
０７と１０８はａ側に接続され、スイッチ２０１はオン
状態となり、電源ライン１１７〜１１９と２０３には、
１０２の電源回路Ａから電気が供給される。ＢからＣの
期間は、１０４の電源回路Ｃのみとなるので、スイッチ
１０８はｂ側に接続され、電源ライン１１９のみに電源
が供給され、ＳＲＡＭ３１０のみがバックアップされ
る。

【００３１】ＣからＤの期間は、ＡからＢの期間と同様
であるが、この間に１０３の電源回路Ｂの充電が完了す
るので、次のＤからＥの期間は、１０３の電源回路Ｂと
１０４の電源回路Ｃが動作し、スイッチ１０７はｂ側
に、スイッチ１０８はａ側のままとなり、電源ライン１
１８と１１９、２０３には、１０３の電源回路Ｂから電
源が供給される。そして、しばらくした後、Ｋの時点
で、スイッチ制御部２０２によって、スイッチ２０１が
オフされ、電源ライン２０３の電気がオフし、ＤＲＡＭ
３０２とリフレッシュ制御部３０３とＳＲＡＭ３０１と
サブＣＰＵ３０４とリセット制御部３２２とスイッチ制
御部２０２が１０３の電源回路Ｂによってバックアップ
される。

【００３２】ＥからＦの期間はＣからＤの期間と同様で
あり、さらに、ＦからＨの期間はＤからＥの期間と同様
である。ＨからＩの期間は、ＢからＣの期間と同様、ス
イッチ１０８がｂ側に接続され、ＳＲＡＭ３０１だけが
バックアップされる。メインリセット３２３とサブリセ
ット３２４は、図４ではローアクティブで示してあり、
メインリセット３２３は電源ライン２０３の立上りに同
期してリセットがかかり、サブリセット３２４は、電源
ライン１１８の立上りに同期して、リセットがかかる。

【００３３】図５は図３におけるシステム制御部３０７
の具体的な構成を示すブロック図である。

【００３４】同図において、図３と同一部分には同一符
号が付してある。その他、５０１はメインＣＰＵ３０５
とのインターフェイスを司るＣＰＵ制御部で、ＲＯＭ３
０６やＳＲＡＭ３０１のアクセス制御回路や、割込み制
御回路、ＤＭＡ（ダイレクト・メモリ・アクセス）制御
回路などで構成される。５０２はＤＲＡＭ３０３のアク
セス制御やリフレッシュ制御を行なうメモリ制御部、５
０３はモデム３０８のアクセス制御などを行なうモデム
制御部、５０４はＮＣＵ３１８や各種センサ３１７など
の周辺回路を制御する周辺制御部、５０５は記録センサ
３１５で読み取った画像信号のシェーディング補正やエ
ッジ強調、２値化、擬似中間調処理などを行なう画像処
理部、５０６は画像処理部５０５の画像処理に用いるラ
インメモリ、５０７は画像データの符号化や復号化の全
部あるいは一部を処理するコーデック、５０８は読み取
りセンサ３１５の読み取り制御を行なうセンサ制御部、
５０９は記録ヘッド３１６の記録制御を行なう記録制御
部、５１０はモータの動作制御を行なうモータ制御部で
ある。

【００３５】図６は図１乃至図３における１０２の電源
回路Ａの具体的な構成を示すブロック図である。

【００３６】同図において、６０１はＡＣ１００Ｖなど
の商用電源（この出力点をａとする）を整流して平滑す
る整流平滑回路（この出力点をｂとする）、６０２はよ
り高い周波数の交流信号に変換するインバータ回路、６
０３はトランス、６０４はトランス６０３で電圧変換さ
れた交流信号を整流して平滑する整流平滑回路（この出
力点をｃとする）、６０６は電圧を安定化するためのフ
ィードバック回路である。６０５は所望の電圧（例えば
５Ｖ）にする３端子レギュレータで、この出力が電源ラ
イン１１７である。

【００３７】停電監視回路１０５は、電源ライン１１７
の電圧低下、例えば５Ｖが４．５Ｖになったことを検出
して停電と判断してもよいが、この電源ライン１１７は
コンデンサ１２０などによって、停電になってもすぐに
は電圧が低下しない。そこで、停電を早く検出するため
には、ａ点のＡＣ電圧を直接監視し、その電圧低下によ
って停電を検知してもよいし、ｂ点あるいはｃ点の電圧
を監視しても良い。

【００３８】図７は図１乃至図３における停電監視回路
１０５と切り換えスイッチ１０７と１０３の電源回路Ｂ
の具体的な構成を示すブロック図である。なお、この回
路構成は、電圧監視回路１０６と切り換えスイッチ１０
８と１０４の電源回路Ｃの具体的な構成としても適用で
きる。

【００３９】同図において、（ａ）は抵抗によって電圧
検出を行なう例であり、（ｂ）は専用の電圧検知半導体
（例えば、セイコー電子工業製Ｓ−８０５４シリーズな
ど）を用いる例である。

【００４０】同図（ａ）において、７０１と７０２は抵
抗で、停電監視回路１０５あるいは電圧監視回路１０６
に相当する。７０３〜７０７は切り換えスイッチに相当
し、７０３と７０４はトランジスタ、７０５と７０６は
抵抗、７０７はダイオードである。７０８〜７１０はバ
ックアップ用の電源回路に相当し、７０８は乾電池やニ
ッカド電池、リチウム電池等の電池、７０９は抵抗、７
１０はツェナーダイオードである。

【００４１】例えば、電源ライン１１７の電圧が正常
（例えば、４．５Ｖ〜５Ｖ）の時は、抵抗７０１と７０
２によってトランジスタ７０４がオンし、さらにトラン
ジスタ７０３がオンして、電源ライン１１７は電源ライ
ン１１８と接続状態となる。この状態で、電池７０８と
ツェナーダイオード７１０、抵抗７０９で決まる電圧は
電源ライン１１８の電圧（すなわち、電源ライン１１７
の電圧）よりも低いので、ダイオード７０７は導通状態
とはならず、電池７０８の電気は電源ライン１１８に供
給されない。

【００４２】一方、停電状態などで電源ライン１１７の
電圧が低下する（例えば、４．５Ｖ以下）と、抵抗７０
１と７０２で分圧された電圧が一定レベル以下になり、
トランジスタ７０４がオフし、さらにトランジスタ７０
３がオフして電源ライン１１７が電源ライン１１８と切
り離される。そして、今度は電池７０８とツェナーダイ
オード７１０、抵抗７０９で決まる電圧が電源ライン１
１８の電圧よりも高くなるので、ダイオード７０７が導
通状態となり、電池７０８の電気が電源ライン１１８に
供給される。

【００４３】同図（ｂ）において、７１１と７１２は停
電監視回路１０５あるいは電圧監視回路１０６に相当
し、７１１は専用の電圧検知用半導体、７１２は抵抗で
ある。７１３〜７２０は切り換えスイッチに相当し、７
１３〜７１７はトランジスタ、７１８〜７２０は抵抗で
ある。７２１と７２２はバックアップ用の電源回路に相
当し、７２１は充電可能な二次電池（例えば、ニッカド
電池）、７２２は３端子レギュレータ、７２３は電池７
２１の充電回路、７２４は逆流防止用のダイオード、７
２５は抵抗である。である。

【００４４】電圧検知用半導体７１１は、出力がオープ
ンドレインまたはＣＭＯＳ形式で、入力電圧が一定値
（これを検知電圧という）以下になると出力がローレベ
ルになり、それ以上でハイレベルとなる。例えば検知電
圧を４．５Ｖの電圧検知用半導体７１１を用いると、通
常、電源ライン１１７の電圧は５Ｖなので電圧検知用半
導体７１１の出力はハイレベルとなり、トランジスタ７
１４がオンし、さらにトランジスタ７１３がオンして電
源ライン１１７が電源ライン１１８と接続状態になる。
この時、トランジスタ７１６もオンするので、トランジ
スタ７１７がオフして、トランジスタ７１５がオフする
ので、電池７２１の電気は電源ライン１１８には供給さ
れない。

【００４５】停電などで電源ライン１１７の電圧が４．
５Ｖ以下になると、電圧検知用半導体７１１の出力がロ
ーレベルとなるので、トランジスタ７１４がオフして、
トランジスタ７１３がオフするので、電源ライン１１８
は切り離される。この時、トランジスタ７１６もオフす
るので、トランジスタ７１７と７１５がオン状態とな
り、電池７２１が３端子レギュレータ７２２を介して電
源ライン１１８に供給される。

【００４６】図８は図３におけるスイッチ２０１とスイ
ッチ制御部２０２の具体的な構成を示すブロック図であ
る。

【００４７】同図において、８０１〜８０３はスイッチ
制御部２０１に相当し、８０４〜８０６はスイッチ２０
１に相当する。８０１はＤタイプフリップフロップ回路
（例えば、日立製ＩＣのＨＤ７４ＨＣ７４）、８０２は
インバータ回路（例えば、日立製ＩＣのＨＤ７４ＨＣ０
４）、８０３はスイッチのオフを指示するオフ制御部、
８０４と８０５はトランジスタ、８０６と８０７は抵抗
である。

【００４８】停電でない通常状態のときには、停電監視
回路１０５の出力はハイレベルとなるので、これがイン
バータ８０２によって反転されてＤタイプフリップフロ
ップ８０１のプリセット端子に入力される。これによ
り、Ｄタイプフリップフロップ８０１の出力がハイレベ
ルとなり、トランジスタ８０４と８０５がオンして、電
源ライン１１８と２０３が接続状態となる。また、停電
になると、停電監視回路１０５の出力がロウレベルとな
るので、Ｄタイプフリップフロップ８０１のプリセット
端子がハイレベルとなる。この状態で、オフ制御部８０
３より立上りエッジがＤタイプフリップフロップ８０１
のクロック端子に入力されるとＤタイプフリップフロッ
プ８０１の出力がローレベルとなり、トランジスタ８０
４と８０５がオフして、電源ライン１１８と２０３は切
り離され、電源ライン２０３に電気が供給されなくな
る。

【００４９】図９は図８におけるオフ制御部８０３の具
体的な構成を示すブロック図である。同図（ａ）におい
ては、９０２がオフ制御部８０３に相当し、９０１は、
第２の実施例の場合、全体制御部１１１内のＣＰＵに相
当し、図３の実施例の場合、メインＣＰＵ３０５に相当
する。同図（ｂ）においては、９０６と９０９がオフ制
御部８０３に相当し、９０１は同図（ａ）と同様であ
る。９０１はＣＰＵで、例えば、日立製ＩＣのＨＤ６４
１８０などが使われる。９０２と９０６はデコーダ回
路、９０３はアドレス信号、９０４はメモリイネーブル
信号、９０５はライト信号、９０７はＩＯイネーブル信
号、９０８はデータ信号、９０９はレジスタ、９１０は
オフ制御信号である。

【００５０】同図（ａ）では、デコーダ回路９０２は、
ＣＰＵ９０１が予め定めたアドレスのメモリにライトし
たことをデコードする回路で、その出力は通常ハイレベ
ルであり、そのアドレスのメモリにライトしたときにロ
ーレベルのパルスがオフ制御信号９１０として出力され
る。すなわち、停電を検出するとＣＰＵ９０１は、デコ
ーダ回路９０２でデコードされるメモリアドレスにライ
ト動作をすることによって、スイッチ２０１をオフさせ
るわけである。

【００５１】一方、同図（ｂ）では、デコーダ回路９０
６はＣＰＵ９０１が予め定めたアドレスのＩＯにライト
したことをデコードする回路で、この出力とデータ９０
８によって、レジスタ９０９にデータが書き込まれる。
従って、通常レジスタ９０９にはローレベル（０）を書
き込んでおき、停電時にハイ（１）レベルを書き込め
ば、オフ制御信号９１０に立上りエッジが生じて、スイ
ッチ２０１をオフできる。

【００５２】図１０は図３におけるリフレッシュ制御部
３０３とシステム制御部３０７の具体的な構成を示すブ
ロック図である。

【００５３】同図において、図３と同一部分には同一符
号を付してある。その他、１００１はメインＣＰＵ３０
５からのアドレス信号やメモリ制御信号、ＩＯ制御信号
などをデコードするデコーダ回路、１００２はＤＲＡＭ
３０２をアクセスする際のＲＡＳ／ＣＡＳ信号を生成す
る回路である。１００３は通常時にＤＲＡＭ３０２のリ
フレッシュ用制御信号を生成する回路で、例えば、ＣＡ
ＳビフォＲＡＳリフレッシュを行なうためのＲＡＳ／Ｃ
ＡＳ信号を発生する。

【００５４】１００４と１００５はアンド回路、１００
６は停電時などの電源バックアップ時にＤＲＡＭ３０２
のリフレッシュを行なうバックアップ用リフレッシュ回
路、１００７はリフレッシュ制御の切り替えを指示する
リフレッシュ制御レジスタ、１００８はリフレッシュ制
御の切り替えタイミングを調整するタイミング調整回
路、１００９はＤＲＡＭ３０２の制御信号の切り替え回
路、１０１０はリセット制御部、１０１１はリセット信
号線である。１０１２はデコーダ回路１００１からスイ
ッチ制御部２０２への制御信号線で、例えば、ＲＯＭ３
０６をリードするための制御信号である。１０１３はタ
イミング調整回路１００８の出力で切り換え回路１００
９の切り換え信号、１０１４はＤＲＡＭ３０２へのＲＡ
Ｓ信号である。

【００５５】なお、１００１〜１００５と１０１０は、
図３のシステム制御部３０７などに含まれ、１００６〜
１００９はリフレッシュ制御部３０３に相当する。

【００５６】図１１は図１０における要部信号等のタイ
ミングを示すタイミングチャートであり、ここでは、１
０３の電源回路Ｂとして、ニッカド電池のような充電式
の二次電池の場合を示す。図１１を用いて図１０の動作
を説明する。

【００５７】まず、停電監視部１０５の出力は、通常の
通電時にはハイとなり、停電時にはローとなる。１０３
の電源回路Ｂは、通電時に充電が行なわれる。通電時に
は、メインＣＰＵ３０５によってリフレッシュ制御レジ
スタ１００７に”１”（ハイ）が書き込まれ（図１１の
Ａ点）、タイミング調整回路１００８を介して切り換え
信号１０１３がハイとなり（図１１のＢ点）、切り換え
スイッチ１００９をａ側に接続する。この状態で、メイ
ンＣＰＵ３０５がＤＲＡＭ３０２をアクセスする場合に
は、ＲＡＳ／ＣＡＳ生成回路１００２によってＲＡＳ／
ＣＡＳ信号が生成されて、アクセスできる。この時、メ
インＣＰＵ３０５として例えば日立製ＩＣのＨＤ６４１
８０を使用すれば、メインＣＰＵ３０５よりリフレッシ
ュ制御信号が出力されるので、この信号を用いてリフレ
ッシュ回路１００３によってリフレッシュ用のＲＡＳ／
ＣＡＳ信号（図１１の１００３出力は、このリフレッシ
ュのＲＡＳ信号）を生成してＤＲＡＭ３０２へ入力すれ
ば、ＤＲＡＭ３０２がリフレッシュされる。

【００５８】停電時には、停電監視部１０５によって停
電を検出し（図１１のＣ点）、スイッチ１０７をｂ側に
切り換え、その検出出力をスイッチ制御部２０２へ送
る。スイッチ制御部２０２は、この信号と、デコーダ回
路１００１からの信号１０１２によって、スイッチ２０
１をオフにする。これと共に、スイッチ制御部２０２は
リセット制御部１０１０へ信号を送って、リセット制御
部１０１０はリセット信号１０１１でメインＣＰＵ３０
５とリフレッシュ制御レジスタ１００７をリセット状態
にする。これによって、リフレッシュ制御レジスタ１０
０７の出力は”０”（ロー）となり（図１１のＤ点）、
タイミング調整回路１００８でタイミングを調整したの
ち（図１１のＥ点）、切り換え回路１００９をｂ側に切
り換える。このようにして、ＤＲＡＭ３０２には図１１
の１０１４に示すＲＡＳ信号が入力され、停電の間で
も、バックアップ用リフレッシュ回路１００６によって
リフレッシュされる。

【００５９】図１２は図１０におけるバックアップ用リ
フレッシュ回路１００６の具体的な構成を示すブロック
図である。

【００６０】同図（ａ），（ｂ）において、１２０１と
１２０７はインバータ回路（例えば、ＴＣ７４ＨＣＵ０
４や４０６９タイプのＣＭＯＳゲート）、１２０２は例
えば３２．７６８ｋＨｚなどの水晶発振子、１２０３と
１２０４は抵抗、１２０５と１２０６はコンデンサ、１
２０８と１２０９はマルチバイブレータ（例えば、ＨＤ
７４ＨＣ１２３など）、１２１０と１２１１はコンデン
サ、１２１２と１２１３は抵抗、１２１４はＮＯＲ回路
（例えば、ＨＤ７４ＨＣ０２など）、１２１５はリフレ
ッシュ用のＲＡＳ信号である。さらに、１２１６は発振
器、１２１７はマルチバイブレータ、１２１８はコンデ
ンサ、１２１９は抵抗、１２２０はマルチバイブレータ
１２１７の出力でリフレッシュ用ＲＡＳ信号である。

【００６１】ＤＲＡＭ３０２のリフレッシュ周期は、１
０２４サイクル／１６ｍｓのものが多く、この場合に
は、１５．６２５μｓ以下の間隔でリフレッシュパルス
を与えれば良い。ここでは、ＣＡＳビフォアＲＡＳリフ
レッシュを行なう場合を考えて、ＲＡＳ信号をこの周期
で発生させれば良い。

【００６２】図１２（ａ）は、３２ｋＨｚ〜６４ｋＨｚ
の発振器を使う場合を示しており、１２０１〜１２０６
がその発振器を構成している。この場合には、マルチバ
イブレータによって、発振器出力の立上りと立ち下がり
に同期してパルス（パルス幅は、コンデンサ１２１０と
抵抗１２１２、あるいはコンデンサ１２１１と抵抗１２
１３の時定数によって決まる。）を発生させ、これをＮ
ＯＲ回路１２１４にて合成して、ＲＡＳ信号を得る。こ
の回路では、水晶振動子として、時計の基準発振器に広
く使われている３２．７６８ｋＨｚの水晶振動子を使う
ことができ、これを利用することにより、安価に回路を
構成できる。

【００６３】図１２（ｂ）は、６４ｋＨｚ以上の発振器
を使う場合の例であり、この場合には、発振器１２１６
の出力の立上りあるいは立ち下がりに同期したパルス
（パルス幅は、コンデンサ１２１８と抵抗１２１９の時
定数によって決まる。）をマルチバイブレータ１２１７
で発生させて、リフレッシュ用のＲＡＳ信号を得る。リ
フレッシュパルスの発生回路は、もちろん他の構成でも
構わない。

【００６４】図１３は図３におけるサブＣＰＵ３０４と
パネル部３０９と電話制御部３１０の具体的な構成を示
すブロック図である。この回路構成では、サブＣＰＵ３
０４として、４ビットマイコン（例えば、日立製ＨＤ４
０７４７２９など）を用いている。この４ビットマイコ
ンは、汎用のＩＯの他、シリアル通信用のインターフェ
イス、時計機能などを内蔵している。

【００６５】同図において、図３と同一部分には同一符
号を付してある。その他、１３０１はシステムクロック
用の発振子で、３．５７９５４５ＭＨｚのものなどが使
われる。１３０２は時計用の発振子で、３２．７３８ｋ
Ｈｚのものが使われる。１３０３はメインＣＰＵ３０５
との通信を行なうシリアル通信用信号であり、送信と受
信のデータとクロック信号から成る。

【００６６】１３０４〜１３０６はパネル部３０９の構
成要素であり、１３０４はスタートボタンやストップボ
タンなどのキーマトリクス、１３０５は各種状態を示す
ＬＥＤ、１３０６は動作状態などを表示する表示器を構
成するＬＣＤモジュールである。１３０７〜１３１３は
電話制御部３１０の構成要素であり、１３０７はＤＰ
（ダイヤルパルス）発生用のスイッチ、１３０８は電話
機の送受話を制御するスピーチネットワーク、１３０９
はダイヤリングを制御するダイヤラ、１３１０はテンキ
ーのマトリクス、１３１１はスイッチ回路、１３１２と
１３１３はフォトカプラである。

【００６７】停電状態でない場合（停電監視回路１０５
によって検出される。）、４ビットマイコンであるサブ
ＣＰＵ３０４には、１０２の電源回路Ａから電源が供給
され、フォトカプラ１３１２を介して、スイッチ１３１
１はオフ状態となる。従って、ダイヤリングを行なう場
合には、テンキーマトリクス１３１０の状態をサブＣＰ
Ｕ３０４が取り込み、それに応じて、フォトカプラ１３
１３を介してサブＣＰＵ３０４がダイヤラ１３０９を直
接制御して、ダイヤル信号を送出する。また、電話以外
の動作、例えば、キーマトリクス１３０４によってファ
クシミリ通信のスタートなどが指示された場合には、こ
れをサブＣＰＵ３０４が取り込んで、このことをシリア
ル通信用信号１３０３でメインＣＰＵ３０５へ伝送し
て、メインＣＰＵ３０５がファクシミリ通信を開始す
る。

【００６８】停電時には、停電監視回路１０５がこれを
検出し、スイッチ１３１１はオン状態となり、テンキー
マトリクス１３１０の状態はダイヤラ１３０９が直接取
り込んで、ダイヤリングを行なう。なお、停電時で、１
０３の電源回路Ｂによって電源が供給されている場合に
は、サブＣＰＵ３０４は、低消費電力のウォッチモード
などにして、時計機能のみを動作させる。

【００６９】ところで、図３の実施例では、停電が起こ
ったことをメインＣＰＵ３０５やサブＣＰＵ３０４が認
識できるので、停電が起こった場合には、このことをＳ
ＲＡＭ３０１、あるいはサブＣＰＵ３０４などに記憶し
ておき、停電から復帰したときに、停電があったことを
パネル部３０９などに表示するようにしてもよい。

【００７０】表示の例としては、パネル部３０９上の特
定のＬＥＤなどを点灯あるいは点滅させてもよいし、パ
ネル３０９上の液晶表示器に、例えば「停電がありまし
た。」、「停電で受信が中断されました。」、「停電で
受信できませんでした。」、「停電で送信が中断されま
した。」、「停電で送信できませんでした。」などの文
字などを表示してもよいし、アラーム音などを出すよう
にしてもよい。あるいは、受信中に停電が起こった場合
などには、受信したところまで印字して、停電が復帰し
たあとに続けて「停電で受信が中断されました。」など
と印字するようにしてもよい。

【００７１】また、停電状態が起こり、１０３の電源回
路Ｂの電気も無くなり、電源が１０４の電源回路Ｃのみ
となった場合には、ＤＲＡＭ３０２の内容が破壊される
ので、停電から復帰した時に、メインＣＰＵ３０５がこ
のことを検出して、その旨をパネル３０９などに表示し
てもよい。この場合は、例えば「ＤＲＡＭの内容が消え
ました。」とか、「画像データが消えました。」、「ニ
ッカド（ＮｉＣｄ）電池が無くなりました。」などと液
晶表示器に表示するわけである。

【００７２】ここで、ＤＲＡＭ３０２の内容が破壊され
たのを検出する方法としては、例えば、ＤＲＡＭ３０２
の特定アドレスに特定のデータを書き込んでおいて、そ
のデータを読んで、書き込んだデータとの一致を調べた
り、ＤＲＡＭ３０２に書き込んだデータの一部あるいは
全部のチェックサムやＣＲＣ（ＣｙｃｌｉｃＲｅｄｕ
ｎｄａｎｃｙＣｈｅｃｋｃｏｄｅ）、パリティーな
どの値をＤＲＡＭ３０２あるいはＳＲＡＭ３０１に書き
込んでおき、その値をチェックするようにすればよい。
あるいは、１０２の電源回路Ａや１０４の電源回路Ｂの
電圧が一定レベル以下になったことを示すハード的なフ
ラグ回路を設けておいてもよいし、サブＣＰＵ３０４を
電源ライン１１９で動作させ、これで１０２の電源回路
Ｂや１０３の電源回路Ｂを監視するようにしてもよい。

【００７３】さらに、１０４の電源回路Ｃの電池も無く
なり、電源のバックアップが全然できなくなった場合に
は、ＳＲＡＭ３０１の内容が破壊されるので、停電から
復帰した時に、メインＣＰＵ３０５がこのことを検出し
て、その旨をパネル３０９などに表示してもよい。この
時には、例えば「メモリの内容がすべて消えました。」
とか、「電池が無くなりました。」、「初期状態に戻り
ました。」などと表示するわけである。ここで、ＳＲＡ
Ｍ３０１の内容が破壊されたことの検出は、ＤＲＡＭ３
０２の場合と同様の方法でできる。

【００７４】なお、停電したことや、１０２の電源回路
Ｂや１０３の電源回路Ｂの電池が無くなったことの表示
は、停電が復帰したときに表示を開始して、次にユーザ
が何かのボタン操作をしたときに表示を終了するように
してもよいし、停電復帰後一定時間だけ表示するように
してもよいし、停電復帰後ユーザがボタン操作をしたと
きに一定時間だけ表示するようにしてもよいし、停電が
復帰したときに表示を開始して、ユーザが特定のボタン
を押すまで表示しておくようにしてもよい。

【００７５】

【発明の効果】本発明によれば、電池などで電源をバッ
クアップできるので、メモリに記憶した画像データなど
を停電などで失うことが無くなる。また、回路全体をバ
ックアップするのではなく、メモリとそのリフレッシュ
回路のみをバックアップするので、従来よりも長時間バ
ックアップすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例としてのファクシミリ装
置を示すブロック図である。

【図２】本発明の第２の実施例としてのファクシミリ装
置を示すブロック図である。

【図３】本発明の第３の実施例としてのファクシミリ装
置を示すブロック図である。

【図４】図３のファクシミリ装置における各電源の切り
換えの様子を示すタイミングチャートである。

【図５】図３におけるシステム制御部３０７の具体的な
構成を示すブロック図である。

【図６】図１乃至図３における１０２の電源回路Ａの具
体的な構成を示すブロック図である。

【図７】図１乃至図３における停電監視回路１０５と切
り換えスイッチ１０７と１０３の電源回路Ｂの具体的な
構成を示すブロック図である。

【図８】図３におけるスイッチ２０１とスイッチ制御部
２０２の具体的な構成を示すブロック図である。

【図９】図８におけるオフ制御部８０３の具体的な構成
を示すブロック図である。

【図１０】図３におけるリフレッシュ制御部３０３とシ
ステム制御部３０７の具体的な構成を示すブロック図で
ある。

【図１１】図１０における要部信号等のタイミングを示
すタイミングチャートである。

【図１２】図１０におけるバックアップ用リフレッシュ
回路１００６の具体的な構成を示すブロック図である。

【図１３】図３におけるサブＣＰＵ３０４とパネル部３
０９と電話制御部３１０の具体的な構成を示すブロック
図である。

【符号の説明】

１０２〜１０４…電源回路、１０５…停電監視回路、１
０６…電圧監視回路、１０７〜１０８…切り換えスイッ
チ、２０１…スイッチ、２０２…スイッチ制御部、３０
１…ＳＲＡＭ、３０２…ＤＲＡＭ、３０３…リフレッシ
ュ制御部、３０４…サブＣＰＵ、３０５…メインＣＰ
Ｕ、３０６…ＲＯＭ、３０７…システム制御部、３０８
…モデム。

Claims

【特許請求の範囲】

【請求項１】複数の回路で構成されるファクシミリ装
置において、電源をそれぞれ供給する第一、第二及び第
三の三つの電源供給手段と、該第一の電源供給手段の出
力線と前記第二の電源供給手段の出力線とに接続され、
両出力線の間で切り換えて何れか一方の出力線を選択
し、選択した出力線より得られる電源を出力する第一の
切り換え手段と、該第一の切り換え手段の出力線と前記
第三の電源供給手段の出力線とに接続され、両出力線の
間で切り換えて何れか一方の出力線を選択し、選択した
出力線より得られる電源を出力する第二の切り換え手段
と、前記第一の電源供給手段の出力線より得られる電源
の有無を監視する停電監視手段と、前記第一の切り換え
手段の出力線より得られる電源の有無を監視する電圧監
視手段と、を設け、複数の前記回路を第一、第二及び第
三の三つの回路ブロックに組分けすると共に、該第一の
回路ブロックに属する回路を前記第一の電源供給手段の
出力線に接続し、前記第二の回路ブロックに属する回路
を前記第一の切り換え手段の出力線に接続し、前記第三
の回路ブロックに属する回路を前記第二の切り換え手段
の出力線に接続し、前記停電監視手段は、前記第一の電
源供給手段の出力線より得られる電源が有ることを検出
した場合には、前記第一の切り換え手段に、前記第一の
電源供給手段の出力線を選択させ、前記第一の電源供給
手段の出力線より得られる電源が無いことを検出した場
合には、前記第一の切り換え手段に、前記第二の電源供
給手段の出力線を選択させ、前記電圧監視手段は、前記
第一の切り換え手段の出力線より得られる電源が有るこ
とを検出した場合には、前記第二の切り換え手段に、前
記第一の切り換え手段の出力線を選択させ、前記第一の
切り換え手段の出力線より得られる電源が無いことを検
出した場合には、前記第二の切り換え手段に、前記第三
の電源供給手段の出力線を選択させることを特徴とする
ファクシミリ装置。
【請求項２】請求項１に記載のファクシミリ装置にお
いて、スイッチ手段と、該スイッチ手段を制御するスイ
ッチ制御手段と、を設け、前記第二の回路ブロックに属
する回路を第四及び第五の二つの回路ブロックに組分け
すると共に、該第四の回路ブロックに属する回路はその
まま前記第一の切り換え手段の出力線に接続し、前記第
五の回路ブロックに属する回路は前記スイッチ手段を介
して前記第一の切り換え手段の出力線に接続し、前記停
電監視手段が、前記第一の電源供給手段の出力線より得
られる電源が有ること検出した場合には、前記スイッチ
制御手段は前記スイッチ手段を接続状態にし、前記停電
監視手段が、前記第一の電源供給手段の出力線より得ら
れる電源が無いことを検出した場合には、前記停電監視
手段が前記第一の切り換え手段に前記第二の電源供給手
段の出力線を選択させた後、前記スイッチ制御手段は前
記スイッチ手段を切断状態にすることを特徴とするファ
クシミリ装置。
【請求項３】請求項２に記載のファクシミリ装置にお
いて、前記スイッチ制御手段は、前記第五の回路ブロッ
クに属する回路の特定の状態を検出することによって、
前記スイッチ手段を切断状態にすることを特徴とするフ
ァクシミリ装置。
【請求項４】請求項２に記載のファクシミリ装置にお
いて、ダイナミック・ランダム・アクセス・メモリと、
該ダイナミック・ランダム・アクセス・メモリのリフレ
ッシュをそれぞれ制御する第一及び第二のリフレッシュ
制御手段と、該第一のリフレッシュ手段と前記第二のリ
フレッシュ制御手段との間で切り換えて、何れか一方を
選択し、選択したリフレッシュ手段により前記ダイナミ
ック・ランダム・アクセス・メモリのリフレッシュを制
御させるリフレッシュ切り換え手段と、を備え、前記ダ
イナミック・ランダム・アクセス・メモリと、前記第一
のリフレッシュ制御手段と、前記リフレッシュ切り換え
手段と、を前記第四の回路ブロックに、前記第二のリフ
レッシュ制御手段を前記第五の回路ブロックに、それぞ
れ属させると共に、前記スイッチ手段が接続状態の時に
は、前記リフレッシュ切り換え手段は前記第二のリフレ
ッシュ制御手段を選択し、前記ダイナミック・ランダム
・アクセス・メモリのリフレッシュを前記第二のリフレ
ッシュ制御手段により制御させ、前記スイッチ手段が切
断状態の時には、前記リフレッシュ切り換え手段は前記
第一のリフレッシュ制御手段を選択し、前記ダイナミッ
ク・ランダム・アクセス・メモリのリフレッシュを前記
第一のリフレッシュ制御手段により制御させることを特
徴とするファクシミリ装置。
【請求項５】請求項２に記載のファクシミリ装置にお
いて、回線からのファクシミリ信号を受信する受信制御
回路と、受信した前記ファクシミリ信号より得られる画
像データを基にして記録紙等に画像の記録を行なう記録
回路と、受信した前記ファクシミリ信号より得られる画
像データを記憶し得るメモリと、を備え、前記記録回路
を前記第一の回路ブロックに、前記メモリを前記第三ま
たは第四の回路ブロックに、前記受信制御回路を前記第
五の回路ブロックに、それぞれ属させると共に、前記受
信制御回路により前記ファクシミリ信号を受信して、前
記記録回路により前記画像の記録を行なっている際に、
前記停電監視手段が、前記第一の電源供給手段の出力線
より得られる電源が無いことを検出して、前記記録回路
による前記画像の記録が停止した場合には、前記メモリ
は前記画像データを記憶することを特徴とするファクシ
ミリ装置。
【請求項６】請求項１に記載のファクシミリ装置にお
いて、前記第一の電源供給手段は、交流電源から直流電
源に変換する変換回路を含み、前記停電監視手段は、前
記交流電源に関する電圧の変動または前記直流電源に関
する電圧の変動を検出する検出回路から成ることを特徴
とするファクシミリ装置。