JPH06153159A - ディジタルｖｔｒ - Google Patents
ディジタルｖｔｒInfo
- Publication number
- JPH06153159A JPH06153159A JP4295968A JP29596892A JPH06153159A JP H06153159 A JPH06153159 A JP H06153159A JP 4295968 A JP4295968 A JP 4295968A JP 29596892 A JP29596892 A JP 29596892A JP H06153159 A JPH06153159 A JP H06153159A
- Authority
- JP
- Japan
- Prior art keywords
- block
- circuit
- consistency
- brightness level
- pixel signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】高速サーチ時にブロック状の画質劣化を目立た
なくする。 【構成】エラー修正回路２５からのビデオデータＤＶｉ
をメモリ２に一時的に格納する。判定回路３では、再生
ビデオ信号の各ブロックを順次注目ブロックとし、注目
ブロックと周囲ブロックの境界の画素信号の輝度レベル
を比較して整合性を判定する。輝度レベル差が所定値以
下であるときは整合性があると判定する。算出回路４で
は、再生ビデオ信号の各ブロックを順次注目ブロックと
し、その周囲ブロックの画素信号の平均輝度レベルと注
目ブロックの画素信号の平均輝度レベルの差をオフセッ
ト量ΔＬとして算出する。合せ込み回路６ではメモリ２
より出力されるデータＤＶｉにオフセット量ΔＬを加算
してデータＤＶｉ′を形成する。高速サーチ時で整合性
のないブロックでは切換スイッチ５をｂ側に接続し、周
囲ブロックとの輝度レベル差を縮小したデータＤＶｉ′
をＤ／Ａ変換器２６に供給する。
なくする。 【構成】エラー修正回路２５からのビデオデータＤＶｉ
をメモリ２に一時的に格納する。判定回路３では、再生
ビデオ信号の各ブロックを順次注目ブロックとし、注目
ブロックと周囲ブロックの境界の画素信号の輝度レベル
を比較して整合性を判定する。輝度レベル差が所定値以
下であるときは整合性があると判定する。算出回路４で
は、再生ビデオ信号の各ブロックを順次注目ブロックと
し、その周囲ブロックの画素信号の平均輝度レベルと注
目ブロックの画素信号の平均輝度レベルの差をオフセッ
ト量ΔＬとして算出する。合せ込み回路６ではメモリ２
より出力されるデータＤＶｉにオフセット量ΔＬを加算
してデータＤＶｉ′を形成する。高速サーチ時で整合性
のないブロックでは切換スイッチ５をｂ側に接続し、周
囲ブロックとの輝度レベル差を縮小したデータＤＶｉ′
をＤ／Ａ変換器２６に供給する。
Description
【０００１】
【産業上の利用分野】この発明は、ブロック符号化によ
るディジタルＶＴＲに関する。
るディジタルＶＴＲに関する。
【０００２】
【従来の技術】図４は、ブロック符号化によるディジタ
ルＶＴＲの記録系および再生系の回路構成を示してい
る。
ルＶＴＲの記録系および再生系の回路構成を示してい
る。
【０００３】まず、記録系を説明する。入力端子１１に
供給される入力ビデオ信号ＶｉはＡ／Ｄ変換器１２でデ
ィジタル信号に変換されてブロック化回路１３に供給さ
れる。ブロック化回路１３は後述するブロック符号化回
路１４のために設けられており、このブロック化回路１
３では画面が分割されて単位ブロックが多数形成され
る。
供給される入力ビデオ信号ＶｉはＡ／Ｄ変換器１２でデ
ィジタル信号に変換されてブロック化回路１３に供給さ
れる。ブロック化回路１３は後述するブロック符号化回
路１４のために設けられており、このブロック化回路１
３では画面が分割されて単位ブロックが多数形成され
る。
【０００４】ブロック化回路１３より出力されるブロッ
ク順序のデータはブロック符号化回路１４に順次供給さ
れて符号化処理が行なわれる。このブロック符号化回路
１４としては、ブロック毎のダイナミックレンジに適応
した符号化回路（ＡＤＲＣ回路）やＤＣＴ（Discrete C
osine Transform）回路等が適用される。
ク順序のデータはブロック符号化回路１４に順次供給さ
れて符号化処理が行なわれる。このブロック符号化回路
１４としては、ブロック毎のダイナミックレンジに適応
した符号化回路（ＡＤＲＣ回路）やＤＣＴ（Discrete C
osine Transform）回路等が適用される。
【０００５】ブロック符号化回路１４より出力される符
号化データには付加回路１５でエラー訂正符号が付加さ
れ、さらにチャネルエンコーダ１６で記録しやすいよう
に信号変調されて記録信号が形成される。そして、チャ
ネルエンコーダ１６より出力される記録信号は回転ヘッ
ド（図示せず）に供給され、磁気テープの傾斜トラック
に順次記録される。
号化データには付加回路１５でエラー訂正符号が付加さ
れ、さらにチャネルエンコーダ１６で記録しやすいよう
に信号変調されて記録信号が形成される。そして、チャ
ネルエンコーダ１６より出力される記録信号は回転ヘッ
ド（図示せず）に供給され、磁気テープの傾斜トラック
に順次記録される。
【０００６】次に、再生系を説明する。磁気テープより
回転ヘッドで再生される再生信号はチャネルデコーダ２
１で信号復調され、エラー訂正回路２２でエラー訂正符
号によるビットエラーの訂正が行なわれ、さらにブロッ
ク復号化回路２３で復号化処理、例えば逆ＤＣＴの処理
が行なわれる。
回転ヘッドで再生される再生信号はチャネルデコーダ２
１で信号復調され、エラー訂正回路２２でエラー訂正符
号によるビットエラーの訂正が行なわれ、さらにブロッ
ク復号化回路２３で復号化処理、例えば逆ＤＣＴの処理
が行なわれる。
【０００７】ブロック復号化回路２３より出力される復
号化データはブロック分解回路２４に供給され、記録系
のブロック化回路１３とは逆に、ブロック順序の復号デ
ータがラスター順に変換された後、エラー修正回路２５
に供給される。エラー修正回路２５では、エラー訂正回
路２２で訂正できなかったデータが空間内補間等によっ
て修正される。そして、エラー修正回路２５でエラー修
正されたデータはＤ／Ａ変換器２６でアナログ信号に変
換され、出力端子２７に出力ビデオ信号Ｖｏが得られ
る。
号化データはブロック分解回路２４に供給され、記録系
のブロック化回路１３とは逆に、ブロック順序の復号デ
ータがラスター順に変換された後、エラー修正回路２５
に供給される。エラー修正回路２５では、エラー訂正回
路２２で訂正できなかったデータが空間内補間等によっ
て修正される。そして、エラー修正回路２５でエラー修
正されたデータはＤ／Ａ変換器２６でアナログ信号に変
換され、出力端子２７に出力ビデオ信号Ｖｏが得られ
る。
【０００８】
【発明が解決しようとする課題】ところで、図４に示し
たブロック符号化によるディジタルＶＴＲにおいて、高
速サーチを行なう場合には、一般にヘッドが磁気テープ
３０上に形成された複数の傾斜トラックＴを横切って斜
めに走査して再生が行なわれるため（図５矢印参照）、
異なるフレーム／フィールドの画像ブロックが再生画像
内に混在することになる。そのため、画像内に動きがあ
ると、図６Ｂに示すように再生画像がブロック状（階段
状）となって非常に見苦しいものとなる。なお、同図Ａ
は、通常再生時での画像の動きを示している。
たブロック符号化によるディジタルＶＴＲにおいて、高
速サーチを行なう場合には、一般にヘッドが磁気テープ
３０上に形成された複数の傾斜トラックＴを横切って斜
めに走査して再生が行なわれるため（図５矢印参照）、
異なるフレーム／フィールドの画像ブロックが再生画像
内に混在することになる。そのため、画像内に動きがあ
ると、図６Ｂに示すように再生画像がブロック状（階段
状）となって非常に見苦しいものとなる。なお、同図Ａ
は、通常再生時での画像の動きを示している。
【０００９】そこで、この発明では、高速サーチ時に再
生画像に生じるブロック状の画質劣化を目立たなくして
再生画像を見やすくすることを目的とするものである。
生画像に生じるブロック状の画質劣化を目立たなくして
再生画像を見やすくすることを目的とするものである。
【００１０】
【課題を解決するための手段】この発明は、ビデオ信号
がブロック化された後にブロック符号化されて傾斜トラ
ックに順次記録されたテープよりビデオ信号を再生する
ディジタルＶＴＲにおいて、再生ビデオ信号の各ブロッ
ク毎に周囲ブロックとの整合性を判定する整合性判定手
段と、高速サーチ時に整合性判定手段で整合性がないと
判定されるブロックを構成する各画素信号にそのブロッ
クを構成する画素信号の平均値と周囲ブロックを構成す
る画素信号の平均値との差を加算する平均値合せ込み手
段とを備えるものである。
がブロック化された後にブロック符号化されて傾斜トラ
ックに順次記録されたテープよりビデオ信号を再生する
ディジタルＶＴＲにおいて、再生ビデオ信号の各ブロッ
ク毎に周囲ブロックとの整合性を判定する整合性判定手
段と、高速サーチ時に整合性判定手段で整合性がないと
判定されるブロックを構成する各画素信号にそのブロッ
クを構成する画素信号の平均値と周囲ブロックを構成す
る画素信号の平均値との差を加算する平均値合せ込み手
段とを備えるものである。
【００１１】整合性判定手段における整合性の判定は、
例えば境界画素信号を比較して行なうものである。
例えば境界画素信号を比較して行なうものである。
【００１２】
【作用】この発明においては、周囲ブロックとの輝度レ
ベル差が大きく整合性のないブロックを構成する各画素
信号には、そのブロックを構成する画素信号の平均値と
周囲ブロックを構成する画素信号の平均値との差が加算
されて周囲ブロックとの輝度レベル差が縮小される。そ
のため、高速サーチ時に再生画像に生じるブロック状の
画質劣化が目立たなくなり、再生画像が見やすくなる。
ベル差が大きく整合性のないブロックを構成する各画素
信号には、そのブロックを構成する画素信号の平均値と
周囲ブロックを構成する画素信号の平均値との差が加算
されて周囲ブロックとの輝度レベル差が縮小される。そ
のため、高速サーチ時に再生画像に生じるブロック状の
画質劣化が目立たなくなり、再生画像が見やすくなる。
【００１３】
【実施例】以下、図面を参照しながら、この発明の一実
施例について説明する。本例においては、図４の再生系
のエラー修正回路２５とＤ／Ａ変換器２６との間に、図
１の画質改善回路１が挿入される。
施例について説明する。本例においては、図４の再生系
のエラー修正回路２５とＤ／Ａ変換器２６との間に、図
１の画質改善回路１が挿入される。
【００１４】図１において、エラー修正回路２５より出
力されるビデオデータＤＶｉはメモリ２に一時的に格納
される。
力されるビデオデータＤＶｉはメモリ２に一時的に格納
される。
【００１５】３は再生ビデオ信号の各ブロック毎に周囲
ブロックとの整合性を判定する整合性判定回路である。
この判定回路３では、再生ビデオ信号の各ブロックが順
次注目ブロックＢ0とされ、その周囲ブロックＢ1，Ｂ
2，Ｂ3，Ｂ4との整合性の判定が行なわれる（図２参
照）。整合性の判定に必要なビデオデータＤＶｉはメモ
リ２より順次読み出されて判定回路３に供給される。
ブロックとの整合性を判定する整合性判定回路である。
この判定回路３では、再生ビデオ信号の各ブロックが順
次注目ブロックＢ0とされ、その周囲ブロックＢ1，Ｂ
2，Ｂ3，Ｂ4との整合性の判定が行なわれる（図２参
照）。整合性の判定に必要なビデオデータＤＶｉはメモ
リ２より順次読み出されて判定回路３に供給される。
【００１６】ここで、整合性の判定は、注目ブロックＢ
0と周囲ブロックＢ1〜Ｂ4の境界の画素信号（図２の破
線部参照）の輝度レベルが比較されることで行なわれ
る。この場合、輝度レベル差が所定値以下であるときは
整合性があると判定されて、判定フラグが立てられる。
なお、整合性の判定を、注目ブロックＢ0と周囲ブロッ
クＢ1〜Ｂ4の全体の画素信号に基づいて行なってもよ
い。
0と周囲ブロックＢ1〜Ｂ4の境界の画素信号（図２の破
線部参照）の輝度レベルが比較されることで行なわれ
る。この場合、輝度レベル差が所定値以下であるときは
整合性があると判定されて、判定フラグが立てられる。
なお、整合性の判定を、注目ブロックＢ0と周囲ブロッ
クＢ1〜Ｂ4の全体の画素信号に基づいて行なってもよ
い。
【００１７】４は再生ビデオ信号の各ブロック毎に周囲
ブロックとのオフセット量（輝度レベルの差）を算出す
るオフセット量算出回路である。この算出回路４では、
再生ビデオ信号の各ブロックが順次注目ブロックＢ0と
され、その周囲ブロックＢ1〜Ｂ4を構成する画素信号の
平均輝度レベルと注目ブロックＢ0を構成する画素信号
の平均輝度レベルの差がオフセット量ΔＬとして算出さ
れる。オフセット量ΔＬの算出に必要なビデオデータＤ
Ｖｉはメモリ２より順次読み出されて算出回路３に供給
される。
ブロックとのオフセット量（輝度レベルの差）を算出す
るオフセット量算出回路である。この算出回路４では、
再生ビデオ信号の各ブロックが順次注目ブロックＢ0と
され、その周囲ブロックＢ1〜Ｂ4を構成する画素信号の
平均輝度レベルと注目ブロックＢ0を構成する画素信号
の平均輝度レベルの差がオフセット量ΔＬとして算出さ
れる。オフセット量ΔＬの算出に必要なビデオデータＤ
Ｖｉはメモリ２より順次読み出されて算出回路３に供給
される。
【００１８】ここで、注目ブロックＢ0を構成する画素
信号の平均輝度レベルをμ0、周囲ブロックＢ1〜Ｂ4を
それぞれ構成する画素信号の平均輝度レベルをμ1〜μ4
とすると、オフセット量ΔＬは、 ΔＬ＝（μ1＋μ2＋μ3＋μ4）／４−μ0 となる。
信号の平均輝度レベルをμ0、周囲ブロックＢ1〜Ｂ4を
それぞれ構成する画素信号の平均輝度レベルをμ1〜μ4
とすると、オフセット量ΔＬは、 ΔＬ＝（μ1＋μ2＋μ3＋μ4）／４−μ0 となる。
【００１９】また、メモリ２に書き込まれたビデオデー
タＤＶｉが順次読み出されて切換スイッチ５のａ側の固
定端子に供給されると共に、平均値合せ込み回路６に供
給される。合せ込み回路６には、メモリ２より出力され
るビデオデータＤＶｉが所属するブロックのオフセット
量ΔＬが算出回路４から順次供給される。合せ込み回路
６ではビデオデータＤＶｉにオフセット量ΔＬが加算さ
れて補正ビデオデータＤＶｉ′（ＤＶｉ＋ΔＬ）が形成
され、この補正データＤＶｉ′は切換スイッチ５のｂ側
の固定端子に供給される。
タＤＶｉが順次読み出されて切換スイッチ５のａ側の固
定端子に供給されると共に、平均値合せ込み回路６に供
給される。合せ込み回路６には、メモリ２より出力され
るビデオデータＤＶｉが所属するブロックのオフセット
量ΔＬが算出回路４から順次供給される。合せ込み回路
６ではビデオデータＤＶｉにオフセット量ΔＬが加算さ
れて補正ビデオデータＤＶｉ′（ＤＶｉ＋ΔＬ）が形成
され、この補正データＤＶｉ′は切換スイッチ５のｂ側
の固定端子に供給される。
【００２０】この場合、ビデオデータＤＶｉの段階では
周囲ブロックＢ1〜Ｂ4を構成する画素信号の平均輝度レ
ベルと注目ブロックＢ0を構成する画素信号の平均輝度
レベルとの間にオフセット量ΔＬがあっても（図３Ａ参
照）、ビデオデータＤＶｉ′の段階ではそのオフセット
量ΔＬは０となる（同図Ｂ参照）。
周囲ブロックＢ1〜Ｂ4を構成する画素信号の平均輝度レ
ベルと注目ブロックＢ0を構成する画素信号の平均輝度
レベルとの間にオフセット量ΔＬがあっても（図３Ａ参
照）、ビデオデータＤＶｉ′の段階ではそのオフセット
量ΔＬは０となる（同図Ｂ参照）。
【００２１】また、切換スイッチ５には、メモリ２より
出力されるビデオデータＤＶｉが所属するブロックに応
じて整合性の判定フラグが判定回路３から切換制御信号
として順次供給されると共に、通常再生と高速サーチを
識別するための識別信号ＩＤが切換制御信号として供給
される。
出力されるビデオデータＤＶｉが所属するブロックに応
じて整合性の判定フラグが判定回路３から切換制御信号
として順次供給されると共に、通常再生と高速サーチを
識別するための識別信号ＩＤが切換制御信号として供給
される。
【００２２】切換スイッチ５は、通常再生時および高速
サーチ時で整合性がある（判定フラグが立っている）ブ
ロックに所属するビデオデータＤＶｉがメモリ２より出
力されるときはａ側に接続され、一方高速サーチ時で整
合性がない（判定フラグが立っていない）ブロックに所
属するビデオデータＤＶｉがメモリ２より出力されると
きはｂ側に接続される。そして、切換スイッチ５より出
力されるビデオデータＤＶｏがＤ／Ａ変換器２６に供給
される。
サーチ時で整合性がある（判定フラグが立っている）ブ
ロックに所属するビデオデータＤＶｉがメモリ２より出
力されるときはａ側に接続され、一方高速サーチ時で整
合性がない（判定フラグが立っていない）ブロックに所
属するビデオデータＤＶｉがメモリ２より出力されると
きはｂ側に接続される。そして、切換スイッチ５より出
力されるビデオデータＤＶｏがＤ／Ａ変換器２６に供給
される。
【００２３】このように本例においては、通常再生時お
よび高速サーチ時で整合性がある（判定フラグが立って
いる）ブロックでは、切換スイッチ５はａ側に接続され
るため、メモリ２より出力されるビデオデータＤＶｉが
そのままビデオデータＤＶｏとしてＤ／Ａ変換器２６に
供給される。
よび高速サーチ時で整合性がある（判定フラグが立って
いる）ブロックでは、切換スイッチ５はａ側に接続され
るため、メモリ２より出力されるビデオデータＤＶｉが
そのままビデオデータＤＶｏとしてＤ／Ａ変換器２６に
供給される。
【００２４】また、高速サーチ時で周囲ブロックとの整
合性がないブロックでは、切換スイッチ５がｂ側に接続
されるため、合せ込み回路６からの補正ビデオデータＤ
Ｖｉ′がビデオデータＤＶｏとしてＤ／Ａ変換器２６に
供給される。
合性がないブロックでは、切換スイッチ５がｂ側に接続
されるため、合せ込み回路６からの補正ビデオデータＤ
Ｖｉ′がビデオデータＤＶｏとしてＤ／Ａ変換器２６に
供給される。
【００２５】これにより、高速サーチ時には、周囲ブロ
ックＢ1〜Ｂ4との輝度レベル差が大きく整合性のないブ
ロックＢ0 を構成する各画素信号には、そのブロックＢ
0を構成する画素信号の平均値と周囲ブロックＢ1〜Ｂ4
を構成する画素信号の平均値との差が加算されて周囲ブ
ロックＢ1〜Ｂ4との輝度レベル差が縮小される。したが
って、高速サーチ時に再生画像に生じるブロック状の画
質劣化が目立たなくなり、再生画像が見やすくなる。
ックＢ1〜Ｂ4との輝度レベル差が大きく整合性のないブ
ロックＢ0 を構成する各画素信号には、そのブロックＢ
0を構成する画素信号の平均値と周囲ブロックＢ1〜Ｂ4
を構成する画素信号の平均値との差が加算されて周囲ブ
ロックＢ1〜Ｂ4との輝度レベル差が縮小される。したが
って、高速サーチ時に再生画像に生じるブロック状の画
質劣化が目立たなくなり、再生画像が見やすくなる。
【００２６】
【発明の効果】この発明によれば、高速サーチ時には、
周囲ブロックとの輝度レベル差が大きく整合性のないブ
ロックを構成する各画素信号に、そのブロックを構成す
る画素信号の平均値と周囲ブロックを構成する画素信号
の平均値との差が加算されて周囲ブロックとの輝度レベ
ル差が縮小されるため、高速サーチ時に再生画像に生じ
るブロック状の画質劣化が目立たなくなり、再生画像が
見やすくなる等の効果がる。
周囲ブロックとの輝度レベル差が大きく整合性のないブ
ロックを構成する各画素信号に、そのブロックを構成す
る画素信号の平均値と周囲ブロックを構成する画素信号
の平均値との差が加算されて周囲ブロックとの輝度レベ
ル差が縮小されるため、高速サーチ時に再生画像に生じ
るブロック状の画質劣化が目立たなくなり、再生画像が
見やすくなる等の効果がる。
【図１】この発明の一実施例の要部を示すブロック図で
ある。
ある。
【図２】注目ブロックと周囲ブロックとの整合性等の説
明のための図である。
明のための図である。
【図３】平均値合せ込みの動作を説明するための図であ
る。
る。
【図４】ブロック符号化によるディジタルＶＴＲの記録
系および再生系の回路を示すブロック図である。
系および再生系の回路を示すブロック図である。
【図５】高速サーチ時のテープ上のヘッド走査軌跡を示
す図である。
す図である。
【図６】高速サーチ時におけるブロック状の画質劣化を
説明するための図である。
説明するための図である。
１ 画質改善回路 ２ メモリ ３ 整合性判定回路 ４ オフセット量算出回路 ５ 切換スイッチ ６ 平均値合せ込み回路 １３ ブロック化回路 １４ ブロック符号化回路 ２３ ブロック復号化回路 ２４ ブロック分解回路 ３０ 磁気テープ
Claims (2)
- 【請求項１】 ビデオ信号がブロック化された後にブロ
ック符号化されて傾斜トラックに順次記録されたテープ
より上記ビデオ信号を再生するディジタルＶＴＲにおい
て、 再生ビデオ信号の上記各ブロック毎に周囲ブロックとの
整合性を判定する整合性判定手段と、 高速サーチ時に上記整合性判定手段で整合性がないと判
定されるブロックを構成する各画素信号にそのブロック
を構成する画素信号の平均値と周囲ブロックを構成する
画素信号の平均値との差を加算する平均値合せ込み手段
とを備えることを特徴とするディジタルＶＴＲ。 - 【請求項２】 上記整合性判定手段における整合性の判
定は、境界画素信号を比較して行なうことを特徴とする
請求項１記載のディジタルＶＴＲ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295968A JPH06153159A (ja) | 1992-11-05 | 1992-11-05 | ディジタルｖｔｒ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295968A JPH06153159A (ja) | 1992-11-05 | 1992-11-05 | ディジタルｖｔｒ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06153159A true JPH06153159A (ja) | 1994-05-31 |
Family
ID=17827423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4295968A Pending JPH06153159A (ja) | 1992-11-05 | 1992-11-05 | ディジタルｖｔｒ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06153159A (ja) |
-
1992
- 1992-11-05 JP JP4295968A patent/JPH06153159A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046971A (en) | Apparatus for insertion of information into existing information record | |
| EP0627853B1 (en) | Picture reproduction apparatus and picture decoding apparatus | |
| US5862295A (en) | Variable length code recording/playback apparatus | |
| JPH05282800A (ja) | ディジタル磁気記録再生方法及び装置 | |
| US6192186B1 (en) | Method and apparatus for providing/reproducing MPEG data | |
| US5392129A (en) | Digital VCR signal processing apparatus for concealing uncorrectable errors | |
| JP3163837B2 (ja) | ディジタルビデオ信号の符号化装置 | |
| JP3312074B2 (ja) | 映像信号のディジタル記録及び再生装置 | |
| US5499148A (en) | Digital video tape reproducing apparatus compatible with tapes having a track width different from a rotary magnetic head width | |
| US5815636A (en) | Image reproducing apparatus | |
| JP2930089B2 (ja) | 圧縮映像情報記録方法及び圧縮映像情報記録装置 | |
| JPH06153159A (ja) | ディジタルｖｔｒ | |
| US6301390B1 (en) | Encoding image data in blocks read out in a predetermined order | |
| JP3207739B2 (ja) | 画像再生装置 | |
| US6208803B1 (en) | Recording and/or reproducing apparatus which produces main information and historical information with respect to signal processing performed on the main information | |
| KR100310215B1 (ko) | 디지털비디오신호의기록장치,재생장치,기록재생장치및기록매체 | |
| JP2707666B2 (ja) | 再生装置 | |
| JP3082302B2 (ja) | ディジタルビデオ信号の記録／再生装置 | |
| JPH06284399A (ja) | 動き検出装置 | |
| JPH09172605A (ja) | 特殊再生映像生成回路 | |
| JPH05300485A (ja) | ブロック変換符号の復号装置 | |
| JPH08306132A (ja) | 磁気記録再生装置 | |
| JPH06302125A (ja) | ディジタル信号処理装置 | |
| JPH06303579A (ja) | 映像信号処理装置 | |
| JPH0591469A (ja) | 帯域圧縮処理装置 |