JPH06155803A

JPH06155803A - 発光素子アレイの駆動装置

Info

Publication number: JPH06155803A
Application number: JP30888892A
Authority: JP
Inventors: Mio Chiba; 已生千葉; Kazuo Tokura; 和男戸倉; Yuuji Teronai; 雄二手呂内; Hiroshi Hamano; 広濱野
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1992-11-18
Filing date: 1992-11-18
Publication date: 1994-06-03

Abstract

(57)【要約】【目的】回路規模の縮小及び駆動速度の向上が図れる
発光素子アレイ駆動装置を提供すること。【構成】発光素子アレイにおける発光素子数と同じ数
のアナログレジスタ４７ａと、これらに各画素のアナロ
グデータを順次に記憶させる信号を与えるシフトレジス
タ４３ｉとを有するアナログレジスタ部４３を具える。
さらに、アナログレジスタ４７ａの数と同じ数の増幅回
路４５ａを有し、各アナログレジスタに格納されたアナ
ログデータをそれぞれ増幅して対応する発光素子へそれ
ぞれ出力するための増幅部４５を具える。さらに、アナ
ログレジスタ部４３の各アナログデータを増幅部４５へ
出力するための電界効果トランジスタ４７ａを有するゲ
ート部４７を具える。ゲート部４７を、アナログレジス
タ部４３のアナログレジスタ４７ａの数と同数のアナロ
グデータ保持回路４７ｘを有するものとしてある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、発光素子アレイを駆
動するための駆動装置に関するものである。

【０００２】

【従来の技術】写真やグラフィック画像などといったイ
メージ画像、さらにカラー画像を、例えば光プリンタに
よって印字するには、光プリンタの発光部に階調機能を
持たせる必要がある。このため、従来から、この種の技
術に関する研究が種々行なわれている。例えば、この出
願に係る出願人も、例えば、特開昭６３−３１９１６７
号公報において、発光素子アレイの各発光素子に階調性
の発光をさせ得る駆動装置を搭載した光プリンタヘッド
（以下、「光ヘッド」という。）を開示している。以
下、この光ヘッドについて説明する。図５はその説明に
供するブロック図である。

【０００３】この光ヘッドは、データ入力部１１と、発
光素子アレイ駆動装置２１と、発光素子アレイ部３１と
を具える。データ入力部１１は、原稿などの被写体の画
像情報を画素単位に読み取るための走査型或いは固定型
のイメージセンサ１３と、このイメージセンサ１１が読
み取った被写体の濃度に関するアナログデータを１画素
単位に複数ビット例えば少なくとも６ビットのディジタ
ル信号に変換するためのＡ／Ｄ変換器１５と、このＡ／
Ｄ変化器１５によりディジタル化された画素毎の濃度デ
ータを順次格納する画素濃度データメモリ１７とで構成
されている。画素濃度データメモリ１７に格納された濃
度データは適宜発光素子アレイ駆動装置２１に供給され
る。また、発光素子アレイ部３１はｎ個の個別発光素子
アレイ３３₁〜３３_nで構成されている。そして、各個
別発光素子アレイ３３₁〜３３_nは、この場合ｍ個の発
光素子（例えば発光ダイオード（ＬＥＤ））をアレイ状
に具えたものとされている。また、発光素子アレイ駆動
装置２１は、発光素子アレイ部３１における個別発光素
子アレイ３３₁〜３３_nの数ｎに対応したｎ個の個別駆
動回路部２３₁〜２３_nを具えている。これら個別駆動
回路部２３₁〜２３_nはいずれも同じ構成とされてい
る。具体的には、各個別駆動回路部２３₁〜２３_nは、
いずれも、(1).イメージセンサ１３の画素単位の濃度デ
ータをディジタル信号の状態で記憶するためのレジスタ
を個別発光素子アレイ中の発光素子数と同じ数即ちｍ個
（図示は省略）有したレジスタ部２３ａと、(2).レジス
タ部２３ａに格納された濃度データをアナログ化するた
めのＤ／Ａ変換器を個別発光素子アレイ中の発光素子数
と同じ数即ちｍ個（図示は省略）有したＤ／Ａ変換部２
３ｂと、(3).Ｄ／Ａ変換部２３ｂで変換されたアナログ
データを増幅するための増幅器を個別発光素子アレイ中
の発光素子数と同じ数即ちｍ個（図示は省略）有した増
幅部２３ｃと、(4).この増幅出力に応じた値の電流を個
別発光素子アレイに供給するためｍ個の抵抗（何れの抵
抗も同じ抵抗値）で構成された抵抗アレイ２３ｄとを具
える構成とされていた。

【０００４】この光ヘッドは次のように動作するもので
あった。

【０００５】先ず、印字データ出力部１１において、イ
メージセンサ１３によって、原稿等の被写体の画像情報
（アナログデータ）が読み取られる。このアナログデー
タは画素単位でＡ／Ｄ変換器１５によってディジタル信
号に変化される。この場合は、６ビットのディジタル表
示の濃度データに変換される。このようにして得られた
濃度データは画素濃度メモリ１７に格納される。

【０００６】次に、各個別発光素子アレイ３３₁〜３３
_nに設けられた発光素子の個数ｍ個に対応するｍ個の連
続した画素毎の濃度データが、画素濃度データメモリ１
７から順次に読み出され発光素子アレイ駆動装置２１に
入力される。これら濃度データは各個別駆動回路部２３
₁〜２３_nのレジスタ部２３ａに順次に蓄積される。こ
れら蓄積された濃度データは必要に応じＤ／Ａ変換部２
３ｂに出力される。

【０００７】次に、Ｄ／Ａ変換部２３ｂにおいて、濃度
データは濃度値に対応する相対的な大きさのアナログ電
圧値に変換される。このアナログ電圧値は抵抗アレイ２
３ｄ中の抵抗（何れの抵抗も同一値）を介し発光素子ア
レイ部３１の対応する発光素子に出力されるので、当該
発光素子には、このアナログ電圧値の大小即ち画素の濃
度データの大小に応じた電流が流れる。したがって、発
光素子の発光パワーに強弱を持たせることができるた
め、感光ドラムその他の任意好適な記録媒体へ濃度階調
を持たせての記録ができた。

【０００８】

【発明が解決しようとする課題】しかしながら、上述の
従来の発光素子アレイ駆動装置２１では、濃度データを
デイジタル信号の形で受けこれをＤ／Ａ変換してアナロ
グ信号に変換した後増幅する構成となっているので、Ｄ
／Ａ変換器が発光素子アレイ部３１の全発光素子数と同
じ数即ちｍ×ｎ個必要になる。このため、駆動装置の規
模が大きくかつ複雑になる、装置が高価なものになると
いう問題点があった。

【０００９】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は従来より回路構成の
簡略化及び低コスト化が可能でかつ駆動速度の高速化が
可能な発光素子アレイの駆動装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、被写体から画素単位で得た該被
写体の濃度に関するアナログデータが入力され、該アナ
ログデータに基づいて発光素子アレイの各発光素子を発
光させる、発光素子アレイの駆動装置において、発光素
子アレイにおける発光素子数と同じ数のアナログレジス
タを有し、各画素のアナログデータを順次に記憶するた
めの、アナログレジスタ部と、前述のアナログレジスタ
数と同じ数の増幅回路を有し、各アナログレジスタに格
納されたアナログデータをそれぞれ増幅して対応する発
光素子へそれぞれ出力するための、増幅部と、前述のア
ナログレジスタ部の各アナログデータを前記増幅部へ出
力するためのゲート部とを具えたことを特徴とする。

【００１１】この発明の実施に当たり、前述のゲート部
を、前述のアナログレジスタ部のアナログレジスタ数と
同数のアナログデータ保持回路を有するもので構成する
のが好適である。

【００１２】

【作用】この発明の構成によれば、アナログレジスタ部
に発光素子アレイの発光素子数と同じ画素数分のアナロ
グデータを並列に記憶できる。これらアナログデータは
ゲート部によって増幅部に並列的に送られる。増幅部は
各アナログデータの大小に応じた信号を対応する発光素
子に出力するので、各発光素子は被写体の濃度を反映し
た発光パワーで発光する。このように、この発明の装置
では、アナログデータをディジタル信号に変換すること
なくかつ発光パワーを制御しつつ発光素子を駆動でき
る。したがって、Ｄ／Ａ変換器が不要となるので、その
分駆動装置の規模を縮小できかつコスト低減が図れる。
また、図５を用いて説明した従来の駆動装置ではアナロ
グデータをＡ／Ｄ変換してディジタル信号としこれを再
びＤ／Ａ変換するという処理が必要であったが、本発明
の装置ではこれらＡ／Ｄ変換及びＤ／Ａ変換を不要とで
きる。このため、駆動速度の高速化が期待できる。

【００１３】また、ゲート部を、アナログデータ保持回
路を有する構成とした場合、アナログレジスタ部の各ア
ナログレジスタにアナログデータが格納された後にこれ
らをこのアナログデータ保持部に移しかつ保持させるこ
とができる。そして、アナログレジスタ部では次のアナ
ログデータの取り込みを行なえ、一方ゲート部では現在
保持しているアナログデータを増幅部に送ることができ
る。このように、取り込みの済んだアナログデータを発
光のために使用すること、及び、新たなアナログデータ
を取り込むことの双方を並列的に行なうことも可能とな
るので、発光素子アレイの駆動速度の向上がより図れ
る。

【００１４】

【実施例】以下、図面を参照してこの発明の発光素子ア
レイの駆動装置の実施例について説明する。なお、説明
に用いる各図はこの発明を理解できる程度に各構成成分
の寸法、形状及び配置関係を概略的に示してあるにすぎ
ない。また、説明に用いる各図において、同様な構成成
分については同一の番号を付して示し、また、それらの
重複説明は省略する場合もある。

【００１５】１．第１実施例の説明図１は、第１実施例の発光素子アレイ駆動装置４１を具
えた光ヘッドの構成を示したブロック図である。この図
１において、５１は被写体（図示せず）から画素単位で
該被写体の濃度に関するアナログデータを得るための入
力部例えばイメージセンサであり、６１は発光素子アレ
イ部である。

【００１６】ここで、発光素子アレイ部６１は、この場
合、６１₁〜６１_nで示したｎ個の個別発光素子アレイ
で構成してある。そして、各個別発光素子アレイ６１₁
〜６１_nはｍ個の発光素子をアレイ状に具えるもの例え
ばｍ個のＬＥＤを具えたＬＥＤアレイとしてある。した
がって、この光ヘッドはｍ×ｎドット規模の光ヘッドと
して使用できる（ただし、ｍ，ｎはそれぞれ任意の正の
整数）。

【００１７】また、発光素子アレイ駆動装置４１は、発
光素子アレイ部６１における個別発光素子アレイ６１₁
〜６１_nの数ｎに対応したｎ個の個別駆動回路部４１₁
〜４１_nで構成してある。これら個別駆動回路部４１₁
〜４１_nは、いずれも、同じ構成としてある。その詳細
について、図２を参照して説明する。なお、図２は個別
駆動回路部４１₁に着目した構成図である。

【００１８】各個別駆動回路部４１₁〜４１_n各々は、
図２に示したように、アナログレジスタ部４３と、増幅
部４５と、これらアナログレジスタ部４３及び増幅部４
５間に設けられたゲート部４７とを具える。

【００１９】ここで、アナログレジスタ部４３は、個別
発光素子アレイ６１₁（図１参照）中の発光素子数と同
じ数即ちｍ個の個別アナログレジスタ４３ａと、ｍ個の
出力を有するシフトレジスタ４３ｓと、１つのＮＯＴ回
路４３ｉとを具える。個別のアナログレジスタ４３ａ
は、この実施例の場合、第１のスイッチング素子例えば
第１の電界効果トランジスタ４３ａａ、第２のスイッチ
ング素子例えば第２の電界効果トランジスタ４３ａｂ及
びコンデンサ４３ａｃで構成している。そして、各アナ
ログレジスタ４３ａの第１の電界効果トランジスタ４３
ａの例えばドレイン電極に入力部５１（図１参照）から
のアナログデータ線をそれぞれ接続し、同ゲート電極に
シフトレジスタ４３ｓの出力線のいずれかをそれぞれ接
続し、同ソース電極に第２の電界効果トランジスタ４３
ｂのドレイン電極及びコンデンサ４３ｃをそれぞれ接続
してある。また、シフトレジスタ４３ｓには同期信号
（ｓｙｎｃ）と制御信号（この場合クロック信号、ＣＬ
Ｋと示す。）とを入力する構成としてある。また、各ア
ナログレジスタ４３ａの第２の電界効果トランジスタ４
３ａｂのゲート電極にＮＯＴ回路４３ｉを介し同期信号
（ｓｙｎｃ）を入力する構成としてある。したがって、
シフトレジスタ４３ｓからは、各アナログレジスタ４３
ａを順次に所定時間アナログデータ格納状態とし得る信
号を、これらアナログレジスタ４３ａの第１の電界効果
トランジスタ４３ａａのゲート電極に順次に出力でき、
また、ＮＯＴ回路４３ｉにより各アナログレジスタ４３
ａを初期化するための信号を生成できる（詳細は後述の
動作説明において説明する。）。

【００２０】また、ゲート部４７は、この実施例の場
合、アナログレジスタ部４３の個別のアナログレジスタ
４３ａの数と同じ数即ちｍ個のスイッチング素子例えば
電界効果トランジスタ４７ａを有した構成としてある。
また、増幅部４５は、この実施例の場合、アナログレジ
スタ４３の個別のアナログレジスタ４３ａの数と同じ数
即ちｍ個の増幅器４５ａ（例えばオペアンプ）を有した
構成としてある。そして、１つのアナログレジスタ４３
ａと１つの増幅器４５ａとが１つの電界効果トランジス
タ４７ａのソース電極とドレイン電極とを介し接続され
るようにこれらを接続すると共に、各電界効果トランジ
スタ４７ａのゲート電極にデータ転送信号（ＬＯＡＤで
示す。）を入力する構成としてある。

【００２１】次に、この第１実施例の発光素子アレイ駆
動装置４１の理解を深めるためにこの駆動装置４１の動
作について説明する。図３はその説明に供するタイムチ
ャートである。ただし、この図３では被写体の濃度に関
するｍ画素分のアナログデータを処理する例を示してい
る。また、図３においては図示を簡略化する意味で被写
体をｍ個の画素で読み取って得たｍ画素分のアナログデ
ータをあたかも連続量のごとく示しているが、実際に
は、画素単位で独立であることは理解されたい。

【００２２】ｓｙｎｃ信号に同期して被写体の濃度情報
が入力部５１によりｍ画素分読み取られる。またこのｓ
ｙｎｃ信号はＮＯＴ回路４３ｉを介し各アナログレジス
タの第２の電界効果トランジスタ４３ａｂのゲートに供
給されるので、各アナログレジスタ４３ａに備わるコン
デンサ４３ａｃは放電（初期化）される。次に、ｍ個の
アナログデータがＣＬＫ信号に同期しアナログDATA線(
図２参照）に順次に供給される。この際、ＣＬＫ信号は
シフトレジスタ４３ｓにも入力されるので、シフトレジ
スタ４３ｓはアナログレジスタ部４３の各アナログレジ
スタ４３の第１の電界効果トランジスタ４３ａａを一定
時間づつ順次にＯＮしていく。したがって、ｍ個のアナ
ログデータがアナログレジスタ部４３のｍ個のアナログ
レジスタ４３ａに順次に格納される。即ち、アナログレ
ジスタ部４３のｍ個のアナログレジスタ４３ａのコンデ
ンサ４３ａｃが対応するアナログデータによって順次に
充電される。

【００２３】アナログレジスタ部４３の各アナログレジ
スタにアナログデータが格納された後、ゲート部４７に
ある時間ＴでＬＯＡＤ信号が入力される。これにより、
各アナログレジスタ４３ａに接続されている各電界効果
トランジタ４７ａがそれぞれＯＮ状態とされるので、各
アナログレジスタ４３のコンデンサ４３ａｃに蓄積され
ていた電荷は対応する増幅器４５ａに信号としてそれぞ
れ送られる。増幅器４５ａはこの信号発光素子駆動に必
要なレベルに（対応するアナログデータの大小に応じた
値を反映した状態で）増幅して対応する発光素子に供給
する。したがって、発光素子アレイの各発光素子には、
対応する画素で得た被写体の濃度に応じた電流が供給さ
れるので発光パワーが制御されるから、感光ドラムその
他の任意好適な記録媒体へ濃度階調を持たせた記録がで
きる。

【００２４】２．第２実施例上述の第１実施例の構成では、発光素子を発光させてい
る間はアナログレジスタ部４３に新たなアナログデータ
を格納することが困難であった。しかし、発光素子を発
光させることと、アナログレジスタ部４３に新たなアナ
ログデータを格納することとを並列的に行なうことがで
きれば、駆動装置の駆動速度がより向上し好適である。
この第２実施例はその例である。図４は、その説明に供
する要部ブロック図であり、第１実施例と同様に（図２
同様に）１つの個別駆動回路部１４１₁に着目して示し
た図である。

【００２５】この第２実施例では、ゲート部４７に、図
４に示したように、アナログレジスタ部４３の個別アナ
ログレジスタ４３ａの数と同数即ちｍ個のアナログデー
タ保持回路４７ｘをさらに設ける。このようなアナログ
データ保持回路４７ｘは、例えば、第３のスイッチング
素子例えば第３の電界効果トランジスタ４７ｕと、第４
のスイッチング素子例えば第４の電界効果トランジスタ
４７ｖと、コンデンサ４７ｗとで構成できる。これら構
成成分４７ｕ〜４７ｗの接続関係は個別のアナログレジ
スタ４３ａと同様とすれば良い。ただし、各第３の電界
効果トランジスタ４７ｕのゲート電極にはアナログレジ
スタ部４３のアナログデータをこれら保持回路４７ｘに
移送するためのＬａｔｃｈ信号を供給し、各第４の電界
効果トランジスタ４７ｖのゲート電極には各コンデンサ
４７ｗを放電（初期化）させるためのＲｅｓｅｔ信号を
供給する構成としてある。この第２実施例の場合も、発
光素子への書き込みは第１実施例同様にＬＯＡＤ信号に
よって行なうことができる。

【００２６】上述においてはこの発明の発光素子アレイ
の駆動装置の実施例について説明したがこの発明は上述
の例に限られない。

【００２７】例えば、上述において示したアナログレジ
スタ部４３、ゲート部４７の回路構成は単なる一例であ
る。したがって、この発明でのアナログレジスタ部及び
ゲート部各々の回路構成は上述の例に限られるものでは
なく任意好適なものに変更できる。また、信号の授受の
例も一例であり回路構成に応じ変更できることは明らか
である。

【００２８】

【発明の効果】上述した説明からも明らかなように、こ
の発明の発光素子アレイの駆動装置によれば、アナログ
データをディジタル信号に変換することなくかつ発光パ
ワーを制御しつつ発光素子を駆動できるためＤ／Ａ変換
器が不要となるので、その分駆動装置の規模を縮小でき
かつコスト低減が図れる。さらに、Ａ／Ｄ変換及びＤ／
Ａ変換の処理を不要とできるため、駆動速度の高速化が
期待できる。

【００２９】また、ゲート部を、アナログデータ保持回
路を有する構成とした場合、発光素子を発光させること
と、アナログレジスタ部に新たなアナログデータを格納
することとを並列的に行なうことができるので、発光素
子アレイの駆動速度の向上がより図れる。

【図面の簡単な説明】

【図１】この発明の発光素子アレイの駆動装置の構成説
明に供する図である。

【図２】第１実施例の要部説明に供する図である。

【図３】第１実施例の駆動装置の動作説明に供するタイ
ムチャートである。

【図４】第２実施例の要部説明に供する図である。

【図５】従来の装置の説明に供するブロック図である。

【符号の説明】

４１：発光素子アレイの駆動装置４１₁〜４１_n：第１実施例の個別駆動回路部１４１₁，１４１₂：第２実施例の個別駆動回路部４３：アナログレジスタ部４３ａ：個別の
アナログレジスタ４３ａａ：第１の電界効果トランジスタ４３ａｂ：第２の電界効果トランジスタ４３ａｃ：コンデンサ４３ｓ：シフト
レジスタ４３ｉ：ＮＯＴ回路４５：増幅部４５ａ：個別の
増幅器４７：ゲート部４７ａ：電界効
果トランジスタ４７ｘ：アナログデータ保持回路４７ｕ：第３の
電界効果トランジスタ４７ｖ：第４の電界効果トランジスタ４７ｗ：コンデ
ンサ５１：入力部６１：発光素子アレイ部６１₁〜６
１_n：個別発光素子アレイ

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 2/515 Ｈ０４Ｎ 1/036 Ａ 8721−5Ｃ (72)発明者濱野広東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内

Claims

【特許請求の範囲】

【請求項１】被写体から画素単位で得た該被写体の濃
度に関するアナログデータが入力され、該アナログデー
タに基づいて発光素子アレイの各発光素子を発光させ
る、発光素子アレイの駆動装置において、発光素子アレイにおける発光素子数と同じ数のアナログ
レジスタを有し、各画素のアナログデータを順次に記憶
するための、アナログレジスタ部と、前記アナログレジスタ数と同じ数の増幅回路を有し、各
アナログレジスタに格納されたアナログデータをそれぞ
れ増幅して対応する発光素子へそれぞれ出力するため
の、増幅部と、前記アナログレジスタ部の各アナログデータを前記増幅
部へ出力するためのゲート部とを具えたことを特徴とす
る発光素子アレイの駆動装置。
【請求項２】請求項１に記載の発光素子アレイの駆動
装置において、前記ゲート部を、前記アナログレジスタ部のアナログレ
ジスタ数と同数のアナログデータ保持回路を有するもの
で構成したことを特徴とする発光素子アレイの駆動装
置。