JPH0616228B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH0616228B2 JPH0616228B2 JP62276055A JP27605587A JPH0616228B2 JP H0616228 B2 JPH0616228 B2 JP H0616228B2 JP 62276055 A JP62276055 A JP 62276055A JP 27605587 A JP27605587 A JP 27605587A JP H0616228 B2 JPH0616228 B2 JP H0616228B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- palette
- data
- crt
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばプラズマディスプレイユニットを標準
装備し、カラーディスプレイユニットを任意に接続可能
とした、パーソナルコンピュータ、パーソナルワークス
テーション等のコンピュータシステムを構築する際に用
いて好適な表示制御装置に関する。
装備し、カラーディスプレイユニットを任意に接続可能
とした、パーソナルコンピュータ、パーソナルワークス
テーション等のコンピュータシステムを構築する際に用
いて好適な表示制御装置に関する。
（従来の技術） 従来、プラズマディスプレイユニットを標準装備し、カ
ラーディスプレイユニットを任意に接続可能とした、パ
ーソナルコンピュータ、パーソナルワークステーション
等のコンピュータシステムに於いて、取扱うデータに色
要素をもつとき、プラズマディスプレイユニットによる
表示では色別のデータ表現が不可能であった。
ラーディスプレイユニットを任意に接続可能とした、パ
ーソナルコンピュータ、パーソナルワークステーション
等のコンピュータシステムに於いて、取扱うデータに色
要素をもつとき、プラズマディスプレイユニットによる
表示では色別のデータ表現が不可能であった。
又、従来ではプラズマディスプレイに於いて階調表示を
行なう際、表示ドットの間引き、ブリンク等により表示
情報に階調度をもたせているが、このような所謂疑似階
調表示手段では、カラーディスプレイに於ける色別表示
のような明確な区分表示ができないという問題があっ
た。
行なう際、表示ドットの間引き、ブリンク等により表示
情報に階調度をもたせているが、このような所謂疑似階
調表示手段では、カラーディスプレイに於ける色別表示
のような明確な区分表示ができないという問題があっ
た。
（発明が解決しようとする問題点） このように、従来では、プラズマディスプレイユニット
を標準装備し、カラーディスプレイユニットを任意に接
続可能としたシステムに於いて、カラーディスプレイで
色分け表示されるデータをプラズマディスプレイに於い
て明確に区分して表示することができないという問題が
あった。
を標準装備し、カラーディスプレイユニットを任意に接
続可能としたシステムに於いて、カラーディスプレイで
色分け表示されるデータをプラズマディスプレイに於い
て明確に区分して表示することができないという問題が
あった。
本発明は、カラーディスプレイで扱う色別表示要素をも
つデータをプラズマディスプレイ上にてカラーに対応付
けて階調表示できる表示制御装置を提供することを目的
とする。
つデータをプラズマディスプレイ上にてカラーに対応付
けて階調表示できる表示制御装置を提供することを目的
とする。
又、本発明は、カラーディスプレイと、同ディスプレイ
上の表示色に対応して階調表示を行なうプラズマディス
プレイとを単一の表示コントロール及びパレットを共通
に用いて実現した表示制御装置を提供することを目的と
する。
上の表示色に対応して階調表示を行なうプラズマディス
プレイとを単一の表示コントロール及びパレットを共通
に用いて実現した表示制御装置を提供することを目的と
する。
［発明の構成］ （問題点を解決するための手段及び作用） 本発明は、プラズマディスプレイユニットと、カラーデ
ィスプレイユニットを任意選択当的表示ドライブ制御す
る表示制御装置に係るもので、上記ＣＲＴディスプレイ
装置又はプラズマディスプレイ装置のいずれか一方の表
示タイミングパラメータが設定される単一のＣＲＴコン
トローラと、上記ＣＲＴディスプレイ装置の表示色変換
用パレットデータ又はプラズマディスプレイ装置の階調
表示用パレットデータが設定される単一のパレットと、
上記ＣＲＴディスプレイ装置又はプラズマディスプレイ
装置のいずれか一方を表示ドライブ対象として選択する
手段と、同選択された表示ドライブ対象に従い上記ＣＲ
Ｔコントローラの表示タイミングパラメータ及びパレッ
ト上のパレットデータを書替える手段とを有して、上記
ＣＲＴディスプレイ装置とプラズマディスプレイ装置の
表示ドライブ制御を単一のＣＲＴコントローラとパレッ
トにより行なう構成としたもので、これにより、単一の
表示コントローラ及びパレットを上記各ディスプレイの
表示ドライブに共通に用い、ハードウェアの有効利用を
図って、簡単かつ安価なハードウェア構成により、カラ
ーディスプレイで扱う色別表示要素をもつデータをプラ
ズマディスプレイ上にてカラーに対応付けて階調表示で
きる。
ィスプレイユニットを任意選択当的表示ドライブ制御す
る表示制御装置に係るもので、上記ＣＲＴディスプレイ
装置又はプラズマディスプレイ装置のいずれか一方の表
示タイミングパラメータが設定される単一のＣＲＴコン
トローラと、上記ＣＲＴディスプレイ装置の表示色変換
用パレットデータ又はプラズマディスプレイ装置の階調
表示用パレットデータが設定される単一のパレットと、
上記ＣＲＴディスプレイ装置又はプラズマディスプレイ
装置のいずれか一方を表示ドライブ対象として選択する
手段と、同選択された表示ドライブ対象に従い上記ＣＲ
Ｔコントローラの表示タイミングパラメータ及びパレッ
ト上のパレットデータを書替える手段とを有して、上記
ＣＲＴディスプレイ装置とプラズマディスプレイ装置の
表示ドライブ制御を単一のＣＲＴコントローラとパレッ
トにより行なう構成としたもので、これにより、単一の
表示コントローラ及びパレットを上記各ディスプレイの
表示ドライブに共通に用い、ハードウェアの有効利用を
図って、簡単かつ安価なハードウェア構成により、カラ
ーディスプレイで扱う色別表示要素をもつデータをプラ
ズマディスプレイ上にてカラーに対応付けて階調表示で
きる。
（実施例） 以下図面を参照して本発明の一実施例を説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
図中、11及び12はそれぞれシステム制御を司るＣＰＵの
制御の下にパレットデータを貯えるパレットデータバッ
ファであり、このうち、11はメインメモリ上におかれた
カラーＣＲＴディスプレイ用のパレットデータバッファ
（以下ＣＲＴ用パレットデータバッファと称す）であ
り、12は同じくメインメモリ上におかれたプラズマディ
スプレイ用のパレットデータバッファ（以下ＰＤＰ用パ
レットデータバッファと称す）である。
制御の下にパレットデータを貯えるパレットデータバッ
ファであり、このうち、11はメインメモリ上におかれた
カラーＣＲＴディスプレイ用のパレットデータバッファ
（以下ＣＲＴ用パレットデータバッファと称す）であ
り、12は同じくメインメモリ上におかれたプラズマディ
スプレイ用のパレットデータバッファ（以下ＰＤＰ用パ
レットデータバッファと称す）である。
13はＣＰＵの制御の下に現在使用中のディスプレイに対
応するパレットデータがセットされて、同パレットデー
タに従い色変換又は色→階調変換を行なうパレットであ
り、カラーＣＲＴディスプレイがドライブ対象となって
いるときは上記ＣＲＴ用パレットデータバッファ11に貯
えられたバレットデータがセットされ、プラズマディス
プレイがドライブ対象となっているときはＰＤＰ用パレ
ットデータバッファ12に貯えられたパレットデータがセ
ットされて、ＣＲＴ用パレットデータをセットしている
とき［16色→64色］の色変換を行ない、ＰＤＰ用パレッ
トデータをセットしているとき［16色→ 4階調］の色→
階調変換を行なう。
応するパレットデータがセットされて、同パレットデー
タに従い色変換又は色→階調変換を行なうパレットであ
り、カラーＣＲＴディスプレイがドライブ対象となって
いるときは上記ＣＲＴ用パレットデータバッファ11に貯
えられたバレットデータがセットされ、プラズマディス
プレイがドライブ対象となっているときはＰＤＰ用パレ
ットデータバッファ12に貯えられたパレットデータがセ
ットされて、ＣＲＴ用パレットデータをセットしている
とき［16色→64色］の色変換を行ない、ＰＤＰ用パレッ
トデータをセットしているとき［16色→ 4階調］の色→
階調変換を行なう。
14は表示データを貯えるビデオＲＡＭ（以下Ｖ−ＲＡＭ
と称す）であり、ここでは４プレーン（16色）構造でな
る。
と称す）であり、ここでは４プレーン（16色）構造でな
る。
15はＣＲＴ用パレットのデフォルト値（Ｄ・ＣＲＴ）、
及びＰＤＰ用パレットのデフォルト値（Ｄ・ＰＤＰ）を
格納したＢＩＯＳ・ＲＯＭである。
及びＰＤＰ用パレットのデフォルト値（Ｄ・ＰＤＰ）を
格納したＢＩＯＳ・ＲＯＭである。
20は上記パレット13により色変換された６ビット単位の
表示データを受けて64色のカラー表示を行なうカラーＣ
ＲＴディスプレイ装置（以下単にＣＲＴと称す）であ
り、30は上記パレット13により色→階調変換された２ビ
ット単位の表示データを受けて４階調の階調表示を行な
うプラズマディスプレイ装置（以下単にＰＤＰと称す）
である。
表示データを受けて64色のカラー表示を行なうカラーＣ
ＲＴディスプレイ装置（以下単にＣＲＴと称す）であ
り、30は上記パレット13により色→階調変換された２ビ
ット単位の表示データを受けて４階調の階調表示を行な
うプラズマディスプレイ装置（以下単にＰＤＰと称す）
である。
30ＡはＰＤＰ30の入力インターフェイスに合う表示デー
タを生成するＰＤＰＤインターフェイス回路であり、そ
の具体的な構成例を第４図に示している。
タを生成するＰＤＰＤインターフェイス回路であり、そ
の具体的な構成例を第４図に示している。
40は内部の表示タイミングレジスタ40R に設定された表
示タイミング信号生成用パラメータ（ＰＤ）に従い、Ｃ
ＲＴ20及びＰＤＰ30を選択的に表示ドライブ制御するＣ
ＲＴコントローラ（以下ＣＲＴＣと称す）である。50は
ＣＰＵの制御の下に、ＣＲＴＣ40に表示タイミング信号
生成用パラメータ（ＰＤ）を設定するためのタイミング
パラメータ設定用制御回路であり、その具体的な構成例
を第５図に示している。
示タイミング信号生成用パラメータ（ＰＤ）に従い、Ｃ
ＲＴ20及びＰＤＰ30を選択的に表示ドライブ制御するＣ
ＲＴコントローラ（以下ＣＲＴＣと称す）である。50は
ＣＰＵの制御の下に、ＣＲＴＣ40に表示タイミング信号
生成用パラメータ（ＰＤ）を設定するためのタイミング
パラメータ設定用制御回路であり、その具体的な構成例
を第５図に示している。
第２図は、上記各パレットデータバッファ11，12、Ｖ−
ＲＡＭ14、ＢＩＯＳ・ＲＯＭ15等のシステム内のアドレ
ス割付けによるメモリマップを示す図である。
ＲＡＭ14、ＢＩＯＳ・ＲＯＭ15等のシステム内のアドレ
ス割付けによるメモリマップを示す図である。
第３図は上記パレット13の構成を示したもので、ＣＲＴ
20に送出される６ビットの表示データ（Ｒ，Ｇ，Ｂ，Ｓ
Ｒ，ＳＧ，ＳＢ）のうち、ＳＲ，ＳＧ，ＳＢはＲ，Ｇ，
Ｂの補助ビットである。ここでは、上記６ビットの表示
データ（Ｒ，Ｇ，Ｂ，ＳＲ，ＳＧ，ＳＢ）のうち、Ｒ
（ＲＥＤ）とＧ（ＧＲＥＥＮ）の２ビットがＰＤＰ用表
示データとして第４図に示すＰＤＰインターフェイス回
路30Ａに導かれる。
20に送出される６ビットの表示データ（Ｒ，Ｇ，Ｂ，Ｓ
Ｒ，ＳＧ，ＳＢ）のうち、ＳＲ，ＳＧ，ＳＢはＲ，Ｇ，
Ｂの補助ビットである。ここでは、上記６ビットの表示
データ（Ｒ，Ｇ，Ｂ，ＳＲ，ＳＧ，ＳＢ）のうち、Ｒ
（ＲＥＤ）とＧ（ＧＲＥＥＮ）の２ビットがＰＤＰ用表
示データとして第４図に示すＰＤＰインターフェイス回
路30Ａに導かれる。
第４図は上記ＰＤＰインターフエィス回路30Ａの回路構
成を示す回路ブロック図であり、上記第３図に示すパレ
ット13より入力された、Ｒ（ＲＥＤ）とＧ（ＧＲＥＥ
Ｎ）の２ビットのＰＤＰ用表示データがそれぞれシリア
ル−パラレル変換回路（Ｓ→Ｐ）31，32で各４ビット
（連続する４画素分）のデータ（ＰＨ１〜ＰＨ４、ＰＬ
１〜ＰＬ４）に変換され、８ビットの４階調表示データ
として図示しない４階調表示駆動回路を介しディスプレ
イパネル（ＰＤＰ本体）を供給される。
成を示す回路ブロック図であり、上記第３図に示すパレ
ット13より入力された、Ｒ（ＲＥＤ）とＧ（ＧＲＥＥ
Ｎ）の２ビットのＰＤＰ用表示データがそれぞれシリア
ル−パラレル変換回路（Ｓ→Ｐ）31，32で各４ビット
（連続する４画素分）のデータ（ＰＨ１〜ＰＨ４、ＰＬ
１〜ＰＬ４）に変換され、８ビットの４階調表示データ
として図示しない４階調表示駆動回路を介しディスプレ
イパネル（ＰＤＰ本体）を供給される。
第５図はＣＲＴＣ40に表示タイミングパラメータを設定
するためのタイミングラメータ設定用制御回路50の構成
を示す回路ブロック図である。ＣＲＴＣ40は、ＣＰＵよ
り表示タイミング設定信号（Ａ＝“１”）が供給される
と、新たに設定する表示モードの表示タイミング信号生
成用パラメータ（ＰＤ）をバス41を介して取込み、内部
の表示タイミングレジスタ40R にセットして、同パラメ
ータ（ＰＤ）により生成した表示タイミング信号（Ｄ
Ｄ）に従うタイミング制御で表示データをＰＤＰ30へ送
出する。この際、フリップフロップ42はＣＰＵより送出
されるＣＰＵデータ（Ｅ／Ｄ；“１”＝イネーブル、
“０”＝ディセーブル）をラッチタイミング信号Ｃに同
期してラッチる。又、アンドゲート43は上記フリップフ
ロップ42がリセット状態（Ｑ＝“０”）にあるとき、即
ち、ＣＰＵデータ（Ｅ／Ｄ）“０”をフリップフロップ
42が保持しているとき、表示タイミング設定信号（Ａ＝
“１”）の出力を禁止し、上記フリップフロップ42がセ
ット状態（“１”）にあるとき、上記禁止を解除する。
するためのタイミングラメータ設定用制御回路50の構成
を示す回路ブロック図である。ＣＲＴＣ40は、ＣＰＵよ
り表示タイミング設定信号（Ａ＝“１”）が供給される
と、新たに設定する表示モードの表示タイミング信号生
成用パラメータ（ＰＤ）をバス41を介して取込み、内部
の表示タイミングレジスタ40R にセットして、同パラメ
ータ（ＰＤ）により生成した表示タイミング信号（Ｄ
Ｄ）に従うタイミング制御で表示データをＰＤＰ30へ送
出する。この際、フリップフロップ42はＣＰＵより送出
されるＣＰＵデータ（Ｅ／Ｄ；“１”＝イネーブル、
“０”＝ディセーブル）をラッチタイミング信号Ｃに同
期してラッチる。又、アンドゲート43は上記フリップフ
ロップ42がリセット状態（Ｑ＝“０”）にあるとき、即
ち、ＣＰＵデータ（Ｅ／Ｄ）“０”をフリップフロップ
42が保持しているとき、表示タイミング設定信号（Ａ＝
“１”）の出力を禁止し、上記フリップフロップ42がセ
ット状態（“１”）にあるとき、上記禁止を解除する。
第６図は上記実施例の表示処理フローを示すフローチャ
ートである。
ートである。
ここで上記第１図乃至第６図を参照して一実施例の動作
を説明する。
を説明する。
電源の投入に伴うシステム立上げ時に於いて、先ずＣＰ
Ｕの制御の下に、ＢＩＯＳ．ＲＯＭ15に格納されたＰＤ
Ｐ用パレット及びＣＲＴ用パレットのデフォルト値（Ｄ
・ＣＲＴ，Ｄ・ＰＤＰ）がメインメモリ内のＣＲＴ用パ
レットデータブッファ11、及びＰＤＰ用パレットデータ
バッファ12にロードされる（第６図ステップＳ１）。
Ｕの制御の下に、ＢＩＯＳ．ＲＯＭ15に格納されたＰＤ
Ｐ用パレット及びＣＲＴ用パレットのデフォルト値（Ｄ
・ＣＲＴ，Ｄ・ＰＤＰ）がメインメモリ内のＣＲＴ用パ
レットデータブッファ11、及びＰＤＰ用パレットデータ
バッファ12にロードされる（第６図ステップＳ１）。
ここで、ディスプレイの選択指定コマンドが何等入力さ
れていないとき、又は新たにＰＤＰ30の選択指定コマン
ドが入力されたときは、ＰＤＰ用パレットデータバッフ
ァ12に貯えられたパレットデータがパレット13にロード
され、同パレットデータにより、Ｖ−ＲＡＭ14に貯えら
れた表示データが［16色→ 4階調］の色→階調変換を施
された後、ＰＤＰ30に供給されて表示される（第６図ス
テップＳ２，Ｓ３）。
れていないとき、又は新たにＰＤＰ30の選択指定コマン
ドが入力されたときは、ＰＤＰ用パレットデータバッフ
ァ12に貯えられたパレットデータがパレット13にロード
され、同パレットデータにより、Ｖ−ＲＡＭ14に貯えら
れた表示データが［16色→ 4階調］の色→階調変換を施
された後、ＰＤＰ30に供給されて表示される（第６図ス
テップＳ２，Ｓ３）。
この際、上記パレット13へのデータロードに伴ってＣＰ
Ｕの制御の下にタイミングパラメータ設定用制御回路50
のタイミング制御で、対応する表示対象（ここではＰＤ
Ｐ30）の表示タイミング信号生成用パラメータ（ＰＤ）
がＣＲＴＣ40の表示タイミングレジスタ40R に設定され
る。即ち、ＣＲＴＣ40は、第５図に示すアンドゲート43
を介し、ＣＰＵより送出された表示タイミング設定信号
（Ａ＝“１”）を受けると、新たに設定す表示モードの
表示タイミング信号生成用パラメータ（ＰＤ）をバス41
を介して取込み、内部の表示タイミングレジスタ40R に
セットして、同パラメータ（ＰＤ）により生成した表示
タイミング信号（ＤＤ）に従うタイミング制御で表示デ
ータをＶ−ＲＡＭ14より読出し、ＰＤＰ30へ送出する。
この際、上記アンドゲート43を開閉制御するフリップフ
ロップ42はＣＰＵより送出されるＣＰＵデータ（Ｅ／
Ｄ；“１”＝イネーブル，“０”＝ディセーブル）をラ
ッチタイミング信号Ｃに同期してラッチする。アンドゲ
ート43は上記フリップフロップ42がリセット状態（Ｑ＝
“０”）にあるとき、即ち、ＣＰＵデータ（Ｅ／Ｄ）
“０”をフリップフロップ42が保持しているとき、表示
タイミング設定信号（Ａ＝“１”）を出力を監視し、上
記フリップフロップ42がセット状態（“１”）にあると
き、上記禁止を解除する。
Ｕの制御の下にタイミングパラメータ設定用制御回路50
のタイミング制御で、対応する表示対象（ここではＰＤ
Ｐ30）の表示タイミング信号生成用パラメータ（ＰＤ）
がＣＲＴＣ40の表示タイミングレジスタ40R に設定され
る。即ち、ＣＲＴＣ40は、第５図に示すアンドゲート43
を介し、ＣＰＵより送出された表示タイミング設定信号
（Ａ＝“１”）を受けると、新たに設定す表示モードの
表示タイミング信号生成用パラメータ（ＰＤ）をバス41
を介して取込み、内部の表示タイミングレジスタ40R に
セットして、同パラメータ（ＰＤ）により生成した表示
タイミング信号（ＤＤ）に従うタイミング制御で表示デ
ータをＶ−ＲＡＭ14より読出し、ＰＤＰ30へ送出する。
この際、上記アンドゲート43を開閉制御するフリップフ
ロップ42はＣＰＵより送出されるＣＰＵデータ（Ｅ／
Ｄ；“１”＝イネーブル，“０”＝ディセーブル）をラ
ッチタイミング信号Ｃに同期してラッチする。アンドゲ
ート43は上記フリップフロップ42がリセット状態（Ｑ＝
“０”）にあるとき、即ち、ＣＰＵデータ（Ｅ／Ｄ）
“０”をフリップフロップ42が保持しているとき、表示
タイミング設定信号（Ａ＝“１”）を出力を監視し、上
記フリップフロップ42がセット状態（“１”）にあると
き、上記禁止を解除する。
このように、パレット13へのデータロード（及び後述す
る表示対象の切替え）に伴ってＣＰＵの制御の下にタイ
ミングパラメータ設定用制御回路50のタイミング制御
で、対応する表示対象（ＰＤＰ30／ＣＲＴ20）の表示タ
イミング信号生成用パラメータ（ＰＤ）がＣＲＴＣ40の
表示タイミングレジスタ40R の設定され、同パラメータ
（ＰＤ）により生成した表示タイミング信号（ＤＤ）に
従うタイミング制御でＶ−ＲＡＭ14より表示データが読
出される。
る表示対象の切替え）に伴ってＣＰＵの制御の下にタイ
ミングパラメータ設定用制御回路50のタイミング制御
で、対応する表示対象（ＰＤＰ30／ＣＲＴ20）の表示タ
イミング信号生成用パラメータ（ＰＤ）がＣＲＴＣ40の
表示タイミングレジスタ40R の設定され、同パラメータ
（ＰＤ）により生成した表示タイミング信号（ＤＤ）に
従うタイミング制御でＶ−ＲＡＭ14より表示データが読
出される。
ここで、Ｖ−ＲＡＭ14より読出され、パレット13により
［16色→ 4階調］変換された第３図に示すＲ（ＲＥＤ）
とＧ（ＧＲＥＥＮ）の２ビットのＰＤＰ用表示データ
は、第４図に示すＰＤＰ30のインターフェイス回路30Ａ
に導かれて、それぞれシリアル−パラレル変換回路（Ｓ
→Ｐ）31，32により各４ビット（連続する４画素単位）
のデータ（ＰＨ１〜ＰＨ４、ＰＬ１〜ＰＬ４）に変換さ
れ、計８ビットの４画素・４階調単位の表示デーアとし
て図示しない４階調表示駆動回路を介しディスプレイパ
ネル（ＰＤＰ本体）に供給される。ここでは、上記パレ
ット13より出力される２ビットのＰＤＰ用表示データ
（Ｒ，Ｇ）が、“０，０”のとき、Ｙ電極ドライブ１Ｈ
期間に対する放電パルス幅をディーティ比10％と最も低
くし、続いて“０，１”のとき40％、“１，０”をとき
70％、“１，１”のとき 100％としている。
［16色→ 4階調］変換された第３図に示すＲ（ＲＥＤ）
とＧ（ＧＲＥＥＮ）の２ビットのＰＤＰ用表示データ
は、第４図に示すＰＤＰ30のインターフェイス回路30Ａ
に導かれて、それぞれシリアル−パラレル変換回路（Ｓ
→Ｐ）31，32により各４ビット（連続する４画素単位）
のデータ（ＰＨ１〜ＰＨ４、ＰＬ１〜ＰＬ４）に変換さ
れ、計８ビットの４画素・４階調単位の表示デーアとし
て図示しない４階調表示駆動回路を介しディスプレイパ
ネル（ＰＤＰ本体）に供給される。ここでは、上記パレ
ット13より出力される２ビットのＰＤＰ用表示データ
（Ｒ，Ｇ）が、“０，０”のとき、Ｙ電極ドライブ１Ｈ
期間に対する放電パルス幅をディーティ比10％と最も低
くし、続いて“０，１”のとき40％、“１，０”をとき
70％、“１，１”のとき 100％としている。
上記ＰＤＰ30を用いた表示モードに於いて、ユーザに指
定により、色と階調の対応関係を変更する旨のコマンド
及びパレットデータが入力されると、ＣＰＵの制御の下
にパレット13の内容が同入力データに従い書換えられ
て、以後、その書換えられたＰＤＰ用パレットデータに
従い［16色→ 4階調］の色→階調変換が施される（第６
図ステップＳ４，Ｓ５）。
定により、色と階調の対応関係を変更する旨のコマンド
及びパレットデータが入力されると、ＣＰＵの制御の下
にパレット13の内容が同入力データに従い書換えられ
て、以後、その書換えられたＰＤＰ用パレットデータに
従い［16色→ 4階調］の色→階調変換が施される（第６
図ステップＳ４，Ｓ５）。
又、ユーザの指定により、使用するディスプレイ装置を
ＰＤＰ30からＣＲＴ20に切替える旨のコマンドが入力さ
れると、ＣＰＵの制御の下に、ＣＰＴ用パレットデータ
バッファ11がリードアクセスされて、パレット13の内容
が同パレットデータバッファ11より読出されたＣＲＴ用
パレットデータに従い書換えられ、以後、Ｖ−ＲＡＭ14
より読出された表示データが、その書換えられたＣＲＴ
用パレットデータに従い［16色→94色］色変換が施され
た後、ＣＲＴ20上に表示される（第６図ステップＳ６〜
Ｓ８） この際は表示対象の切替え（ＰＤＰ30→ＣＲＴ20に伴っ
て、上述したようにＣＰＵの制御の下にタイミングパラ
メータ設定用制御回路50のタイミング制御で、対応する
表示対象（ここではＣＲＴ20）の表示タイミング信号生
成用パラメータ（ＰＤ）がＣＲＴＣ40の表示タイミング
レジスタに設定され、同パラメータ（ＰＤ）により生成
した表示タイミング信号（ＤＤ）に従うタイミング制御
でＶ−ＲＡＭ14より表示データが読出される。
ＰＤＰ30からＣＲＴ20に切替える旨のコマンドが入力さ
れると、ＣＰＵの制御の下に、ＣＰＴ用パレットデータ
バッファ11がリードアクセスされて、パレット13の内容
が同パレットデータバッファ11より読出されたＣＲＴ用
パレットデータに従い書換えられ、以後、Ｖ−ＲＡＭ14
より読出された表示データが、その書換えられたＣＲＴ
用パレットデータに従い［16色→94色］色変換が施され
た後、ＣＲＴ20上に表示される（第６図ステップＳ６〜
Ｓ８） この際は表示対象の切替え（ＰＤＰ30→ＣＲＴ20に伴っ
て、上述したようにＣＰＵの制御の下にタイミングパラ
メータ設定用制御回路50のタイミング制御で、対応する
表示対象（ここではＣＲＴ20）の表示タイミング信号生
成用パラメータ（ＰＤ）がＣＲＴＣ40の表示タイミング
レジスタに設定され、同パラメータ（ＰＤ）により生成
した表示タイミング信号（ＤＤ）に従うタイミング制御
でＶ−ＲＡＭ14より表示データが読出される。
このＣＲＴ20による表示モードに於いて、ユーザの指定
により、［16色→64色］の色の対応関係を変更する旨の
パレットカラーの変更指示コマンド及びパレット選択指
定情報が入力されると、ＣＰＵの制御の下にアプリケー
ションソフトウエアによるパレット13の書換え処理が実
行され、以後、その書換えられたＣＲＴ用パレットデー
タのパレットカラーに従い［16色→64色］の色変換が施
される（第６図ステップＳ９，Ｓ10）。
により、［16色→64色］の色の対応関係を変更する旨の
パレットカラーの変更指示コマンド及びパレット選択指
定情報が入力されると、ＣＰＵの制御の下にアプリケー
ションソフトウエアによるパレット13の書換え処理が実
行され、以後、その書換えられたＣＲＴ用パレットデー
タのパレットカラーに従い［16色→64色］の色変換が施
される（第６図ステップＳ９，Ｓ10）。
ここで、ユーザの指定により、使用するディスプレイ装
置をＣＲＴ20からＰＤＰ30に切替える旨のコマンドが入
力されると、ＣＰＵの制御の下に、ＰＤＰ用パレットデ
ータバッファ12がリードアクセスされて、パレット13の
内容が同パレットデータバッファ12より読出されＰＤＰ
用パレットデータに従い書換えられ、以後、Ｖ−ＲＡＭ
14より読出された表示データガ、その書換えられたＰＤ
Ｐ用パレットデータに従い［16色→ 4階調］の色→階調
変換された後、ＰＤＰ30に表示される（第６図ステップ
Ｓ１１，Ｓ２，Ｓ３，…）。
置をＣＲＴ20からＰＤＰ30に切替える旨のコマンドが入
力されると、ＣＰＵの制御の下に、ＰＤＰ用パレットデ
ータバッファ12がリードアクセスされて、パレット13の
内容が同パレットデータバッファ12より読出されＰＤＰ
用パレットデータに従い書換えられ、以後、Ｖ−ＲＡＭ
14より読出された表示データガ、その書換えられたＰＤ
Ｐ用パレットデータに従い［16色→ 4階調］の色→階調
変換された後、ＰＤＰ30に表示される（第６図ステップ
Ｓ１１，Ｓ２，Ｓ３，…）。
この際も表示対象の切替え（ＣＲＴ20→ＰＤＰ30）に伴
って、上述したようにＣＰＵの制御の下にタイミングパ
ラメータ設定用制御回路50のタイミング制御で、対応す
る表示対象（ここではＰＤＰ30）の表示タイミング信号
生成用パラメータ（ＰＤ）がＣＲＴＣ40の表示タイミン
グレジスタ40R に設定され、同パラメータ（ＰＤ）によ
り生成した表示タイミング信号（ＤＤ）に従うタイミン
グ制御でＶ−ＲＡＭ14より表示データが読出される。
って、上述したようにＣＰＵの制御の下にタイミングパ
ラメータ設定用制御回路50のタイミング制御で、対応す
る表示対象（ここではＰＤＰ30）の表示タイミング信号
生成用パラメータ（ＰＤ）がＣＲＴＣ40の表示タイミン
グレジスタ40R に設定され、同パラメータ（ＰＤ）によ
り生成した表示タイミング信号（ＤＤ）に従うタイミン
グ制御でＶ−ＲＡＭ14より表示データが読出される。
このように、ＣＲＴ20とＰＤＰ30とに共通のパレット1
3、及びＣＲＴＣ40を用いて、ＣＲＴ20上に色別表示さ
れる情報を任意の色→階調対応をもってＰＤＰ30上に多
階調表示できる。
3、及びＣＲＴＣ40を用いて、ＣＲＴ20上に色別表示さ
れる情報を任意の色→階調対応をもってＰＤＰ30上に多
階調表示できる。
尚、上記実施例では、［16色→ 4階調］の色→階調変換
例を示したが、例えば［16色→8 階調］，［64色→16階
調］等、他の色→階調変換であっても上記同様にカラー
ＣＲＴディスプレイユニットで扱う色別表示要素をもつ
表示データをプラズマディスプレイ（ＰＤＰ）上にてカ
ラーに対応付けて階調表示できる。尚、上記実施例で
は、表示装置として、ＣＲＴディスプレイとプラズマデ
ィスプレイを用いた場合について説明したが、プラズマ
ディスプレイに代えて例えば液晶ディスプレイなどあら
ゆるフラットパネルディスプレイに適用できることはい
うまでもない。
例を示したが、例えば［16色→8 階調］，［64色→16階
調］等、他の色→階調変換であっても上記同様にカラー
ＣＲＴディスプレイユニットで扱う色別表示要素をもつ
表示データをプラズマディスプレイ（ＰＤＰ）上にてカ
ラーに対応付けて階調表示できる。尚、上記実施例で
は、表示装置として、ＣＲＴディスプレイとプラズマデ
ィスプレイを用いた場合について説明したが、プラズマ
ディスプレイに代えて例えば液晶ディスプレイなどあら
ゆるフラットパネルディスプレイに適用できることはい
うまでもない。
［発明の効果］ 以上詳記したように本発明によれば、プラズマディスプ
レイユニットとカラーディスプレイユニットを任意選択
的に表示ドライブ制御する表示制御装置に於いて、上記
ＣＲＴディスプレイ装置又はプラズマディスプレイ装置
のいずれか一方の表示タイミングパラメータが設定され
た単一のＣＲＴコントローラと、上記ＣＲＴディスプレ
イ装置の表示色変換用パレットデータ又はプラズマディ
スプレイ装置の階調表示用パレットデータが設定される
単一のパレットと、上記ＣＲＴディスプレイ装置又はプ
ラズマディスプレイ装置のいずれか一方を表示ドライブ
対象として選択する手段と、同選択された表示ドライブ
対象に従い上記ＣＲＴコントローラの表示タイミングパ
ラメータ及びパレット上のパレットデータを書替える手
段とを有して、上記ＣＲＴディスプレイ装置とプラズマ
ディスプレイ装置の表示ドライブ制御を単一のＣＲＴコ
ントローラとパレットにより行なう構成としたことによ
り、単一の表示コントローラ及びパレットの上記各ディ
スプレイの表示ドライブに共通に用い、ハードウェアの
有効利用を図って、簡単かつ安価なハードウェア構成に
より、カラーディスプレイで扱う色別表示要素をもつデ
ータをプラズマディスプレイ上にてカラーに対応付けて
階調表示できる。
レイユニットとカラーディスプレイユニットを任意選択
的に表示ドライブ制御する表示制御装置に於いて、上記
ＣＲＴディスプレイ装置又はプラズマディスプレイ装置
のいずれか一方の表示タイミングパラメータが設定され
た単一のＣＲＴコントローラと、上記ＣＲＴディスプレ
イ装置の表示色変換用パレットデータ又はプラズマディ
スプレイ装置の階調表示用パレットデータが設定される
単一のパレットと、上記ＣＲＴディスプレイ装置又はプ
ラズマディスプレイ装置のいずれか一方を表示ドライブ
対象として選択する手段と、同選択された表示ドライブ
対象に従い上記ＣＲＴコントローラの表示タイミングパ
ラメータ及びパレット上のパレットデータを書替える手
段とを有して、上記ＣＲＴディスプレイ装置とプラズマ
ディスプレイ装置の表示ドライブ制御を単一のＣＲＴコ
ントローラとパレットにより行なう構成としたことによ
り、単一の表示コントローラ及びパレットの上記各ディ
スプレイの表示ドライブに共通に用い、ハードウェアの
有効利用を図って、簡単かつ安価なハードウェア構成に
より、カラーディスプレイで扱う色別表示要素をもつデ
ータをプラズマディスプレイ上にてカラーに対応付けて
階調表示できる。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は上記実施例に於けるシステム上のメモリマップを
示す図、第３図は上記実施例に於けるパレットの構成を
示す図、第４図は上記実施例に於けるＰＤＰインターフ
ェイス回路の構成を示すブロックン図、第５図は上記実
施例に於けるＣＲＴＣのタイミングパラメータ設定用制
御回路の構成を示す回路ブロック図、第６図は上記実施
例に於ける表示処理フローを示すフローチャートであ
る。 11……ＣＲＴ用パレットデータバッファ、12……ＰＤＰ
用パレットデータバッファ、13……パレット、14……ビ
デオＲＡＭ（Ｖ−ＲＡＭ）、15……ＢＩＯＳ・ＲＯＭ、
20……カラーＣＲＴディスプレイ装置（ＣＲＴ）、30…
…プラズマディスプレイ装置（ＰＤＰ）、30Ａ……ＰＤ
Ｐインターフェイス回路、31，32……シリアルーパラレ
ル変換回路（Ｓ→Ｐ）、40……表示コントローラ（ＣＲ
ＴＣ）、40R ……表示タイミングレジスタ、41……バ
ス、42……フリップフロップ、43……アンドゲート、50
……タイミングパラメータ設定用制御回路、Ｄ・ＰＤＰ
……ＰＤＰ用パレットのデフォルト値、Ｄ・ＣＲＴ……
ＣＲＴパレットのデフォルト値、ＰＤ……表示タイミン
グ信号生成用パラメータ、Ａ……表示タイミング設定信
号、ＤＤ……表示タイミング信号、Ｅ／Ｄ……ＣＰＵデ
ータ、Ｃ……ラッチタイミング信号。
２図は上記実施例に於けるシステム上のメモリマップを
示す図、第３図は上記実施例に於けるパレットの構成を
示す図、第４図は上記実施例に於けるＰＤＰインターフ
ェイス回路の構成を示すブロックン図、第５図は上記実
施例に於けるＣＲＴＣのタイミングパラメータ設定用制
御回路の構成を示す回路ブロック図、第６図は上記実施
例に於ける表示処理フローを示すフローチャートであ
る。 11……ＣＲＴ用パレットデータバッファ、12……ＰＤＰ
用パレットデータバッファ、13……パレット、14……ビ
デオＲＡＭ（Ｖ−ＲＡＭ）、15……ＢＩＯＳ・ＲＯＭ、
20……カラーＣＲＴディスプレイ装置（ＣＲＴ）、30…
…プラズマディスプレイ装置（ＰＤＰ）、30Ａ……ＰＤ
Ｐインターフェイス回路、31，32……シリアルーパラレ
ル変換回路（Ｓ→Ｐ）、40……表示コントローラ（ＣＲ
ＴＣ）、40R ……表示タイミングレジスタ、41……バ
ス、42……フリップフロップ、43……アンドゲート、50
……タイミングパラメータ設定用制御回路、Ｄ・ＰＤＰ
……ＰＤＰ用パレットのデフォルト値、Ｄ・ＣＲＴ……
ＣＲＴパレットのデフォルト値、ＰＤ……表示タイミン
グ信号生成用パラメータ、Ａ……表示タイミング設定信
号、ＤＤ……表示タイミング信号、Ｅ／Ｄ……ＣＰＵデ
ータ、Ｃ……ラッチタイミング信号。
Claims (1)
- 【請求項１】フラットパネルディスプレイ装置を備え、
ＣＲＴ表示装置を選択的に接続可能としたコンピュータ
システムにおける表示制御方式であって、 前記フラットパネルディスプレイ装置用のパレットデー
タまたは前記ＣＲＴ表示装置用のパレットデータが設定
されるパレット手段と、 前記フラットパネルディスプレイ装置またはＣＲＴ表示
装置のいずれか一方を選択する手段と、 前記選択手段により選択された表示装置に対応するパレ
ットデータを前記パレット手段に設定する手段と、 前記パレット手段に設定されたパレットデータに従っ
て、前記フラットパネルディスプレイ装置またはＣＲＴ
表示装置に表示データを表示する制御手段と を具備することを特徴とする表示制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276055A JPH0616228B2 (ja) | 1987-06-19 | 1987-10-31 | 表示制御装置 |
| DE3853447T DE3853447T2 (de) | 1987-06-19 | 1988-06-16 | Anzeigesteuergerät für eine Kathodenstrahlröhre-/Plasmaanzeigeeinheit. |
| EP88109669A EP0295689B1 (en) | 1987-06-19 | 1988-06-16 | Display controller for CRT/plasma display apparatus |
| US07/208,044 US4980678A (en) | 1987-06-19 | 1988-06-17 | Display controller for CRT/flat panel display apparatus |
| KR1019880007432A KR910005367B1 (ko) | 1987-06-19 | 1988-06-18 | Crt/플라즈마 디스플레이 장치용 디스플레이 콘트롤러 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-152702 | 1987-06-19 | ||
| JP62-152703 | 1987-06-19 | ||
| JP15270287 | 1987-06-19 | ||
| JP15270387 | 1987-06-19 | ||
| JP62276055A JPH0616228B2 (ja) | 1987-06-19 | 1987-10-31 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01105289A JPH01105289A (ja) | 1989-04-21 |
| JPH0616228B2 true JPH0616228B2 (ja) | 1994-03-02 |
Family
ID=27320329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62276055A Expired - Lifetime JPH0616228B2 (ja) | 1987-06-19 | 1987-10-31 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616228B2 (ja) |
-
1987
- 1987-10-31 JP JP62276055A patent/JPH0616228B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01105289A (ja) | 1989-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0295689B1 (en) | Display controller for CRT/plasma display apparatus | |
| CA2048702C (en) | Color display control apparatus for controlling display gray scale of each scanning frame or each plurality of dots | |
| JP2667204B2 (ja) | 階調表示装置 | |
| JPH06259034A (ja) | ディスプレイパネルの中間調画像表示方法 | |
| US6028587A (en) | Display device for controlling display gradation in display dots by writing image data in image memory | |
| JPH0616228B2 (ja) | 表示制御装置 | |
| JPH10222123A (ja) | Ｐｄｐ表示装置 | |
| JP2656267B2 (ja) | 表示制御装置 | |
| JPH0616227B2 (ja) | 表示制御装置 | |
| US5739815A (en) | Method and apparatus for displaying image | |
| JPH01105293A (ja) | 表示制御装置 | |
| JP2600072B2 (ja) | 強調表示装置 | |
| JPH01105295A (ja) | 表示制御装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JP2973209B2 (ja) | 画像信号処理装置 | |
| JPH09120273A (ja) | 表示回路 | |
| JPH03166591A (ja) | 表示方法 | |
| JPH10198318A (ja) | 画像表示装置における画像データアクセス方法 | |
| JPH02251889A (ja) | 表示システムおよび表示データ変換回路 | |
| JPH0395591A (ja) | 画像信号処理装置 | |
| JPH11272238A (ja) | Ｌｃｄコントローラ及びｌｃｄパネルの階調表示方法 | |
| JPS6152694A (ja) | チエンジカラ−回路 | |
| JPH05197359A (ja) | 表示用ルックアップテーブル回路 | |
| JP2005156838A (ja) | 画像表示装置 | |
| JPH0561447A (ja) | 表示体制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 14 |