JPH06163531A - 半導体装置における素子分離領域の形成方法 - Google Patents
半導体装置における素子分離領域の形成方法Info
- Publication number
- JPH06163531A JPH06163531A JP31869192A JP31869192A JPH06163531A JP H06163531 A JPH06163531 A JP H06163531A JP 31869192 A JP31869192 A JP 31869192A JP 31869192 A JP31869192 A JP 31869192A JP H06163531 A JPH06163531 A JP H06163531A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- isolation region
- element isolation
- oxide film
- oxidized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 title claims description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 241000293849 Cordylanthus Species 0.000 abstract description 15
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置における素子分離領域
の形成方法に関するもので、バーズビークの成長を抑制
するとともに、ＬＯＣＯＳプロセス中に誘発されるスト
レスを緩和する製法を提供することを目的とする。 【構成】 本発明は前記目的のため、従来のようにパッ
ド酸化膜を形成せず、基板１上に薄い（約２００Å）窒
化膜２を形成し、それをパターニングした後、フィール
ド酸化膜３を形成するようにしたものである。その形成
の熱酸化の際、前記窒化膜２は殆ど酸化されるのでスト
レスが緩和されるし、また、パッド酸化膜を使用しない
ので、バーズビークの成長も抑制される。
の形成方法に関するもので、バーズビークの成長を抑制
するとともに、ＬＯＣＯＳプロセス中に誘発されるスト
レスを緩和する製法を提供することを目的とする。 【構成】 本発明は前記目的のため、従来のようにパッ
ド酸化膜を形成せず、基板１上に薄い（約２００Å）窒
化膜２を形成し、それをパターニングした後、フィール
ド酸化膜３を形成するようにしたものである。その形成
の熱酸化の際、前記窒化膜２は殆ど酸化されるのでスト
レスが緩和されるし、また、パッド酸化膜を使用しない
ので、バーズビークの成長も抑制される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における素
子分離領域の形成方法に関するものである。
子分離領域の形成方法に関するものである。
【０００２】
【従来の技術】周知のように、半導体基板上に形成する
隣り合う素子と素子とを絶縁分離するための素子分離領
域の形成は、従来、例えばJ.Electrochem.Soc.SOLID-ST
ATE SCIENCE AND TECHNOLOGY, 130 [7](1983)(米)p.156
3-1566に開示されるように多くＬＯＣＯＳ (Local Oxid
ation of Silicon) 法で行なわれている。その形成方法
を図４に示し、以下に説明する。
隣り合う素子と素子とを絶縁分離するための素子分離領
域の形成は、従来、例えばJ.Electrochem.Soc.SOLID-ST
ATE SCIENCE AND TECHNOLOGY, 130 [7](1983)(米)p.156
3-1566に開示されるように多くＬＯＣＯＳ (Local Oxid
ation of Silicon) 法で行なわれている。その形成方法
を図４に示し、以下に説明する。
【０００３】まず、図４（ａ）に示すように、半導体基
板（一般にＳｉ基板）１上に熱酸化により薄いパッド酸
化膜１１を約３００Åの厚さ形成する。
板（一般にＳｉ基板）１上に熱酸化により薄いパッド酸
化膜１１を約３００Åの厚さ形成する。
【０００４】次いで、図４（ｂ）のように、そのパッド
酸化膜１１上にＬＰＣＶＤ（減圧化学的気相成長）法に
より、シリコン窒化膜（Ｓｉ3 Ｎ4 膜）２を形成し、素
子分離領域となる部分の前記Ｓｉ3 Ｎ4 膜２を、図示し
ないがレジストパターンによるホトリソ（ホトリソグラ
フィ）、エッチング技術で除去する（いわゆるパターニ
ングする）。
酸化膜１１上にＬＰＣＶＤ（減圧化学的気相成長）法に
より、シリコン窒化膜（Ｓｉ3 Ｎ4 膜）２を形成し、素
子分離領域となる部分の前記Ｓｉ3 Ｎ4 膜２を、図示し
ないがレジストパターンによるホトリソ（ホトリソグラ
フィ）、エッチング技術で除去する（いわゆるパターニ
ングする）。
【０００５】その後、図４（ｃ）に示すように、熱酸化
により酸化すると素子分離領域にいわゆるフィールド酸
化膜３が約６０００Åの厚さ形成される。
により酸化すると素子分離領域にいわゆるフィールド酸
化膜３が約６０００Åの厚さ形成される。
【０００６】しかしながら、このとき、同図に示すよう
に、また前記文献にも記載されているように、バーズビ
ークと呼ばれる素子形成領域への酸化の食い込み形状が
生じる。このバーズビークの食い込みが多いほど、十分
な素子形成領域の確保が困難となる。従って、このバー
ズビークをできるだけ減少させねばならず、その対策方
法として、従来、パッド酸化膜１１をより薄くする方
法、窒化膜２をより厚くする方法、またフィールド酸化
膜３を薄くする方法などが講じられている。
に、また前記文献にも記載されているように、バーズビ
ークと呼ばれる素子形成領域への酸化の食い込み形状が
生じる。このバーズビークの食い込みが多いほど、十分
な素子形成領域の確保が困難となる。従って、このバー
ズビークをできるだけ減少させねばならず、その対策方
法として、従来、パッド酸化膜１１をより薄くする方
法、窒化膜２をより厚くする方法、またフィールド酸化
膜３を薄くする方法などが講じられている。
【０００７】
【発明が解決しようとする課題】しかしながら、以上述
べたいずれの方法においても十分な解決が得られていな
い。パッド酸化膜を薄くする方法、窒化膜を厚くする方
法は共にバーズビーク周辺部に誘発されるストレスを増
大させるため、Ｓｉ基板内に結晶欠陥が発生する。この
欠陥はデバイスの電気特性に致命的な影響を与える。一
方、欠陥の出来ない条件ではバーズビークが素子領域全
体に食い込むため、素子領域の確保が困難となる。ま
た、フィールド酸化膜を薄くする方法においても、十分
な絶縁特性の確保のために、薄膜化に限界があり、バー
ズビーク減少に対する効果は小さい。
べたいずれの方法においても十分な解決が得られていな
い。パッド酸化膜を薄くする方法、窒化膜を厚くする方
法は共にバーズビーク周辺部に誘発されるストレスを増
大させるため、Ｓｉ基板内に結晶欠陥が発生する。この
欠陥はデバイスの電気特性に致命的な影響を与える。一
方、欠陥の出来ない条件ではバーズビークが素子領域全
体に食い込むため、素子領域の確保が困難となる。ま
た、フィールド酸化膜を薄くする方法においても、十分
な絶縁特性の確保のために、薄膜化に限界があり、バー
ズビーク減少に対する効果は小さい。
【０００８】本発明は、以上述べたバーズビークの成長
の抑制と、前記ストレスの緩和を図るため、パッド酸化
膜を形成せず、かつシリコン窒化膜の厚さを該膜が殆ど
酸化される程度にし、ストレスが少なく、バーズビーク
の成長がより少ないフィールド酸化膜を形成することを
目的とする。
の抑制と、前記ストレスの緩和を図るため、パッド酸化
膜を形成せず、かつシリコン窒化膜の厚さを該膜が殆ど
酸化される程度にし、ストレスが少なく、バーズビーク
の成長がより少ないフィールド酸化膜を形成することを
目的とする。
【０００９】
【課題を解決するための手段】本発明は前記目的のた
め、素子分離領域の形成方法として、従来形成していた
パッド酸化膜を形成せず、かつシリコン窒化膜が熱酸化
によりその殆どが酸化される程度の厚さにするようにし
たものである。
め、素子分離領域の形成方法として、従来形成していた
パッド酸化膜を形成せず、かつシリコン窒化膜が熱酸化
によりその殆どが酸化される程度の厚さにするようにし
たものである。
【００１０】
【作用】本発明は前述したように、パッド酸化膜を形成
しないようにしたので、バーズビークの成長を抑えるこ
とができ、また、シリコン窒化膜を薄く形成するように
したので、熱酸化により該窒化膜は殆ど酸化され、降温
時の熱膨張率の差から生じるストレスが緩和される。
しないようにしたので、バーズビークの成長を抑えるこ
とができ、また、シリコン窒化膜を薄く形成するように
したので、熱酸化により該窒化膜は殆ど酸化され、降温
時の熱膨張率の差から生じるストレスが緩和される。
【００１１】
【実施例】図１に本発明の第１の実施例を示し、以下に
説明する。
説明する。
【００１２】まず、図１（ａ）に示すように、シリコン
基板（以下単に基板と称す）１上にシリコン窒化膜（以
下単に窒化膜と記す）２をＬＰＣＶＤ法あるいはＲＴＮ
(Rapid Thermal Nitrization)法により形成する。この
とき、この窒化膜２の厚さは後述の熱酸化によりその殆
どが酸化される厚さである約２００Åにする。周知のよ
うにこのような窒化膜は１５００℃くらいで熱酸化すれ
ば２００Å程度の厚さ酸化されてしまう。
基板（以下単に基板と称す）１上にシリコン窒化膜（以
下単に窒化膜と記す）２をＬＰＣＶＤ法あるいはＲＴＮ
(Rapid Thermal Nitrization)法により形成する。この
とき、この窒化膜２の厚さは後述の熱酸化によりその殆
どが酸化される厚さである約２００Åにする。周知のよ
うにこのような窒化膜は１５００℃くらいで熱酸化すれ
ば２００Å程度の厚さ酸化されてしまう。
【００１３】次いで、図１（ｂ）のように、素子形成領
域にのみ前記窒化膜２を残すようにホトリソ、エッチン
グ技術でパターニングする。
域にのみ前記窒化膜２を残すようにホトリソ、エッチン
グ技術でパターニングする。
【００１４】その後、図１（ｃ）に示すように、熱酸化
によりフィールド酸化膜３を形成する。このとき、従来
のように酸化種の拡散通路となるパッド酸化膜が存在し
ないので、横方向への酸化種の拡散は強く抑制され、バ
ーズビークの成長は極めて小さい形状となる。また、窒
化膜２が前記熱酸化により、前述したように完全にもし
くは殆ど酸化されるので、窒化膜の弾性変形から生じる
ストレスを大きく緩和でき、降温時に材質の熱膨張係数
の違いからパターンエッジに誘発されるストレスも殆ど
なくなる。つまり、従来は基板、パッド酸化膜、窒化膜
の３層になっており、その３種類の材質の熱膨張係数の
違いから、前記ストレスが大きかったが、本実施例では
窒化膜２は酸化されるので、いわば基板１とその酸化さ
れた窒化膜２との熱膨張係数の違いだけになるのでスト
レスは小さくなる。
によりフィールド酸化膜３を形成する。このとき、従来
のように酸化種の拡散通路となるパッド酸化膜が存在し
ないので、横方向への酸化種の拡散は強く抑制され、バ
ーズビークの成長は極めて小さい形状となる。また、窒
化膜２が前記熱酸化により、前述したように完全にもし
くは殆ど酸化されるので、窒化膜の弾性変形から生じる
ストレスを大きく緩和でき、降温時に材質の熱膨張係数
の違いからパターンエッジに誘発されるストレスも殆ど
なくなる。つまり、従来は基板、パッド酸化膜、窒化膜
の３層になっており、その３種類の材質の熱膨張係数の
違いから、前記ストレスが大きかったが、本実施例では
窒化膜２は酸化されるので、いわば基板１とその酸化さ
れた窒化膜２との熱膨張係数の違いだけになるのでスト
レスは小さくなる。
【００１５】図２は本発明の第２の実施例であり、以下
に説明する。
に説明する。
【００１６】まず、図２のように、基板１上に窒化膜２
を第１の実施例同様薄く形成し、ホトリソ、エッチング
技術で、素子分離領域部分を除去するようにパターニン
グする。
を第１の実施例同様薄く形成し、ホトリソ、エッチング
技術で、素子分離領域部分を除去するようにパターニン
グする。
【００１７】次いで、図２（ｂ）のように、前記パター
ニングされた素子分離領域部に熱酸化により酸化膜４を
形成する。このとき、その酸化により、前記領域の基板
１の上部分も酸化される。従って、後述の工程でのエッ
チングでその酸化膜を除去すると酸化された基板１の部
分も除去され凹部ができる。
ニングされた素子分離領域部に熱酸化により酸化膜４を
形成する。このとき、その酸化により、前記領域の基板
１の上部分も酸化される。従って、後述の工程でのエッ
チングでその酸化膜を除去すると酸化された基板１の部
分も除去され凹部ができる。
【００１８】次ぎに、図２（ｃ）のように、ホトリソ、
エッチング技術で素子分離領域をパターニング形成し、
前記酸化膜４をＨＦ（フッ酸）処理により除去すると、
前述したように基板１に凹部ができる。
エッチング技術で素子分離領域をパターニング形成し、
前記酸化膜４をＨＦ（フッ酸）処理により除去すると、
前述したように基板１に凹部ができる。
【００１９】その後、図２（ｄ）に示すように、再度熱
酸化を行ない素子分離領域にフィールド酸化膜３を形成
する。この場合も第１の実施例同様窒化膜２は殆ど酸化
されるので、ストレスは第１の実施例で説明したとおり
緩和される。また、これも第１の実施例と同様、パッド
酸化膜がないのでバーズビークの成長も抑制される。
酸化を行ない素子分離領域にフィールド酸化膜３を形成
する。この場合も第１の実施例同様窒化膜２は殆ど酸化
されるので、ストレスは第１の実施例で説明したとおり
緩和される。また、これも第１の実施例と同様、パッド
酸化膜がないのでバーズビークの成長も抑制される。
【００２０】図３は本発明の第３の実施例であり、以下
に説明する。
に説明する。
【００２１】まず、図３（ａ）のように基板１上に窒化
膜２を第１、第２の実施例同様薄く形成する。次いで、
図３（ｂ）のように、ホトリソ、エッチング技術で素子
分離領域の部分の基板１に凹部ができるまでパターニン
グする。
膜２を第１、第２の実施例同様薄く形成する。次いで、
図３（ｂ）のように、ホトリソ、エッチング技術で素子
分離領域の部分の基板１に凹部ができるまでパターニン
グする。
【００２２】次ぎに、図３（ｃ）のように、熱酸化によ
り素子分離領域にフィールド酸化膜３を形成する。この
とき、窒化膜２は第１、第２の実施例同様、殆ど酸化さ
れ、ストレスの緩和に寄与する。この後、例えばＳＯＧ
(Spin on Glass)のような酸化膜系の絶縁膜５を全面に
堆積し、その表面をできるだけ平坦にする。
り素子分離領域にフィールド酸化膜３を形成する。この
とき、窒化膜２は第１、第２の実施例同様、殆ど酸化さ
れ、ストレスの緩和に寄与する。この後、例えばＳＯＧ
(Spin on Glass)のような酸化膜系の絶縁膜５を全面に
堆積し、その表面をできるだけ平坦にする。
【００２３】そして、図３（ｄ）のように、前記ＳＯＧ
５および前記酸化された窒化膜２をＨＦ処理にてエッチ
ング除去し、素子形成領域（つまり素子分離領域以外）
を露出すると、殆どバーズビークのないフィールド酸化
膜３ができる。
５および前記酸化された窒化膜２をＨＦ処理にてエッチ
ング除去し、素子形成領域（つまり素子分離領域以外）
を露出すると、殆どバーズビークのないフィールド酸化
膜３ができる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
ＬＯＣＯＳ法で素子分離領域を形成する際に、パッド酸
化膜を形成しないようにしたので、バーズビークの進入
を抑えることができる。また、シリコン窒化膜の厚さを
熱酸化で殆ど酸化される程度に薄く形成するようにした
ので、その窒化膜の弾性から生じるストレス、降温時の
熱膨張率の差から生じるストレスを緩和でき、シリコン
基板への欠陥の発生を抑える効果が期待できる。
ＬＯＣＯＳ法で素子分離領域を形成する際に、パッド酸
化膜を形成しないようにしたので、バーズビークの進入
を抑えることができる。また、シリコン窒化膜の厚さを
熱酸化で殆ど酸化される程度に薄く形成するようにした
ので、その窒化膜の弾性から生じるストレス、降温時の
熱膨張率の差から生じるストレスを緩和でき、シリコン
基板への欠陥の発生を抑える効果が期待できる。
【００２５】即ち、バーズビークの小さい極めて良好な
素子分離領域が形成できる。
素子分離領域が形成できる。
【図１】本発明の第１の実施例
【図２】本発明の第２の実施例
【図３】本発明の第３の実施例
【図４】従来例
１ シリコン基板 ２ シリコン窒化膜 ３ フィールド酸化膜 ４ 酸化膜 ５ ＳＯＧ
Claims (3)
- 【請求項１】 （ａ）半導体基板上に、酸化工程で完全
にあるいは殆どが酸化されるような厚さの窒化膜を形成
する工程と、 （ｂ）前記窒化膜を素子形成領域部分に残す形状にパタ
ーニングする工程と、 （ｃ）酸化により、素子分離領域にフィールド酸化膜を
形成するとともに、前記窒化膜を酸化する工程とを含む
ことを特徴とする半導体装置における素子分離領域の形
成方法。 - 【請求項２】 （ａ）半導体基板上に、酸化工程で完全
にあるいは殆どが酸化されるような厚さの窒化膜を形成
し、素子形成領域を残す形状にパターニングする工程
と、 （ｂ）素子分離領域の前記基板上一部まで酸化し、酸化
膜を形成する工程と、 （ｃ）素子分離領域のパターニングをするとともに、前
記酸化膜を除去し前記基板の素子分離領域部に凹部を形
成する工程と、 （ｄ）酸化により、素子分離領域にフィールド酸化膜を
形成するとともに、前記窒化膜を酸化する工程とを含む
ことを特徴とする半導体装置における素子分離領域の形
成方法。 - 【請求項３】 （ａ）半導体基板上に、酸化工程で完全
にあるいは殆どが酸化されるような厚さの窒化膜を形成
する工程と、 （ｂ）素子分離領域部を、前記基板の一部まで除去され
て凹部ができるまでパターニングする工程と、 （ｃ）前記凹部にフィールド酸化膜を形成するととも
に、前記窒化膜を酸化する工程と、 （ｄ）全面に絶縁膜を形成し、該表面を平坦化した後、
前記絶縁膜と少なくとも前記酸化された窒化膜とを除去
する工程とを含むことを特徴とする半導体装置における
素子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31869192A JPH06163531A (ja) | 1992-11-27 | 1992-11-27 | 半導体装置における素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31869192A JPH06163531A (ja) | 1992-11-27 | 1992-11-27 | 半導体装置における素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163531A true JPH06163531A (ja) | 1994-06-10 |
Family
ID=18101941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31869192A Pending JPH06163531A (ja) | 1992-11-27 | 1992-11-27 | 半導体装置における素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5899726A (en) * | 1995-12-08 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of forming oxide isolation in a semiconductor device |
| WO2008105136A1 (ja) * | 2007-02-26 | 2008-09-04 | Shin-Etsu Handotai Co., Ltd. | シリコン単結晶ウエーハの製造方法 |
-
1992
- 1992-11-27 JP JP31869192A patent/JPH06163531A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5899726A (en) * | 1995-12-08 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of forming oxide isolation in a semiconductor device |
| WO2008105136A1 (ja) * | 2007-02-26 | 2008-09-04 | Shin-Etsu Handotai Co., Ltd. | シリコン単結晶ウエーハの製造方法 |
| JP2008207991A (ja) * | 2007-02-26 | 2008-09-11 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
| US8187954B2 (en) | 2007-02-26 | 2012-05-29 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon single crystal wafer |
| KR101416094B1 (ko) * | 2007-02-26 | 2014-07-08 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 웨이퍼의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5149669A (en) | Method of forming an isolation region in a semiconductor device | |
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| JP3539483B2 (ja) | 半導体装置の製造方法 | |
| KR960005552B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JP3998288B2 (ja) | 半導体装置の素子分離方法 | |
| JPH08203886A (ja) | 半導体素子の隔離方法 | |
| JPS61174737A (ja) | 半導体素子の製造方法 | |
| JPH09232304A (ja) | 半導体装置のｌｏｃｏｓ素子分離方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| KR960016008B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0139890B1 (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| KR100242380B1 (ko) | 반도체소자의 필드격리막 제조방법 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPH05291243A (ja) | 半導体装置の製造方法 | |
| KR0186082B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| JPH06333921A (ja) | 半導体装置の製造方法 | |
| JPH10284478A (ja) | 半導体装置の製造方法 | |
| JPH05335408A (ja) | 素子分離領域の形成方法 |