JPH06163652A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH06163652A JPH06163652A JP4308498A JP30849892A JPH06163652A JP H06163652 A JPH06163652 A JP H06163652A JP 4308498 A JP4308498 A JP 4308498A JP 30849892 A JP30849892 A JP 30849892A JP H06163652 A JPH06163652 A JP H06163652A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- wiring board
- characteristic impedance
- transmission
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 伝送線の形状および断面積の少なくとも一方
を任意に変化させても、特性インピーダンスを一定に保
つことが可能な配線基板を提供する。 【構成】 放射状に配置される伝送線１を可能な限り大
面積の略扇形状にして配線抵抗を削減するとともに、伝
送線１の両脇に沿って接地パターン２ａを配置し、当該
接地パターン２ａと伝送線１との間隔ｄは、伝送線１の
幅寸法の減少とともに漸減するようにして伝送線１の全
長での特性インピーダンスの安定化を図り、配線抵抗の
削減による伝送損失の低減と、特性インピーダンスの整
合性・一様性の確保とを両立させる。
を任意に変化させても、特性インピーダンスを一定に保
つことが可能な配線基板を提供する。 【構成】 放射状に配置される伝送線１を可能な限り大
面積の略扇形状にして配線抵抗を削減するとともに、伝
送線１の両脇に沿って接地パターン２ａを配置し、当該
接地パターン２ａと伝送線１との間隔ｄは、伝送線１の
幅寸法の減少とともに漸減するようにして伝送線１の全
長での特性インピーダンスの安定化を図り、配線抵抗の
削減による伝送損失の低減と、特性インピーダンスの整
合性・一様性の確保とを両立させる。
Description
【０００１】
【産業上の利用分野】本発明は、配線基板に関し、特
に、半導体装置の試験技術に用いられるプローブの配線
拡大基板に適用して有効な技術に関するものである。
に、半導体装置の試験技術に用いられるプローブの配線
拡大基板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】たとえば、半導体装置の製造工程では、
ウエハ状あるいは単体の半導体素子の端子に外部から微
細なプローブ（探針）を押し当てて、電気的な導通をと
ることにより、所望の動作試験などが実施される場合が
ある。
ウエハ状あるいは単体の半導体素子の端子に外部から微
細なプローブ（探針）を押し当てて、電気的な導通をと
ることにより、所望の動作試験などが実施される場合が
ある。
【０００３】一方、高周波信号の伝送線などにおいて
は、特性インピーダンスの整合をとるために信号線幅は
一定にしている。この信号線幅は最も信号線密度の高い
微細部に合わせた細い線幅となるために、抵抗や損失が
大きくなりやすい。特に、前述のプローブの配線拡大基
板のように、放射状の信号パターンではこの影響は大き
い。
は、特性インピーダンスの整合をとるために信号線幅は
一定にしている。この信号線幅は最も信号線密度の高い
微細部に合わせた細い線幅となるために、抵抗や損失が
大きくなりやすい。特に、前述のプローブの配線拡大基
板のように、放射状の信号パターンではこの影響は大き
い。
【０００４】なお、従来における半導体装置のプローブ
技術などについては、たとえば、株式会社工業調査会、
昭和５８年１１月１８日発行、「電子材料」１９８３年
１１月号Ｐ１９５〜Ｐ１９８、などの文献に記載されて
いる。
技術などについては、たとえば、株式会社工業調査会、
昭和５８年１１月１８日発行、「電子材料」１９８３年
１１月号Ｐ１９５〜Ｐ１９８、などの文献に記載されて
いる。
【０００５】
【発明が解決しようとする課題】プローブの放射状の配
線拡大パターンなどのように、中心部と外周部などの伝
送線密度に粗密がある伝送線パタンでは、伝送線密度の
疎密に合わせて信号線幅をなるべく広くすれば、配線抵
抗を下げることができる。しかし、そのままでは特性イ
ンピーダンスを一定に保つことはできない、という問題
を生じる。
線拡大パターンなどのように、中心部と外周部などの伝
送線密度に粗密がある伝送線パタンでは、伝送線密度の
疎密に合わせて信号線幅をなるべく広くすれば、配線抵
抗を下げることができる。しかし、そのままでは特性イ
ンピーダンスを一定に保つことはできない、という問題
を生じる。
【０００６】そこで、本発明の目的は、伝送線の形状お
よび断面積の少なくとも一方を任意に変化させても、特
性インピーダンスを一定に保つことが可能な配線基板を
提供することにある。
よび断面積の少なくとも一方を任意に変化させても、特
性インピーダンスを一定に保つことが可能な配線基板を
提供することにある。
【０００７】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】すなわち、本発明の配線基板は、伝送線
と、この伝送線の近傍に沿って配置され、当該伝送線の
形状および断面積の少なくとも一方の変化に応じた特性
インピーダンスの変化を補償する接地パターンとからな
るものである。
と、この伝送線の近傍に沿って配置され、当該伝送線の
形状および断面積の少なくとも一方の変化に応じた特性
インピーダンスの変化を補償する接地パターンとからな
るものである。
【００１０】また、本発明は、請求項１記載の配線基板
において、伝送線の断面積が漸減する方向に当該伝送線
と接地パターンの間隔を漸減させる構造にしたものであ
る。
において、伝送線の断面積が漸減する方向に当該伝送線
と接地パターンの間隔を漸減させる構造にしたものであ
る。
【００１１】また、本発明は、請求項１または２記載の
配線基板において、接地パターンを伝送線に沿って不連
続に配置し、隣接する接地パターンの間隔を変化させる
ようにしたものである。
配線基板において、接地パターンを伝送線に沿って不連
続に配置し、隣接する接地パターンの間隔を変化させる
ようにしたものである。
【００１２】また、本発明は、請求項１，２または３記
載の配線基板を、プローブ・カードを構成する配線拡大
基板として用い、放射状に配置される伝送線を可能な限
り大面積の略扇形状にしたものである。
載の配線基板を、プローブ・カードを構成する配線拡大
基板として用い、放射状に配置される伝送線を可能な限
り大面積の略扇形状にしたものである。
【００１３】
【作用】上記した本発明の配線基板によれば、たとえ
ば、配線抵抗が下がるように、伝送線密度に合わせて、
伝送線幅をなるべく太くし、最大の伝送線幅と伝送路の
材質に合わせて、目的の特性インピーダンスとなるよう
に配線基板の厚みを厚めにする。そのままでは、伝送線
密度が高く伝送線幅が細くなる部分で、目的の特性イン
ピーダンスよりも高くなるので、接地パターンを適当に
隣接させることで特性インピーダンスの調整を行う。
ば、配線抵抗が下がるように、伝送線密度に合わせて、
伝送線幅をなるべく太くし、最大の伝送線幅と伝送路の
材質に合わせて、目的の特性インピーダンスとなるよう
に配線基板の厚みを厚めにする。そのままでは、伝送線
密度が高く伝送線幅が細くなる部分で、目的の特性イン
ピーダンスよりも高くなるので、接地パターンを適当に
隣接させることで特性インピーダンスの調整を行う。
【００１４】これにより、特性インピーダンスの整合を
とったまま、伝送線密度が疎の場所の伝送線幅を広くし
抵抗を下げられるため伝送損失が少なくなり、高周波数
の信号を高精度で伝送することが可能になる。
とったまま、伝送線密度が疎の場所の伝送線幅を広くし
抵抗を下げられるため伝送損失が少なくなり、高周波数
の信号を高精度で伝送することが可能になる。
【００１５】
【実施例１】以下、図面を参照しながら、本発明の一実
施例である配線基板について詳細に説明する。
施例である配線基板について詳細に説明する。
【００１６】図１は、本実施例の配線基板の一部を取り
出して示す平面図であり、図２は、図１において線II−
IIで示される部分の断面図、また図３は、その平面図で
ある。
出して示す平面図であり、図２は、図１において線II−
IIで示される部分の断面図、また図３は、その平面図で
ある。
【００１７】本実施例の配線基板は、たとえば、半導体
装置の試験技術に用いられるプローブの配線拡大基板と
して構成されている。
装置の試験技術に用いられるプローブの配線拡大基板と
して構成されている。
【００１８】すなわち、放射状に配置された複数の伝送
線１の内端部には、それぞれ半導体素子１０に設けられ
た図示しない外部接続端子に押し当てられるプローブ１
ａが取り付けられている。伝送線１は、絶縁体３を介し
て上下に配置された導体からなる接地パターン２に挟ま
れた構成となっている。
線１の内端部には、それぞれ半導体素子１０に設けられ
た図示しない外部接続端子に押し当てられるプローブ１
ａが取り付けられている。伝送線１は、絶縁体３を介し
て上下に配置された導体からなる接地パターン２に挟ま
れた構成となっている。
【００１９】この場合、伝送線１は、プローブ１ａが接
続される内端部から、図示しない引出し線などが接続さ
れる外端部側に向かって幅寸法が漸増する略扇形状に形
成されており、配置面積を可能な限り有効に利用して、
断面積を大きくすることにより配線抵抗の低減が図られ
ている。
続される内端部から、図示しない引出し線などが接続さ
れる外端部側に向かって幅寸法が漸増する略扇形状に形
成されており、配置面積を可能な限り有効に利用して、
断面積を大きくすることにより配線抵抗の低減が図られ
ている。
【００２０】さらに、本実施例の場合、図２に例示され
るように、個々の伝送線１の両脇に沿って導体からなる
接地パターン２ａが配置されている。この接地パターン
２ａと伝送線１との間隔ｄは、当該伝送線１の幅寸法の
減少とともに漸減するように設定されており、伝送線１
の幅寸法の変化による特性インピーダンスの変化を打ち
消し、伝送線１の全長にわたって、特性インピーダンス
を目的の値に一定にする働きをしている。また、隣り合
う伝送線１の間に配置された接地パターン２ａは、当該
伝送線１の間におけるクロストークの発生も防止する。
るように、個々の伝送線１の両脇に沿って導体からなる
接地パターン２ａが配置されている。この接地パターン
２ａと伝送線１との間隔ｄは、当該伝送線１の幅寸法の
減少とともに漸減するように設定されており、伝送線１
の幅寸法の変化による特性インピーダンスの変化を打ち
消し、伝送線１の全長にわたって、特性インピーダンス
を目的の値に一定にする働きをしている。また、隣り合
う伝送線１の間に配置された接地パターン２ａは、当該
伝送線１の間におけるクロストークの発生も防止する。
【００２１】このような構成により、伝送線１における
配線抵抗を可能な限り低くして、伝送損失を減少させる
ことができるとともに、伝送線１とプローブ１ａおよび
図示しない引出し線との間における特性インピーダンス
の不整合などに起因する信号の反射などの特性の劣化が
回避され、高周波数の信号を高精度に伝達することが可
能となり、半導体素子１０の所望の試験を円滑に遂行す
ることができる。
配線抵抗を可能な限り低くして、伝送損失を減少させる
ことができるとともに、伝送線１とプローブ１ａおよび
図示しない引出し線との間における特性インピーダンス
の不整合などに起因する信号の反射などの特性の劣化が
回避され、高周波数の信号を高精度に伝達することが可
能となり、半導体素子１０の所望の試験を円滑に遂行す
ることができる。
【００２２】また、半導体素子１０における外部接続端
子数の増大や動作周波数の増大にも容易かつ的確に対応
できる。
子数の増大や動作周波数の増大にも容易かつ的確に対応
できる。
【００２３】
【実施例２】図４は、本発明の他の実施例である配線基
板の一部を取り出して示す略平面図であり、図５は、図
４において線V −V で示される部分の略断面図である。
板の一部を取り出して示す略平面図であり、図５は、図
４において線V −V で示される部分の略断面図である。
【００２４】この実施例２の場合には、絶縁体３を介し
て伝送線１とは異なる層に配置された接地パターン２ｂ
の間隔ｄ１を、伝送線１の幅寸法の変化に応じて変化さ
せることにより、幅寸法が変化する伝送線１の全長で、
特性インピーダンスが目的の値に一様になるようにした
ところが前記実施例１の場合と異なる。
て伝送線１とは異なる層に配置された接地パターン２ｂ
の間隔ｄ１を、伝送線１の幅寸法の変化に応じて変化さ
せることにより、幅寸法が変化する伝送線１の全長で、
特性インピーダンスが目的の値に一様になるようにした
ところが前記実施例１の場合と異なる。
【００２５】これにより、本実施例２の場合にも、伝送
線１における配線抵抗を可能な限り低くして、伝送損失
を減少させることができるとともに、伝送線１とプロー
ブ１ａおよび図示しない引出し線との間における特性イ
ンピーダンスの不整合などに起因する信号の反射などの
特性の劣化が回避され、高周波数の信号を高精度に伝達
することが可能となり、半導体素子１０の所望の試験を
円滑に遂行することができる。
線１における配線抵抗を可能な限り低くして、伝送損失
を減少させることができるとともに、伝送線１とプロー
ブ１ａおよび図示しない引出し線との間における特性イ
ンピーダンスの不整合などに起因する信号の反射などの
特性の劣化が回避され、高周波数の信号を高精度に伝達
することが可能となり、半導体素子１０の所望の試験を
円滑に遂行することができる。
【００２６】また、半導体素子１０における外部接続端
子数の増大や動作周波数の増大にも容易かつ的確に対応
できる。
子数の増大や動作周波数の増大にも容易かつ的確に対応
できる。
【００２７】
【実施例３】図６は、本発明のさらに他の実施例である
配線基板の一部を取り出して示す略平面図であり、図７
は、図６において線VII −VII で示される部分の略断面
図である。
配線基板の一部を取り出して示す略平面図であり、図７
は、図６において線VII −VII で示される部分の略断面
図である。
【００２８】この実施例３の場合には、伝送線１の両脇
に配置された接地パターン２ｃを長さ方向に不連続に分
断し、隣り合う接地パターン２ｃの間隔ｄ２を、その位
置における伝送線１の幅寸法の大小に応じて変化させる
ようにしたものである。
に配置された接地パターン２ｃを長さ方向に不連続に分
断し、隣り合う接地パターン２ｃの間隔ｄ２を、その位
置における伝送線１の幅寸法の大小に応じて変化させる
ようにしたものである。
【００２９】分断された接地パターン２ｃの各々は、絶
縁体３に穿設されたスルーホール３ａに充填された導体
２ｄを介して、下または上側の接地パターン２に導通し
ている。
縁体３に穿設されたスルーホール３ａに充填された導体
２ｄを介して、下または上側の接地パターン２に導通し
ている。
【００３０】これにより、前記実施例１の場合と同様
に、伝送線１の幅寸法の変化による特性インピーダンス
の変化を、隣り合う接地パターン２ｃの間隔ｄ２の大小
を調整することで打ち消し、伝送線１の全長にわたって
特性インピーダンスを目的の値に調整することができ
る。
に、伝送線１の幅寸法の変化による特性インピーダンス
の変化を、隣り合う接地パターン２ｃの間隔ｄ２の大小
を調整することで打ち消し、伝送線１の全長にわたって
特性インピーダンスを目的の値に調整することができ
る。
【００３１】この結果、本実施例３の場合にも、伝送線
１における配線抵抗を可能な限り低くして、伝送損失を
減少させることができるとともに、伝送線１とプローブ
１ａおよび図示しない引出し線との間における特性イン
ピーダンスの不整合などに起因する信号の反射などの特
性の劣化が回避され、高周波数の信号を高精度に伝達す
ることが可能となり、半導体素子１０の所望の試験を円
滑に遂行することができる。
１における配線抵抗を可能な限り低くして、伝送損失を
減少させることができるとともに、伝送線１とプローブ
１ａおよび図示しない引出し線との間における特性イン
ピーダンスの不整合などに起因する信号の反射などの特
性の劣化が回避され、高周波数の信号を高精度に伝達す
ることが可能となり、半導体素子１０の所望の試験を円
滑に遂行することができる。
【００３２】また、半導体素子１０における外部接続端
子数の増大や動作周波数の増大にも容易かつ的確に対応
できる。
子数の増大や動作周波数の増大にも容易かつ的確に対応
できる。
【００３３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３４】たとえば、配線基板の用途としては、プロ
ーブ用の配線拡大基板に限らず、半導体素子を搭載する
パッケージベースなどの配線基板にも広く適用できる。
ーブ用の配線拡大基板に限らず、半導体素子を搭載する
パッケージベースなどの配線基板にも広く適用できる。
【００３５】
【発明の効果】本願において開示される発明の代表的な
ものによって得られる効果を簡単に説明すれば、下記の
通りである。
ものによって得られる効果を簡単に説明すれば、下記の
通りである。
【００３６】すなわち、本発明の配線基板によれば、た
とえば、伝送線幅を微細部に合わせて一様に細くしなく
ても特性インピーダンスの整合がとれる。そのため伝送
線密度が低い所では伝送線幅を広くして配線抵抗を低減
でき高精度な信号伝送が可能となる。
とえば、伝送線幅を微細部に合わせて一様に細くしなく
ても特性インピーダンスの整合がとれる。そのため伝送
線密度が低い所では伝送線幅を広くして配線抵抗を低減
でき高精度な信号伝送が可能となる。
【００３７】また、局部的に伝送線密度を上げても、配
線抵抗の増加はその部分だけですみ全体への影響が少な
く、伝送線密度の局部的な増加が可能である。これによ
り、伝送線層数の増加を抑止できる。
線抵抗の増加はその部分だけですみ全体への影響が少な
く、伝送線密度の局部的な増加が可能である。これによ
り、伝送線層数の増加を抑止できる。
【００３８】また、隣り合う伝送線の間に存在する接地
パターンにより、隣接する伝送線や接地パターンとの間
のクロストークを減少させることができる。
パターンにより、隣接する伝送線や接地パターンとの間
のクロストークを減少させることができる。
【図１】本発明の一実施例である配線基板の一部を取り
出して示す平面図である。
出して示す平面図である。
【図２】図１において線II−IIで示される部分の断面図
である。
である。
【図３】その平面図である。
【図４】本発明の他の実施例である配線基板の一部を取
り出して示す略平面図である。
り出して示す略平面図である。
【図５】図４において線V −V で示される部分の略断面
図である。
図である。
【図６】本発明のさらに他の実施例である配線基板の一
部を取り出して示す略平面図である。
部を取り出して示す略平面図である。
【図７】図６において線VII −VII で示される部分の略
断面図である。
断面図である。
１ 伝送線 １ａ プローブ ２ 接地パターン ２ａ 接地パターン ２ｂ 接地パターン ２ｃ 接地パターン ２ｄ 導体 ３ 絶縁体 ３ａ スルーホール １０ 半導体素子 ｄ 間隔 ｄ１ 間隔 ｄ２ 間隔
Claims (4)
- 【請求項１】 伝送線と、この伝送線の近傍に沿って配
置され、当該伝送線の形状および断面積の少なくとも一
方の変化に応じた特性インピーダンスの変動を補償する
接地パターンとからなることを特徴とする配線基板。 - 【請求項２】 前記伝送線の断面積が漸減する方向に当
該伝送線と前記接地パターンの間隔を漸減させてなるこ
とを特徴とする請求項１記載の配線基板。 - 【請求項３】 前記接地パターンは前記伝送線に沿って
不連続に配置され、隣接する前記接地パターンの間隔を
変化させてなることを特徴とする請求項１または２記載
の配線基板。 - 【請求項４】 プローブの配線拡大基板であり、放射状
に配置される前記伝送線を可能な限り大面積の略扇形状
にしてなることを特徴とする請求項１，２または３記載
の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4308498A JPH06163652A (ja) | 1992-11-18 | 1992-11-18 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4308498A JPH06163652A (ja) | 1992-11-18 | 1992-11-18 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163652A true JPH06163652A (ja) | 1994-06-10 |
Family
ID=17981743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4308498A Pending JPH06163652A (ja) | 1992-11-18 | 1992-11-18 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050104A (ja) * | 2003-02-19 | 2010-03-04 | Moog Inc | 広帯域高周波スリップリングシステム |
| JP2011035525A (ja) * | 2009-07-30 | 2011-02-17 | Nec Corp | プリント配線基板及びプリント配線方法 |
-
1992
- 1992-11-18 JP JP4308498A patent/JPH06163652A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050104A (ja) * | 2003-02-19 | 2010-03-04 | Moog Inc | 広帯域高周波スリップリングシステム |
| JP2011035525A (ja) * | 2009-07-30 | 2011-02-17 | Nec Corp | プリント配線基板及びプリント配線方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| US4673904A (en) | Micro-coaxial substrate | |
| US5723908A (en) | Multilayer wiring structure | |
| JP3234556B2 (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
| US6054758A (en) | Differential pair geometry for integrated circuit chip packages | |
| US6838953B2 (en) | High-frequency interconnection for circuits | |
| JPH04267586A (ja) | 同軸配線パターンおよびその形成方法 | |
| JP2000507427A (ja) | 双方向性、非中実の、インピーダンスが制御された基準平面 | |
| JPH06232217A (ja) | フィルムキャリア信号伝送線路 | |
| JP3376731B2 (ja) | 高周波用のプリント基板及びこれを用いたプローブカード | |
| US7218183B2 (en) | Transmission line impedance matching | |
| JPH0714976A (ja) | リードフレーム及び半導体装置 | |
| US6873230B2 (en) | High-frequency wiring board | |
| JP3186018B2 (ja) | 高周波用配線基板 | |
| JP3008939B1 (ja) | 高周波回路基板 | |
| US20040085150A1 (en) | Terminations for shielded transmission lines fabricated on a substrate | |
| JPH03158002A (ja) | 半導体装置 | |
| US5786627A (en) | Integrated circuit device and fabricating thereof | |
| JP3435028B2 (ja) | 高周波用半導体装置 | |
| JP7242613B2 (ja) | 基板間接続構造および基板間接続方法 | |
| JPH03215995A (ja) | 多層配線モジュール | |
| JPH07326909A (ja) | マイクロ波整合回路 | |
| JPH0677341A (ja) | 回路基板 | |
| JP2509956B2 (ja) | 信号線ｔａｂ用リ―ドの構造 | |
| JP2701580B2 (ja) | 半導体装置 |