JPH0714976A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JPH0714976A JPH0714976A JP5153350A JP15335093A JPH0714976A JP H0714976 A JPH0714976 A JP H0714976A JP 5153350 A JP5153350 A JP 5153350A JP 15335093 A JP15335093 A JP 15335093A JP H0714976 A JPH0714976 A JP H0714976A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- substrate
- characteristic impedance
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/468—Circuit boards
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 信号ラインの特性インピーダンスのマッチン
グを図り、樹脂モールドタイプの半導体装置で高周波特
性の優れた装置を提供する。 【構成】 半導体チップ１６を搭載する支持部が電気的
絶縁性を有する基板２４によって形成され、この基板２
４上にリードフレームのインナーリード１０、１２、１
４と半導体チップ１６とを中継する導体パターン２６が
形成され、導体パターン２６の外端部に前記インナーリ
ード１０、１２、１４が接続され、インナーリードの信
号ラインとして使用するリードの両側に隣接するリード
を接地ラインあるいは電源ラインとするとともに、前記
導体パターン２６の各々のパターン幅およびパターン間
の間隔を信号ラインが所要の特性インピーダンス値とな
るように形成する。
グを図り、樹脂モールドタイプの半導体装置で高周波特
性の優れた装置を提供する。 【構成】 半導体チップ１６を搭載する支持部が電気的
絶縁性を有する基板２４によって形成され、この基板２
４上にリードフレームのインナーリード１０、１２、１
４と半導体チップ１６とを中継する導体パターン２６が
形成され、導体パターン２６の外端部に前記インナーリ
ード１０、１２、１４が接続され、インナーリードの信
号ラインとして使用するリードの両側に隣接するリード
を接地ラインあるいは電源ラインとするとともに、前記
導体パターン２６の各々のパターン幅およびパターン間
の間隔を信号ラインが所要の特性インピーダンス値とな
るように形成する。
Description
【０００１】
【産業上の利用分野】本発明はリードフレーム及び半導
体装置に関する。
体装置に関する。
【０００２】
【従来の技術】樹脂モールドタイプの半導体装置は従来
主として低周波用として使用され、高周波用としてはセ
ラミックパッケージが一般に使用されている。高周波信
号は信号伝播の際に特性インピーダンスが整合していな
いことによって信号波形が変形しやすく、したがって高
周波用の半導体装置としては特性インピーダンスを整合
させることができるセラミックパッケージが好適であ
る。セラミックパッケージでは配線パターンを多層で形
成することができ、層間の間隔や配線パターン間の間隔
等を適宜設計することで特性インピーダンスを整合させ
ることがなされている。
主として低周波用として使用され、高周波用としてはセ
ラミックパッケージが一般に使用されている。高周波信
号は信号伝播の際に特性インピーダンスが整合していな
いことによって信号波形が変形しやすく、したがって高
周波用の半導体装置としては特性インピーダンスを整合
させることができるセラミックパッケージが好適であ
る。セラミックパッケージでは配線パターンを多層で形
成することができ、層間の間隔や配線パターン間の間隔
等を適宜設計することで特性インピーダンスを整合させ
ることがなされている。
【０００３】
【発明が解決しようとする課題】これに対し、樹脂モー
ルド用のリードフレームでは各々のリード幅やリード間
の間隔が特性インピーダンスを整合させるように設計さ
れておらず、特性インピーダンスのミスマッチングによ
って信号の反射が生じ、信号の減衰や信号波形の変形が
生じやすくなっている。このため、従来のリードフレー
ムを高周波用として使用することは不適であった。ま
た、単体のリードフレームをコプレナー構造で特性イン
ピーダンスを整合させる場合は信号リード間に接地リー
ドが設けられているため、信号リード間の間隔が広くな
るのでインナーリードを高密度に形成することができ
ず、多ピン化に対応することができないという問題点が
あった。
ルド用のリードフレームでは各々のリード幅やリード間
の間隔が特性インピーダンスを整合させるように設計さ
れておらず、特性インピーダンスのミスマッチングによ
って信号の反射が生じ、信号の減衰や信号波形の変形が
生じやすくなっている。このため、従来のリードフレー
ムを高周波用として使用することは不適であった。ま
た、単体のリードフレームをコプレナー構造で特性イン
ピーダンスを整合させる場合は信号リード間に接地リー
ドが設けられているため、信号リード間の間隔が広くな
るのでインナーリードを高密度に形成することができ
ず、多ピン化に対応することができないという問題点が
あった。
【０００４】そこで、本発明はこれら問題点を解消すべ
くなされたものであり、その目的とするところは、樹脂
モールドタイプのリードフレームで特性インピーダンス
を整合させることができ、これによって高周波特性に優
れた半導体装置を提供しようとするものである。
くなされたものであり、その目的とするところは、樹脂
モールドタイプのリードフレームで特性インピーダンス
を整合させることができ、これによって高周波特性に優
れた半導体装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、リードフレーム
として、信号ラインとして使用するリードの両側に隣接
するリードを接地ラインあるいは電源ラインとするとと
もに、各々のリード幅およびリード間の間隔を前記信号
ラインが所要の特性インピーダンス値となるように形成
したことを特徴とする。また、半導体チップを搭載する
支持部が電気的絶縁性を有する基板によって形成され、
該基板上にリードフレームのインナーリードと半導体チ
ップとを中継する導体パターンが形成され、該導体パタ
ーンの外端部に前記インナーリードが接続され、前記イ
ンナーリードの信号ラインとして使用するリードの両側
に隣接するリードを接地ラインあるいは電源ラインとす
るとともに、前記導体パターンの各々のパターン幅およ
びパターン間の間隔を信号ラインが所要の特性インピー
ダンス値となるように形成したことを特徴とする。ま
た、前記基板の導体パターンを設けた面とは反対側の面
に接地電位とする導体層を設けたことを特徴とする。ま
た、半導体装置としては、前記リードフレームに半導体
チップを搭載し、樹脂モールドして成ることを特徴とす
る。
するため次の構成を備える。すなわち、リードフレーム
として、信号ラインとして使用するリードの両側に隣接
するリードを接地ラインあるいは電源ラインとするとと
もに、各々のリード幅およびリード間の間隔を前記信号
ラインが所要の特性インピーダンス値となるように形成
したことを特徴とする。また、半導体チップを搭載する
支持部が電気的絶縁性を有する基板によって形成され、
該基板上にリードフレームのインナーリードと半導体チ
ップとを中継する導体パターンが形成され、該導体パタ
ーンの外端部に前記インナーリードが接続され、前記イ
ンナーリードの信号ラインとして使用するリードの両側
に隣接するリードを接地ラインあるいは電源ラインとす
るとともに、前記導体パターンの各々のパターン幅およ
びパターン間の間隔を信号ラインが所要の特性インピー
ダンス値となるように形成したことを特徴とする。ま
た、前記基板の導体パターンを設けた面とは反対側の面
に接地電位とする導体層を設けたことを特徴とする。ま
た、半導体装置としては、前記リードフレームに半導体
チップを搭載し、樹脂モールドして成ることを特徴とす
る。
【０００６】
【作用】リードフレームの信号リードを挟む両側のリー
ドが接地ラインあるいは電源ラインとなるように設定
し、各々のリード幅およびリード間の間隔を適宜設定す
ることによって所要の特性インピーダンス値を有するリ
ードフレームを得ることができる。また、半導体チップ
の搭載部を電気的絶縁性を有する基板によって形成し、
基板上にリードフレームのインナーリードと半導体チッ
プとを接続する導体パターンを設けたことによって、特
性インピーダンスを整合させることができるとともに導
体パターンを微細に形成することが可能になって多ピン
化に対応することができる。
ドが接地ラインあるいは電源ラインとなるように設定
し、各々のリード幅およびリード間の間隔を適宜設定す
ることによって所要の特性インピーダンス値を有するリ
ードフレームを得ることができる。また、半導体チップ
の搭載部を電気的絶縁性を有する基板によって形成し、
基板上にリードフレームのインナーリードと半導体チッ
プとを接続する導体パターンを設けたことによって、特
性インピーダンスを整合させることができるとともに導
体パターンを微細に形成することが可能になって多ピン
化に対応することができる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係るリードフレ
ームの一実施例の構成を示す説明図である。本発明に係
るリードフレームは信号ラインに対する特性インピーダ
ンスを整合させるため、信号リードの両側に接地リード
あるいは電源リードを配置することを特徴とし、信号リ
ードを挟むリードをともに接地ラインあるいは電源ライ
ンとするか、接地ラインと電源ラインとするものであ
る。
づいて詳細に説明する。図１は本発明に係るリードフレ
ームの一実施例の構成を示す説明図である。本発明に係
るリードフレームは信号ラインに対する特性インピーダ
ンスを整合させるため、信号リードの両側に接地リード
あるいは電源リードを配置することを特徴とし、信号リ
ードを挟むリードをともに接地ラインあるいは電源ライ
ンとするか、接地ラインと電源ラインとするものであ
る。
【０００８】図１で１０は信号リード、１２は接地リー
ド、１４は電源リードを示す。図示例で信号リード１０
はいずれも接地リード１２と電源リード１４で挟むよう
にしているが、信号リードの両側を接地リードとしても
よいし、電源リードとしてもよい。いずれも場合も、信
号リードの両側を接地リードあるいは電源リードとして
コプレナーライン構造にする。
ド、１４は電源リードを示す。図示例で信号リード１０
はいずれも接地リード１２と電源リード１４で挟むよう
にしているが、信号リードの両側を接地リードとしても
よいし、電源リードとしてもよい。いずれも場合も、信
号リードの両側を接地リードあるいは電源リードとして
コプレナーライン構造にする。
【０００９】コプレナーライン構造では信号リード１０
に対し特性インピーダンスを整合させるため信号リード
のリード幅およびリード間の間隔を適当に設定する必要
があり、モールド樹脂の誘電率を考慮してリード幅を設
定することにより特性インピーダンスを整合させること
ができる。誘電率３．８のモールド樹脂を使用する場合
の例では、信号リードのリード幅が0.2mm 、信号リード
と隣り合うリード間の間隔を0.1mm 程度に設定すること
によって50Ωの特性インピーダンスを得ることができ
る。
に対し特性インピーダンスを整合させるため信号リード
のリード幅およびリード間の間隔を適当に設定する必要
があり、モールド樹脂の誘電率を考慮してリード幅を設
定することにより特性インピーダンスを整合させること
ができる。誘電率３．８のモールド樹脂を使用する場合
の例では、信号リードのリード幅が0.2mm 、信号リード
と隣り合うリード間の間隔を0.1mm 程度に設定すること
によって50Ωの特性インピーダンスを得ることができ
る。
【００１０】図２は上記実施例のリードフレームに半導
体チップ１６を搭載し、樹脂モールドした半導体装置を
実装基板１８に実装した様子を示す。２０はリードフレ
ームのインナーリード、２２はダイパッドである。半導
体チップ１６とインナーリード２０とはワイヤボンディ
ングによって接続され、半導体装置のアウターリードは
実装基板１８上に設けた配線パターンに接続される。実
施例の半導体装置は信号リードに対してはコプレナーラ
イン構造によって特性インピーダンスを整合させている
から、従来のリードフレームでは使用できなかったよう
な高周波領域でも使用することができるという特徴があ
る。
体チップ１６を搭載し、樹脂モールドした半導体装置を
実装基板１８に実装した様子を示す。２０はリードフレ
ームのインナーリード、２２はダイパッドである。半導
体チップ１６とインナーリード２０とはワイヤボンディ
ングによって接続され、半導体装置のアウターリードは
実装基板１８上に設けた配線パターンに接続される。実
施例の半導体装置は信号リードに対してはコプレナーラ
イン構造によって特性インピーダンスを整合させている
から、従来のリードフレームでは使用できなかったよう
な高周波領域でも使用することができるという特徴があ
る。
【００１１】図３および図４は本発明に係るリードフレ
ームおよび半導体装置の他の実施例を示す説明図であ
る。この実施例のリードフレームは図３に示すように半
導体チップ１６をリードフレームとは別体で形成する電
気的絶縁性を有するセラミックの基板２４に搭載し、基
板２４上に導体パターン２６を設けて導体パターン２６
を中継体とすることによりリードフレームの信号リード
１０、接地リード１２、電源リード１４と半導体チップ
１６とを接続するように構成している。
ームおよび半導体装置の他の実施例を示す説明図であ
る。この実施例のリードフレームは図３に示すように半
導体チップ１６をリードフレームとは別体で形成する電
気的絶縁性を有するセラミックの基板２４に搭載し、基
板２４上に導体パターン２６を設けて導体パターン２６
を中継体とすることによりリードフレームの信号リード
１０、接地リード１２、電源リード１４と半導体チップ
１６とを接続するように構成している。
【００１２】導体パターン２６は図３に示すようにその
引き出し側の端部の配置を信号リード１０、接地リード
１２、電源リード１４の配置位置に合わせて形成すると
ともに、基板２４の外縁から半導体チップ１６の周縁に
近接する位置まで延出するように設ける。信号リード１
０は上述した実施例と同様にモールド樹脂内で所定の特
性インピーダンスとなるようリード幅およびリード間の
間隔を設定し、図のように信号リード１０に隣接するリ
ードが接地ラインあるいは電源ラインになるようにす
る。
引き出し側の端部の配置を信号リード１０、接地リード
１２、電源リード１４の配置位置に合わせて形成すると
ともに、基板２４の外縁から半導体チップ１６の周縁に
近接する位置まで延出するように設ける。信号リード１
０は上述した実施例と同様にモールド樹脂内で所定の特
性インピーダンスとなるようリード幅およびリード間の
間隔を設定し、図のように信号リード１０に隣接するリ
ードが接地ラインあるいは電源ラインになるようにす
る。
【００１３】また、基板２４上に形成する導体パターン
２６についても同様に特性インピーダンスを整合させる
ようにするが、基板２４上の導体パターン２６について
も特性インピーダンスを整合させるため、実施例では基
板２４の下面に接地電位とする導体層２８を設けて導体
パターン２６の信号ラインについて特性インピーダンス
を整合させるようにしている。
２６についても同様に特性インピーダンスを整合させる
ようにするが、基板２４上の導体パターン２６について
も特性インピーダンスを整合させるため、実施例では基
板２４の下面に接地電位とする導体層２８を設けて導体
パターン２６の信号ラインについて特性インピーダンス
を整合させるようにしている。
【００１４】基板２４の範囲内では基板２４の厚さを適
当に選択し、基板２４の材質を適当に選択することによ
って導体パターン２６のパターン幅がかなり狭くなって
も特定インピーダンスを所要値に近づけることが可能で
ある。たとえば、基板２４の裏面に接地層を設けた場合
で、基板の厚さ0.15mm、基板に使用されている絶縁材の
比誘電率3.6 、導体パターンの幅0.1mm 、パターン間の
間隔0.10mmとすると特性インピーダンス52Ωが得られ
る。また、この場合、導体パターンの幅0.05mm、パター
ン間の間隔0.05mmとすることによって特性インピーダン
ス47Ωが得られる。
当に選択し、基板２４の材質を適当に選択することによ
って導体パターン２６のパターン幅がかなり狭くなって
も特定インピーダンスを所要値に近づけることが可能で
ある。たとえば、基板２４の裏面に接地層を設けた場合
で、基板の厚さ0.15mm、基板に使用されている絶縁材の
比誘電率3.6 、導体パターンの幅0.1mm 、パターン間の
間隔0.10mmとすると特性インピーダンス52Ωが得られ
る。また、この場合、導体パターンの幅0.05mm、パター
ン間の間隔0.05mmとすることによって特性インピーダン
ス47Ωが得られる。
【００１５】基板２４としては適宜材質を選択すること
ができるし、導体パターン２６と導体層２８との間隔は
基板２４を多層構造とすることによって適宜な間隔に設
定できるから、従来のセラミックパッケージと同様な方
法によって特性インピーダンスを所定値に設定すること
ができる。本実施例の半導体装置の場合には導体パター
ン２６を微細パターンに形成できるから半導体チップ１
６に近接する位置まで導体パターン２６を引き込むこと
ができるし、導体パターン２６に接続する信号ライン１
０、接地ライン１２等のリードは導体パターン２６の外
端部に接続すればよいからリードフレームの製造が容易
になるという利点がある。
ができるし、導体パターン２６と導体層２８との間隔は
基板２４を多層構造とすることによって適宜な間隔に設
定できるから、従来のセラミックパッケージと同様な方
法によって特性インピーダンスを所定値に設定すること
ができる。本実施例の半導体装置の場合には導体パター
ン２６を微細パターンに形成できるから半導体チップ１
６に近接する位置まで導体パターン２６を引き込むこと
ができるし、導体パターン２６に接続する信号ライン１
０、接地ライン１２等のリードは導体パターン２６の外
端部に接続すればよいからリードフレームの製造が容易
になるという利点がある。
【００１６】図４は上記実施例のリードフレームに半導
体チップ１６を搭載して樹脂モールドした半導体装置を
実装基板１８に実装した様子を示す。本実施例の半導体
装置は基板２４の外側のリードフレーム部分については
モールド樹脂内で特性インピーダンスのマッチングが図
られ、基板２４部分では導体パターン２６について特性
インピーダンスがマッチングされることによって樹脂モ
ールドタイプの半導体装置で特性インピーダンスを適当
に整合させた製品として得られる。
体チップ１６を搭載して樹脂モールドした半導体装置を
実装基板１８に実装した様子を示す。本実施例の半導体
装置は基板２４の外側のリードフレーム部分については
モールド樹脂内で特性インピーダンスのマッチングが図
られ、基板２４部分では導体パターン２６について特性
インピーダンスがマッチングされることによって樹脂モ
ールドタイプの半導体装置で特性インピーダンスを適当
に整合させた製品として得られる。
【００１７】なお、モールド樹脂の外部でリードが露出
する部分ではリード幅やリード間の間隔を調節すること
によって特性インピーダンスをマッチングさせることは
困難であるから、実装にあたっては半導体装置のアウタ
ーリードの延出長さをできるだけ短くして、実装基板１
８の配線パターンにできるだけ近づけてアウターリード
を接続させるようにするのがよい。
する部分ではリード幅やリード間の間隔を調節すること
によって特性インピーダンスをマッチングさせることは
困難であるから、実装にあたっては半導体装置のアウタ
ーリードの延出長さをできるだけ短くして、実装基板１
８の配線パターンにできるだけ近づけてアウターリード
を接続させるようにするのがよい。
【００１８】
【発明の効果】本発明に係るリードフレーム及び半導体
装置によれば、上述したように、リードフレームの単体
を使用するものであっても信号リードと接地リード、電
源リードの配置を適当に設定することによって特性イン
ピーダンスを整合させることが可能であり、これによっ
て樹脂モールドタイプの半導体装置で高周波用として好
適に使用することが可能になる。半導体チップをリード
フレームとは別体で形成した基板に搭載し、基板の導体
パターンとこの導体パターンに接続するリードフレーム
の各々について特性インピーダンスをマッチングさせる
ようにした場合には、導体パターンを高密度に形成でき
多ピン化に好適に対応することができる等の著効を奏す
る。
装置によれば、上述したように、リードフレームの単体
を使用するものであっても信号リードと接地リード、電
源リードの配置を適当に設定することによって特性イン
ピーダンスを整合させることが可能であり、これによっ
て樹脂モールドタイプの半導体装置で高周波用として好
適に使用することが可能になる。半導体チップをリード
フレームとは別体で形成した基板に搭載し、基板の導体
パターンとこの導体パターンに接続するリードフレーム
の各々について特性インピーダンスをマッチングさせる
ようにした場合には、導体パターンを高密度に形成でき
多ピン化に好適に対応することができる等の著効を奏す
る。
【図１】リードフレームの一実施例の構成を示す説明図
である。
である。
【図２】一実施例の半導体装置を実装した様子を示す説
明図である。
明図である。
【図３】リードフレームの他の実施例の構成を示す説明
図である。
図である。
【図４】他の実施例の半導体装置を実装した様子を示す
説明図である。
説明図である。
１０ 信号ライン １２ 接地ライン １４ 電源ライン １６ 半導体チップ １８ 実装基板 ２０ インナーリード ２２ ダイパッド ２４ 基板 ２６ 導体パターン ２８ 導体層
【手続補正書】
【提出日】平成５年１０月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】また、基板２４上の導体パターン２６につ
いても特性インピーダンスを整合させるため、実施例で
は基板２４の下面に接地電位とする導体層２８を設けて
いる。
いても特性インピーダンスを整合させるため、実施例で
は基板２４の下面に接地電位とする導体層２８を設けて
いる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】基板２４の範囲内では基板２４の厚さを適
当に選択し、基板２４の材質を適当に選択することによ
って導体パターン２６のパターン幅がかなり狭くなって
も特性インピーダンスを所要値に近づけることが可能で
ある。たとえば、基板２４の裏面に接地層を設けた場合
で、基板の厚さ0.15mm、基板に使用されている絶縁材の
比誘電率3.6 、導体パターンの幅0.1mm 、パターン間の
間隔0.10mmとすると特性インピーダンス52Ωが得られ
る。また、この場合、導体パターンの幅0.05mm、パター
ン間の間隔0.05mmとすることによって特性インピーダン
ス47Ωが得られる。
当に選択し、基板２４の材質を適当に選択することによ
って導体パターン２６のパターン幅がかなり狭くなって
も特性インピーダンスを所要値に近づけることが可能で
ある。たとえば、基板２４の裏面に接地層を設けた場合
で、基板の厚さ0.15mm、基板に使用されている絶縁材の
比誘電率3.6 、導体パターンの幅0.1mm 、パターン間の
間隔0.10mmとすると特性インピーダンス52Ωが得られ
る。また、この場合、導体パターンの幅0.05mm、パター
ン間の間隔0.05mmとすることによって特性インピーダン
ス47Ωが得られる。
Claims (5)
- 【請求項１】 信号ラインとして使用するリードの両側
に隣接するリードを接地ラインあるいは電源ラインとす
るとともに、各々のリード幅およびリード間の間隔を前
記信号ラインが所要の特性インピーダンス値となるよう
に形成したことを特徴とする樹脂モールドタイプのリー
ドフレーム。 - 【請求項２】 半導体チップを搭載する支持部が電気的
絶縁性を有する基板によって形成され、 該基板上にリードフレームのインナーリードと半導体チ
ップとを中継する導体パターンが形成され、 該導体パターンの外端部に前記インナーリードが接続さ
れ、 前記インナーリードの信号ラインとして使用するリード
の両側に隣接するリードを接地ラインあるいは電源ライ
ンとするとともに、 前記導体パターンの各々のパターン幅およびパターン間
の間隔を信号ラインが所要の特性インピーダンス値とな
るように形成したことを特徴とする樹脂モールドタイプ
のリードフレーム。 - 【請求項３】 基板の導体パターンを設けた面とは反対
側の面に接地電位とする導体層を設けたことを特徴とす
る請求項２記載のリードフレーム。 - 【請求項４】 請求項１記載のリードフレームに半導体
チップを搭載し、樹脂モールドして成ることを特徴とす
る半導体装置。 - 【請求項５】 請求項２または３記載のリードフレーム
に半導体チップを搭載し、樹脂モールドして成ることを
特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153350A JPH0714976A (ja) | 1993-06-24 | 1993-06-24 | リードフレーム及び半導体装置 |
| US08/260,322 US5497030A (en) | 1993-06-24 | 1994-06-15 | Lead frame and resin-molded-type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153350A JPH0714976A (ja) | 1993-06-24 | 1993-06-24 | リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714976A true JPH0714976A (ja) | 1995-01-17 |
Family
ID=15560552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5153350A Pending JPH0714976A (ja) | 1993-06-24 | 1993-06-24 | リードフレーム及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5497030A (ja) |
| JP (1) | JPH0714976A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534846B1 (en) | 1998-11-12 | 2003-03-18 | Shinko Electric Industries Co., Ltd. | Lead frame for semiconductor device and semiconductor device using same |
| JP2003168764A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置 |
| US7118005B2 (en) | 2002-02-06 | 2006-10-10 | J John Shimazaki | Individual bottle coolers |
| US7569428B2 (en) | 2005-09-28 | 2009-08-04 | Elpida Memory, Inc. | Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same |
| US7763966B2 (en) | 2007-03-06 | 2010-07-27 | Renesas Technology Corp. | Resin molded semiconductor device and differential amplifier circuit |
| JP2011134941A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及び実装構造 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2716005B2 (ja) * | 1995-07-04 | 1998-02-18 | 日本電気株式会社 | ワイヤボンド型半導体装置 |
| US5781682A (en) * | 1996-02-01 | 1998-07-14 | International Business Machines Corporation | Low-cost packaging for parallel optical computer link |
| US5907769A (en) * | 1996-12-30 | 1999-05-25 | Micron Technology, Inc. | Leads under chip in conventional IC package |
| JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
| US6509632B1 (en) | 1998-01-30 | 2003-01-21 | Micron Technology, Inc. | Method of fabricating a redundant pinout configuration for signal enhancement in an IC package |
| US6794743B1 (en) * | 1999-08-06 | 2004-09-21 | Texas Instruments Incorporated | Structure and method of high performance two layer ball grid array substrate |
| JP4626919B2 (ja) * | 2001-03-27 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN1328787C (zh) * | 2004-01-15 | 2007-07-25 | 威盛电子股份有限公司 | 半导体芯片封装体的焊线排列结构 |
| US20070096269A1 (en) | 2005-10-31 | 2007-05-03 | Mediatek Inc. | Leadframe for semiconductor packages |
| US20110042793A1 (en) * | 2009-08-21 | 2011-02-24 | Freescale Semiconductor, Inc | Lead frame assembly for a semiconductor package |
| JP6352876B2 (ja) * | 2015-09-15 | 2018-07-04 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141946A (en) * | 1981-02-27 | 1982-09-02 | Hitachi Ltd | Semiconductor device |
| US4680613A (en) * | 1983-12-01 | 1987-07-14 | Fairchild Semiconductor Corporation | Low impedance package for integrated circuit die |
| US4843188A (en) * | 1986-03-25 | 1989-06-27 | Western Digital Corporation | Integrated circuit chip mounting and packaging assembly |
| US4771330A (en) * | 1987-05-13 | 1988-09-13 | Lsi Logic Corporation | Wire bonds and electrical contacts of an integrated circuit device |
| JPH03102747A (ja) * | 1989-09-18 | 1991-04-30 | Mitsubishi Electric Corp | プロジエクシヨンテレビ装置 |
| US5025114A (en) * | 1989-10-30 | 1991-06-18 | Olin Corporation | Multi-layer lead frames for integrated circuit packages |
| JP2617013B2 (ja) * | 1990-04-17 | 1997-06-04 | 三菱電機株式会社 | リードフレーム |
| JPH0425036A (ja) * | 1990-05-16 | 1992-01-28 | Mitsubishi Electric Corp | マイクロ波半導体装置 |
| JPH0472750A (ja) * | 1990-07-13 | 1992-03-06 | Nec Corp | ガラス封止型半導体装置 |
| US5235207A (en) * | 1990-07-20 | 1993-08-10 | Hitachi, Ltd. | Semiconductor device |
| JPH04179264A (ja) * | 1990-11-14 | 1992-06-25 | Hitachi Ltd | 樹脂封止型半導体装置 |
| IT1252136B (it) * | 1991-11-29 | 1995-06-05 | St Microelectronics Srl | Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita' |
| US5212405A (en) * | 1992-01-08 | 1993-05-18 | Sumitomo Metal Mining Company, Limited | Composite lead frame |
| US5283717A (en) * | 1992-12-04 | 1994-02-01 | Sgs-Thomson Microelectronics, Inc. | Circuit assembly having interposer lead frame |
-
1993
- 1993-06-24 JP JP5153350A patent/JPH0714976A/ja active Pending
-
1994
- 1994-06-15 US US08/260,322 patent/US5497030A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534846B1 (en) | 1998-11-12 | 2003-03-18 | Shinko Electric Industries Co., Ltd. | Lead frame for semiconductor device and semiconductor device using same |
| JP2003168764A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置 |
| US7118005B2 (en) | 2002-02-06 | 2006-10-10 | J John Shimazaki | Individual bottle coolers |
| US7569428B2 (en) | 2005-09-28 | 2009-08-04 | Elpida Memory, Inc. | Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same |
| US7763966B2 (en) | 2007-03-06 | 2010-07-27 | Renesas Technology Corp. | Resin molded semiconductor device and differential amplifier circuit |
| JP2011134941A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及び実装構造 |
| US8811028B2 (en) | 2009-12-25 | 2014-08-19 | Fujitsu Semiconductor Limited | Semiconductor device and circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| US5497030A (en) | 1996-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714976A (ja) | リードフレーム及び半導体装置 | |
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| EP0766341B1 (en) | Surface mounting antenna and communication apparatus using the same antenna | |
| US6639559B2 (en) | Antenna element | |
| JPH0321089B2 (ja) | ||
| US6838953B2 (en) | High-frequency interconnection for circuits | |
| JPH04267586A (ja) | 同軸配線パターンおよびその形成方法 | |
| US7405109B2 (en) | Method of fabricating the routing of electrical signals | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| KR19980081048A (ko) | 저손실성 기판을 구비한 고주파 장치 | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| US6529105B1 (en) | Process and device for bonding two millimeter elements | |
| US20040085150A1 (en) | Terminations for shielded transmission lines fabricated on a substrate | |
| JP2593509B2 (ja) | 半導体集積回路用パッケージ | |
| JPH071845Y2 (ja) | 集積回路パツケ−ジ | |
| JP2988599B2 (ja) | 配線板および高速ｉｃパッケージ | |
| JPH07122902A (ja) | マイクロ波集積回路基板間接続構造 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP3194782B2 (ja) | 多層配線基板 | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JP2869943B2 (ja) | 抵抗付中継台を有したハイブリッドｉｃ | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JP3750834B2 (ja) | ストリップ線路 | |
| JPH06163652A (ja) | 配線基板 | |
| JPH10135637A (ja) | セラミック多層配線基板 |